JPH10209321A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10209321A JPH10209321A JP9007397A JP739797A JPH10209321A JP H10209321 A JPH10209321 A JP H10209321A JP 9007397 A JP9007397 A JP 9007397A JP 739797 A JP739797 A JP 739797A JP H10209321 A JPH10209321 A JP H10209321A
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- wiring
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＬＳＩパッケージのパッケージ基板上に形成
された配線やスルーホールを伝ってモールド樹脂内に水
分が浸入することによって引き起こされる断線不良を防
止する。 【解決手段】 本発明のＢＧＡは、パッケージ基板１の
上面に形成された配線８ａ、８ｂおよびスルーホール９
がモールド樹脂３の内側にのみ配置され、モールド樹脂
３の外側のパッケージ基板１上には配置されていないの
で、耐湿性信頼度試験（プレッシャークッカーテスト）
時に、配線８ａ、８ｂやスルーホール９を伝ってモール
ド樹脂３の内部に水分が浸入することがない。
された配線やスルーホールを伝ってモールド樹脂内に水
分が浸入することによって引き起こされる断線不良を防
止する。 【解決手段】 本発明のＢＧＡは、パッケージ基板１の
上面に形成された配線８ａ、８ｂおよびスルーホール９
がモールド樹脂３の内側にのみ配置され、モールド樹脂
３の外側のパッケージ基板１上には配置されていないの
で、耐湿性信頼度試験（プレッシャークッカーテスト）
時に、配線８ａ、８ｂやスルーホール９を伝ってモール
ド樹脂３の内部に水分が浸入することがない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に、ＢＧＡ(Ball Grid Array) などのパッ
ケージを有する半導体集積回路装置に適用して有効な技
術に関するものである。
置に関し、特に、ＢＧＡ(Ball Grid Array) などのパッ
ケージを有する半導体集積回路装置に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】従来、多ピンＬＳＩパッケージの代表的
なものとしてＱＦＰ(Quad Flat Package) が広く使用さ
れてきた。しかし、近年におけるＬＳＩのＩ／Ｏ数の増
加により、ＱＦＰによる対応が次第に困難な状況になり
つつある。
なものとしてＱＦＰ(Quad Flat Package) が広く使用さ
れてきた。しかし、近年におけるＬＳＩのＩ／Ｏ数の増
加により、ＱＦＰによる対応が次第に困難な状況になり
つつある。
【０００３】これはＱＦＰの場合、Ｉ／Ｏ数を増加させ
ようとすると、リードフレームのリードピッチを狭くす
るか、あるいはパッケージの外形寸法を大きくしなけれ
ばならないが、リードのピッチを狭くするとリードが変
形し易くなって実装基板に半田付けする際の不良率が高
くなり、また、パッケージの外形寸法を大きくすると実
装密度が低下してしまうからである。
ようとすると、リードフレームのリードピッチを狭くす
るか、あるいはパッケージの外形寸法を大きくしなけれ
ばならないが、リードのピッチを狭くするとリードが変
形し易くなって実装基板に半田付けする際の不良率が高
くなり、また、パッケージの外形寸法を大きくすると実
装密度が低下してしまうからである。
【０００４】近年、ＱＦＰの上記した問題を解決するこ
とが可能なパッケージとして、ＢＧＡが注目されてい
る。ＢＧＡは、半導体チップを実装したプリント配線基
板（パッケージ基板）の下面に半田バンプをマトリクス
状に取り付けたもので、ＱＦＰのようにリードフレーム
を使用しないことから、多ピン化が容易で、かつ実装面
積も小さくできるという利点がある。
とが可能なパッケージとして、ＢＧＡが注目されてい
る。ＢＧＡは、半導体チップを実装したプリント配線基
板（パッケージ基板）の下面に半田バンプをマトリクス
状に取り付けたもので、ＱＦＰのようにリードフレーム
を使用しないことから、多ピン化が容易で、かつ実装面
積も小さくできるという利点がある。
【０００５】上記ＢＧＡについては、例えば米国特許第
５，２１６，２７８号公報に記載がある。この公報に記
載されたＢＧＡは、下面に半田バンプを取り付けた樹脂
製のパッケージ基板上にワイヤボンディング方式で半導
体チップを実装し、この半導体チップをモールド樹脂で
封止した、いわゆるＯＭＰＡＣ(Over Molded Pad Array
Carrier) 構造で構成されている。
５，２１６，２７８号公報に記載がある。この公報に記
載されたＢＧＡは、下面に半田バンプを取り付けた樹脂
製のパッケージ基板上にワイヤボンディング方式で半導
体チップを実装し、この半導体チップをモールド樹脂で
封止した、いわゆるＯＭＰＡＣ(Over Molded Pad Array
Carrier) 構造で構成されている。
【０００６】
【発明が解決しようとする課題】本発明者は、以下のよ
うな構造を有するＢＧＡ型ＬＳＩパッケージを開発中で
ある。
うな構造を有するＢＧＡ型ＬＳＩパッケージを開発中で
ある。
【０００７】このＢＧＡ型ＬＳＩパッケージは、樹脂製
のパッケージ基板上にワイヤボンディング方式で半導体
チップを搭載し、この半導体チップをモールド樹脂で封
止する構造になっている。ＬＳＩパッケージとプリント
配線基板との電気的な接続は、パッケージ基板の下面に
形成した半田バンプを介して行われる。
のパッケージ基板上にワイヤボンディング方式で半導体
チップを搭載し、この半導体チップをモールド樹脂で封
止する構造になっている。ＬＳＩパッケージとプリント
配線基板との電気的な接続は、パッケージ基板の下面に
形成した半田バンプを介して行われる。
【０００８】パッケージ基板は、複数層のＣｕ（銅）配
線を形成した多層配線構造を有している。最上層および
最下層の配線は主として信号配線を構成し、中間の第２
層配線と第３層配線はシート状のＣｕ箔からなり、それ
ぞれＧＮＤプレーンと電源プレーンとを構成している。
ＧＮＤプレーンと電源プレーンは、パッケージ基板とほ
ぼ同一の寸法で構成されている。上下層の配線間は、パ
ッケージ基板に設けたスルーホールを通じて電気的に接
続される。
線を形成した多層配線構造を有している。最上層および
最下層の配線は主として信号配線を構成し、中間の第２
層配線と第３層配線はシート状のＣｕ箔からなり、それ
ぞれＧＮＤプレーンと電源プレーンとを構成している。
ＧＮＤプレーンと電源プレーンは、パッケージ基板とほ
ぼ同一の寸法で構成されている。上下層の配線間は、パ
ッケージ基板に設けたスルーホールを通じて電気的に接
続される。
【０００９】パッケージ基板上に形成された信号配線の
一端と、パッケージ基板の内層からスルーホールを通じ
て表面に引き出された電源およびＧＮＤ配線の一端とに
は、Ａｕワイヤの一端が圧着されるボンディングリード
が形成されている。ボンディングリードの表面には、Ａ
ｕワイヤの接着性を向上させるためにＡｕ／Ｎｉの２層
のメッキが施される。そのため、パッケージ基板の周辺
部には、ボンディングリードの表面にメッキを施す際の
電流を供給するためのメッキ配線が形成されている。パ
ッケージ基板の表面は、ボンディングリードの表面を除
き、ソルダーレジストで被覆されている。
一端と、パッケージ基板の内層からスルーホールを通じ
て表面に引き出された電源およびＧＮＤ配線の一端とに
は、Ａｕワイヤの一端が圧着されるボンディングリード
が形成されている。ボンディングリードの表面には、Ａ
ｕワイヤの接着性を向上させるためにＡｕ／Ｎｉの２層
のメッキが施される。そのため、パッケージ基板の周辺
部には、ボンディングリードの表面にメッキを施す際の
電流を供給するためのメッキ配線が形成されている。パ
ッケージ基板の表面は、ボンディングリードの表面を除
き、ソルダーレジストで被覆されている。
【００１０】しかし、本発明者の検討によると、上記の
ような構造のＬＳＩパッケージは、耐湿性信頼度試験
（プレッシャークッカーテスト）時に、パッケージ基板
上の配線やスルーホールとそれらの表面を覆うソルダー
レジストとの界面にクラックが発生し、そこから配線や
スルーホールを伝ってモールド樹脂の内部に水分が浸入
することがある。このような現象が起こると、モールド
樹脂内のボンディングリードに圧着されたＡｕワイヤや
半導体チップの側面などを伝ってチップの表面に水分が
浸入し、チップ表面に形成されたＡｌ（アルミニウム）
のボンディングパッドを腐蝕させて断線不良を引き起こ
す虞れがある。
ような構造のＬＳＩパッケージは、耐湿性信頼度試験
（プレッシャークッカーテスト）時に、パッケージ基板
上の配線やスルーホールとそれらの表面を覆うソルダー
レジストとの界面にクラックが発生し、そこから配線や
スルーホールを伝ってモールド樹脂の内部に水分が浸入
することがある。このような現象が起こると、モールド
樹脂内のボンディングリードに圧着されたＡｕワイヤや
半導体チップの側面などを伝ってチップの表面に水分が
浸入し、チップ表面に形成されたＡｌ（アルミニウム）
のボンディングパッドを腐蝕させて断線不良を引き起こ
す虞れがある。
【００１１】本発明の目的は、ＬＳＩパッケージのパッ
ケージ基板上に形成された配線やスルーホールを伝って
モールド樹脂内に水分が浸入することによって引き起こ
される断線不良を防止する技術を提供することにある。
ケージ基板上に形成された配線やスルーホールを伝って
モールド樹脂内に水分が浸入することによって引き起こ
される断線不良を防止する技術を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１４】本発明の半導体集積回路装置は、パッケー
ジ基板上に形成された配線の一端と、前記パッケージ基
板の内層からスルーホールを通じて基板表面に引き出さ
れた配線の一端とにボンディングリードが形成され、前
記パッケージ基板上に搭載された半導体チップと前記ボ
ンディングリードとがワイヤを介して電気的に接続され
たＬＳＩパッケージであって、前記パッケージ基板上の
配線および前記スルーホールが前記半導体チップを封止
する樹脂の内側にのみ形成されているものである。
ジ基板上に形成された配線の一端と、前記パッケージ基
板の内層からスルーホールを通じて基板表面に引き出さ
れた配線の一端とにボンディングリードが形成され、前
記パッケージ基板上に搭載された半導体チップと前記ボ
ンディングリードとがワイヤを介して電気的に接続され
たＬＳＩパッケージであって、前記パッケージ基板上の
配線および前記スルーホールが前記半導体チップを封止
する樹脂の内側にのみ形成されているものである。
【００１５】本発明の半導体集積回路装置は、パッケー
ジ基板上に形成された配線の一端と、前記パッケージ基
板の内層からスルーホールを通じて基板表面に引き出さ
れた配線の一端とにボンディングリードが形成され、前
記パッケージ基板上に搭載された半導体チップと前記ボ
ンディングリードとがワイヤを介して電気的に接続され
たＬＳＩパッケージであって、前記パッケージ基板の上
面および側面が樹脂封止されているものである。
ジ基板上に形成された配線の一端と、前記パッケージ基
板の内層からスルーホールを通じて基板表面に引き出さ
れた配線の一端とにボンディングリードが形成され、前
記パッケージ基板上に搭載された半導体チップと前記ボ
ンディングリードとがワイヤを介して電気的に接続され
たＬＳＩパッケージであって、前記パッケージ基板の上
面および側面が樹脂封止されているものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１７】（実施の形態１）図１は、本実施の形態の
半導体集積回路装置であるＢＧＡの一部を破断して示す
斜視図、図２は、このＢＧＡの断面図、図３は、このＢ
ＧＡの一部を破断して示す平面図である。
半導体集積回路装置であるＢＧＡの一部を破断して示す
斜視図、図２は、このＢＧＡの断面図、図３は、このＢ
ＧＡの一部を破断して示す平面図である。
【００１８】図１に示すように、本実施の形態のＢＧＡ
は、パッケージ基板１の上面に半導体チップ２を実装
し、この半導体チップ２をモールド樹脂３で封止したＯ
ＭＰＡＣ構造を有している。半導体チップ２は、エポキ
シ樹脂系の接着剤４によってパッケージ基板１の上面に
接合されている。半導体チップ２の主面にはＡｌのボン
ディングパッド５が形成されており、このボンディング
パッド５とパッケージ基板１の上面に形成されたボンデ
ィングリード６が、Ａｕワイヤ７を介して電気的に接続
されている。
は、パッケージ基板１の上面に半導体チップ２を実装
し、この半導体チップ２をモールド樹脂３で封止したＯ
ＭＰＡＣ構造を有している。半導体チップ２は、エポキ
シ樹脂系の接着剤４によってパッケージ基板１の上面に
接合されている。半導体チップ２の主面にはＡｌのボン
ディングパッド５が形成されており、このボンディング
パッド５とパッケージ基板１の上面に形成されたボンデ
ィングリード６が、Ａｕワイヤ７を介して電気的に接続
されている。
【００１９】パッケージ基板１は、ガラスエポキシ樹脂
などの合成樹脂基材にＣｕの配線８ａ、８ｂ、８ｃを形
成した多層配線構造を有している。最上層の配線８ａは
主として信号配線を構成し、その一端は前記ボンディン
グリード６と一体に形成されている。配線８ａの他端
は、スルーホール９を通じてパッケージ基板１の下面に
引き出され、このＢＧＡの外部接続端子を構成する半田
バンプ１０と電気的に接続されている。
などの合成樹脂基材にＣｕの配線８ａ、８ｂ、８ｃを形
成した多層配線構造を有している。最上層の配線８ａは
主として信号配線を構成し、その一端は前記ボンディン
グリード６と一体に形成されている。配線８ａの他端
は、スルーホール９を通じてパッケージ基板１の下面に
引き出され、このＢＧＡの外部接続端子を構成する半田
バンプ１０と電気的に接続されている。
【００２０】パッケージ基板１の内層に形成された配線
８ｃは、ＧＮＤプレーンおよび電源プレーンを構成して
いる。これらの配線８ｃの一端は、スルーホール９を通
じてパッケージ基板１の上面に引き出され、ボンディン
グリード６と一体に形成された配線８ｂと電気的に接続
されている。配線８ｃの他端は、スルーホール９を通じ
てパッケージ基板１の下面に引き出され、半田バンプ１
０と電気的に接続されている。
８ｃは、ＧＮＤプレーンおよび電源プレーンを構成して
いる。これらの配線８ｃの一端は、スルーホール９を通
じてパッケージ基板１の上面に引き出され、ボンディン
グリード６と一体に形成された配線８ｂと電気的に接続
されている。配線８ｃの他端は、スルーホール９を通じ
てパッケージ基板１の下面に引き出され、半田バンプ１
０と電気的に接続されている。
【００２１】パッケージ基板１の上面は、上記ボンディ
ングリード６が形成された領域を除き、ソルダーレジス
ト１１で被覆されている。ボンディングリード６の表面
には、Ａｕワイヤ７との接着性を向上させるために、無
電解メッキ法によってＡｕ／Ｎｉのメッキが施されてい
る。
ングリード６が形成された領域を除き、ソルダーレジス
ト１１で被覆されている。ボンディングリード６の表面
には、Ａｕワイヤ７との接着性を向上させるために、無
電解メッキ法によってＡｕ／Ｎｉのメッキが施されてい
る。
【００２２】図３に示すように、本実施の形態のＢＧＡ
は、パッケージ基板１の上面に形成された上記配線８
ａ、８ｂおよびスルーホール９がモールド樹脂３の内側
にのみ配置されている。すなわち、モールド樹脂３の外
側のパッケージ基板１上には、配線８ａ、８ｂおよびス
ルーホール９が形成されていない。
は、パッケージ基板１の上面に形成された上記配線８
ａ、８ｂおよびスルーホール９がモールド樹脂３の内側
にのみ配置されている。すなわち、モールド樹脂３の外
側のパッケージ基板１上には、配線８ａ、８ｂおよびス
ルーホール９が形成されていない。
【００２３】従って、上記のように構成された本実施の
形態のＢＧＡによれば、耐湿性信頼度試験（プレッシャ
ークッカーテスト）時に、パッケージ基板１上の配線８
ａ、８ｂやスルーホール９を伝ってモールド樹脂１の内
部に水分が浸入することがないので、この水分によるボ
ンディングパッド５の腐蝕に起因する断線不良を防止し
てＢＧＡの信頼性および製造歩留まりを向上させること
ができる。
形態のＢＧＡによれば、耐湿性信頼度試験（プレッシャ
ークッカーテスト）時に、パッケージ基板１上の配線８
ａ、８ｂやスルーホール９を伝ってモールド樹脂１の内
部に水分が浸入することがないので、この水分によるボ
ンディングパッド５の腐蝕に起因する断線不良を防止し
てＢＧＡの信頼性および製造歩留まりを向上させること
ができる。
【００２４】また、本実施の形態のＢＧＡは、ボンディ
ングリード６の表面に電解メッキを施すためのメッキ配
線が不要であるため、パッケージ基板１の上面に形成さ
れる配線８ａ、８ｂの自由度を向上させることができ
る。
ングリード６の表面に電解メッキを施すためのメッキ配
線が不要であるため、パッケージ基板１の上面に形成さ
れる配線８ａ、８ｂの自由度を向上させることができ
る。
【００２５】（実施の形態２）図４は、本実施の形態の
ＢＧＡの断面図、図５は、このＢＧＡの一部を破断して
示す平面図である。
ＢＧＡの断面図、図５は、このＢＧＡの一部を破断して
示す平面図である。
【００２６】本実施の形態のＢＧＡは、パッケージ基板
１の上面に実装された半導体チップ２を封止するモール
ド樹脂３がパッケージ基板１の上面全体と側面とを覆う
ように形成されている。また、パッケージ基板１の上面
の周辺部には、ボンディングリード６の表面にＡｕ／Ｎ
ｉのメッキを施す際に、ボンディングリード６に電流を
供給するためのメッキ配線８ｄが形成されている。
１の上面に実装された半導体チップ２を封止するモール
ド樹脂３がパッケージ基板１の上面全体と側面とを覆う
ように形成されている。また、パッケージ基板１の上面
の周辺部には、ボンディングリード６の表面にＡｕ／Ｎ
ｉのメッキを施す際に、ボンディングリード６に電流を
供給するためのメッキ配線８ｄが形成されている。
【００２７】本実施の形態のＢＧＡによれば、パッケー
ジ基板１の上面全体と側面とをモールド樹脂３で被覆し
たことにより、耐湿性信頼度試験（プレッシャークッカ
ーテスト）時に、パッケージ基板１上の配線８ａ、８ｂ
やスルーホール９を伝ってモールド樹脂３の内部に水分
が浸入することがないので、この水分によるボンディン
グパッド５の腐蝕に起因する断線不良を防止してＢＧＡ
の信頼性および製造歩留まりを向上させることができ
る。
ジ基板１の上面全体と側面とをモールド樹脂３で被覆し
たことにより、耐湿性信頼度試験（プレッシャークッカ
ーテスト）時に、パッケージ基板１上の配線８ａ、８ｂ
やスルーホール９を伝ってモールド樹脂３の内部に水分
が浸入することがないので、この水分によるボンディン
グパッド５の腐蝕に起因する断線不良を防止してＢＧＡ
の信頼性および製造歩留まりを向上させることができ
る。
【００２８】また、本実施の形態のＢＧＡによれば、パ
ッケージ基板１の側面から基板内に水分が浸入すること
もないので、ＢＧＡの信頼性および製造歩留まりをさら
に向上させることができる。
ッケージ基板１の側面から基板内に水分が浸入すること
もないので、ＢＧＡの信頼性および製造歩留まりをさら
に向上させることができる。
【００２９】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【００３０】本発明は、ＢＧＡ型のＬＳＩパッケージに
限定されるものではなく、ピングリッドアレイ(Pin Gri
d Array)型のＬＳＩパッケージなどにも適用することが
できる。
限定されるものではなく、ピングリッドアレイ(Pin Gri
d Array)型のＬＳＩパッケージなどにも適用することが
できる。
【００３１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００３２】本発明のＬＳＩパッケージによれば、パッ
ケージ基板上に形成された配線やスルーホールを伝って
モールド樹脂内に水分が浸入することによって引き起こ
される断線不良を防止することができるので、ＬＳＩパ
ッケージの信頼性および製造歩留まりを向上させること
ができる。
ケージ基板上に形成された配線やスルーホールを伝って
モールド樹脂内に水分が浸入することによって引き起こ
される断線不良を防止することができるので、ＬＳＩパ
ッケージの信頼性および製造歩留まりを向上させること
ができる。
【図１】本発明の一実施の形態であるＢＧＡの一部を破
断して示す斜視図である。
断して示す斜視図である。
【図２】本発明の一実施の形態であるＢＧＡの断面図で
ある。
ある。
【図３】本発明の一実施の形態であるＢＧＡの一部を破
断して示す平面図である。
断して示す平面図である。
【図４】本発明の他の実施の形態であるＢＧＡの断面図
である。
である。
【図５】本発明の他の実施の形態であるＢＧＡの一部を
破断して示す平面図である。
破断して示す平面図である。
１ パッケージ基板 ２ 半導体チップ ３ モールド樹脂 ４ 接着剤 ５ ボンディングパッド ６ ボンディングリード ７ Ａｕワイヤ ８ａ、８ｂ、８ｃ 配線 ８ｄ メッキ配線 ９ スルーホール １０ 半田バンプ １１ ソルダーレジスト
Claims (5)
- 【請求項１】 パッケージ基板上に形成された配線の一
端と、前記パッケージ基板の内層からスルーホールを通
じて基板表面に引き出された配線の一端とにボンディン
グリードが形成され、前記パッケージ基板上に搭載され
た半導体チップと前記ボンディングリードとがワイヤを
介して電気的に接続された半導体集積回路装置であっ
て、前記パッケージ基板上の配線および前記スルーホー
ルが前記半導体チップを封止する樹脂の内側にのみ形成
されていることを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置であ
って、前記ボンディングリードの表面には、前記ワイヤ
の接着性を向上させるためのメッキが無電解メッキ法に
よって施されていることを特徴とする半導体集積回路装
置。 - 【請求項３】 パッケージ基板上に形成された配線の一
端と、前記パッケージ基板の内層からスルーホールを通
じて基板表面に引き出された配線の一端とにボンディン
グリードが形成され、前記パッケージ基板上に搭載され
た半導体チップと前記ボンディングリードとがワイヤを
介して電気的に接続された半導体集積回路装置であっ
て、前記パッケージ基板の上面および側面が樹脂封止さ
れていることを特徴とする半導体集積回路装置。 - 【請求項４】 請求項１記載の半導体集積回路装置であ
って、前記パッケージ基板の上面の周辺部には、前記ボ
ンディングリードの表面に電解メッキを施す際の電流を
供給するためのメッキ配線が形成されていることを特徴
とする半導体集積回路装置。 - 【請求項５】 請求項１〜４のいずれか１項に記載の半
導体集積回路装置であって、前記パッケージ基板の他面
には半田バンプで構成された外部接続端子が形成されて
いることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007397A JPH10209321A (ja) | 1997-01-20 | 1997-01-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9007397A JPH10209321A (ja) | 1997-01-20 | 1997-01-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209321A true JPH10209321A (ja) | 1998-08-07 |
Family
ID=11664776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9007397A Pending JPH10209321A (ja) | 1997-01-20 | 1997-01-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209321A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479901B1 (en) | 1998-12-21 | 2002-11-12 | Oki Electric Industry Co., Ltd. | Semiconductor device having interconnected external electrode pads and wire bonding pads |
| JP2003060122A (ja) * | 2001-08-21 | 2003-02-28 | Texas Instr Japan Ltd | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
| KR101225969B1 (ko) | 2006-02-20 | 2013-01-24 | 엘지전자 주식회사 | 상업용 세정장치의 카드 리더 |
| KR101225968B1 (ko) | 2006-02-20 | 2013-01-24 | 엘지전자 주식회사 | 상업용 세정장치의 카드 리더 |
| JP2013026398A (ja) * | 2011-07-20 | 2013-02-04 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法、配線基板、及び電子装置 |
-
1997
- 1997-01-20 JP JP9007397A patent/JPH10209321A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479901B1 (en) | 1998-12-21 | 2002-11-12 | Oki Electric Industry Co., Ltd. | Semiconductor device having interconnected external electrode pads and wire bonding pads |
| JP2003060122A (ja) * | 2001-08-21 | 2003-02-28 | Texas Instr Japan Ltd | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
| JP4586316B2 (ja) * | 2001-08-21 | 2010-11-24 | 日本テキサス・インスツルメンツ株式会社 | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
| KR101225969B1 (ko) | 2006-02-20 | 2013-01-24 | 엘지전자 주식회사 | 상업용 세정장치의 카드 리더 |
| KR101225968B1 (ko) | 2006-02-20 | 2013-01-24 | 엘지전자 주식회사 | 상업용 세정장치의 카드 리더 |
| JP2013026398A (ja) * | 2011-07-20 | 2013-02-04 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法、配線基板、及び電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6552430B1 (en) | Ball grid array substrate with improved traces formed from copper based metal | |
| JP3147053B2 (ja) | 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法 | |
| US6060778A (en) | Ball grid array package | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US5397921A (en) | Tab grid array | |
| JP4308608B2 (ja) | 半導体装置 | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| TWI404175B (zh) | 具電性連接結構之半導體封裝件及其製法 | |
| KR101555300B1 (ko) | 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지 | |
| US9324636B2 (en) | Resin-sealed semiconductor device and associated wiring and support structure | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| US8471371B2 (en) | Semiconductor wiring assembly, semiconductor composite wiring assembly, and resin-sealed semiconductor device | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
| US6650005B2 (en) | Micro BGA package | |
| JPH10209321A (ja) | 半導体集積回路装置 | |
| JPS61137335A (ja) | 半導体装置 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JP3446695B2 (ja) | 半導体装置 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| KR20070079654A (ko) | 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법 | |
| US8907468B2 (en) | Semiconductor device | |
| JPH11186440A (ja) | 半導体装置 | |
| KR100362501B1 (ko) | 반도체장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041109 |