JP2000182373A - チャージポンプ回路、昇圧回路及び半導体記憶装置 - Google Patents
チャージポンプ回路、昇圧回路及び半導体記憶装置Info
- Publication number
- JP2000182373A JP2000182373A JP10356334A JP35633498A JP2000182373A JP 2000182373 A JP2000182373 A JP 2000182373A JP 10356334 A JP10356334 A JP 10356334A JP 35633498 A JP35633498 A JP 35633498A JP 2000182373 A JP2000182373 A JP 2000182373A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- voltage
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/075—Charge pumps of the Schenkel-type including a plurality of stages and two sets of clock signals, one set for the odd and one set for the even numbered stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Abstract
トランジスタが過電圧によって破壊されることなく、ト
ランジスタの接合部にリーク電流が流れることがないチ
ャージポンプ回路を提供する。 【解決手段】 第1のクロック、第2のクロック、及び
第3のクロックによって倍圧整流を行い、昇圧電圧を出
力するチャージポンプ回路であって、通常の動作時に第
3のクロックを昇圧電圧の振幅で出力し、バーンイン試
験時に第3のクロックを外部電源電圧またはそれ以下の
振幅で出力するリーク電流抑制回路を少なくとも有する
構成にする。
Description
外部電源電圧を昇圧する昇圧回路に関し、特に半導体記
憶装置のワード線に印加する昇圧電圧などを発生する昇
圧回路に関する。
回路装置では、外部から供給される外部電源電圧VCCを
そのまま用いるのではなく、内部電圧発生回路によって
降圧、または昇圧して所定の内部電圧を生成し、生成し
た内部電圧を必要とする内部回路に供給することによ
り、低消費電力化や素子の信頼性向上を図っている。
s memory)などのメモリセルは、記憶用のキャパシタと
スイッチ用のトランジスタとを有し、スイッチ用のトラ
ンジスタとしてNチャネルMOS型電界効果トランジス
タ(以下、NMOSトランジスタと称す)を用いる場
合、トランジスタのドレインはビット線に接続され、ゲ
ートはワード線に接続され、ソースは記憶用キャパシタ
を介して接地される。ここで、メモリセルに用いるスイ
ッチ用のトランジスタはしきい値電圧VTHを有している
ため、ゲートにソース電位よりもしきい値電圧VTHだけ
高い電圧を印加しないとオンさせることはできない。通
常、ソース電位は0V〜VCC間で変化するため、スイッ
チ用のトランジスタをオンさせるためにはゲートに(V
CC+VTH)以上の電圧を印加する必要がある。昇圧回路
は、このようにメモリセルのスイッチ用のトランジスタ
のゲート(ワード線)に印加する昇圧電圧などを生成す
るために用いられる。
トランジスタの耐圧は微細化に伴って低下する傾向にあ
る。そのために電源電圧を下げなければならないが、T
TL(Transistor Transistor Logic)などのICと同
一の電源を用いるために、外部から供給される外部電源
電圧VCCはそのままにし、チップ内に設けた降圧電源回
路により外部電源電圧VCCを降圧して内部回路に供給す
る方法が採られている。
き、内部電源電圧VINTは降圧電源回路によって3.3
Vに降圧される。なお、トランジスタのしきい値電圧V
THはトランジスタのサイズが微細化されても電源電圧の
ようにスケールダウンすることはない。
初期不良を除くためにバーンイン試験が実施される。バ
ーンイン試験では通常の外部電源電圧VCCよりも高い電
圧が被試験対象である半導体集積回路に印加される。ま
た、DRAM等では電荷保持特性を向上させるために基
板が負電圧にバイアスされることもある。このような場
合、昇圧回路に用いられるトランジスタには、昇圧電圧
と基板に対するバイアス分とを加算した電圧が印加され
るため、接合耐圧を越える電圧が印加された場合には破
壊に至ることもある。
(以下、第1従来例と称す)では、昇圧電圧をクランプ
するクランプ回路と、そのクランプ電圧を変更するため
のクランプ制御手段とを有し、通常動作時とバーンイン
試験時とでクランプ電圧を変化させることで昇圧回路内
のトランジスタの接合破壊を防止した半導体装置を提案
している。
高電圧が必要なとき(例えば、メモリアクセス時)のみ
昇圧回路を動作させ、高電圧が必要でないときは昇圧回
路の出力をクランプ回路を介して接地電位に接続し、昇
圧電圧を供給するための昇圧線の電圧を接地電位に一致
させている。
在るため、昇圧回路はメモリアクセスされるたびに全て
の昇圧線の寄生容量を充電し、アクセス終了毎に昇圧線
の寄生容量に蓄積された電荷を放電する必要がある。特
に、近年の半導体記憶装置ではメモリ容量の増大に伴っ
て昇圧線が長くなる傾向にあるため、寄生容量が大きく
なり、昇圧回路の消費電流が増大してしまう。
をクランプ回路を介して放電させるため、このクランプ
回路による損失電流も昇圧回路の消費電流を増加させる
要因となる。しかも、昇圧された出力は上記理由により
電流供給能力の高いトランジスタで構成されているた
め、クランプ回路には後述する第2従来例よりも大きな
損失電流が流れることになる。
圧回路を動作させ、その後、昇圧線を充電するため、昇
圧線につながるワード線の電圧が所定の値に到達するま
でに時間がかかってしまい、情報の読み書き速度が低下
する。昇圧線を短時間で所定の電圧に到達させるために
は、昇圧用のキャパシタの容量を昇圧線の寄生容量に比
べて大きくすればよい。しかしながら、キャパシタの容
量を大きくするとチップ面積が増大してしまう。
め、特開平6−153493号公報(以下、第2従来例
と称す)では、昇圧電圧を常に出力しておき、所定の制
御回路によってワード線との接続をON/OFFさせる
昇圧回路を提案している。
されているため、昇圧線の充放電に伴う消費電力の増加
を抑制することができ、ワード線の立ち上がり時間が遅
くなることもない。また、昇圧用のキャパシタの容量を
大きくする必要がないため、チップ面積が増大すること
がない。
るリミッタを設け、昇圧用のクロックを駆動するクロッ
クドライバの出力振幅を制限する昇圧クロック電圧制御
回路を設けているため、リミッタを含む昇圧回路の消費
電力を低減できる。
クロックを整流するためのダイオードとしてドレインと
ゲートを接続したMOSトランジスタを用いているた
め、ダイオードによる電圧降下が大きく、整流効率が悪
いため、所望の昇圧電圧が得られないという問題が生じ
る。
下、第3従来例と称す)では、第2従来例のようにトラ
ンジスタをダイオード接続するのではなく、トランジス
タをスイッチング動作させることで整流効率を向上させ
た昇圧回路を記載している。
ポンプ回路の構成を示す回路図である。
路が有するチャージポンプ回路は、所定の周期から成る
クロックφAを反転し、外部電源電圧VCCの振幅で出力
する第1のインバータ101と、所定の周期から成るク
ロックφBを反転し、外部電源電圧VCCの振幅で出力す
る第2のインバータ102と、所定の周期から成るクロ
ックφCを反転し、昇圧電圧VBOOTの振幅で出力する第
3のインバータ103と、第1のインバータ101〜第
3のインバータ103の出力端に接続される昇圧用キャ
パシタC1、C2、C3と、昇圧用キャパシタC1の出
力クロックが入力され、昇圧用キャパシタC3の出力ク
ロックにしたがってオン/オフし、外部から供給される
外部電源電圧VCCよりも高い昇圧電圧VBOOTを出力する
ためのNMOSトランジスタQ1と、昇圧用キャパシタ
C2の出力クロックにしたがってオン/オフし、昇圧用
キャパシタC1の出力電圧を外部電源電圧VCCでバイア
スするためのNMOSトランジスタQ2と、昇圧用キャ
パシタC2の出力クロックにしたがってオン/オフし、
昇圧用キャパシタC3の出力電圧を外部電源電圧V CCで
バイアスするためのNMOSトランジスタQ3と、昇圧
用キャパシタC3の出力クロックにしたがってオン/オ
フし、昇圧用キャパシタC2の出力電圧を外部電源電圧
VCCでバイアスするためのNMOSトランジスタQ4と
を有し、クロックφA、φB、φCによって倍圧整流を
行い、昇圧電圧を出力する構成である。ここで、インバ
ータ101〜103は、それぞれPチャネルトランジス
タP1、P2、P3とNチャネルトランジスタN1、N
2、N3で構成される。また、トランジスタQ1、Q2
と昇圧用キャパシタC1からなるブロックを昇圧部11
1とし、トランジスタQ3、Q4と昇圧用キャパシタC
2、C3からなるブロックを昇圧制御部112とする。
路の各ノードに発生する電圧波形を示す波形図である。
また、図16は図14に示したチャージポンプ回路の外
部電源電圧の変化に対するノードA、B、Cに発生する
最大電圧を示し、ノードDの電圧VBOOTはその設定値を
示している。ノードDの電圧VBOOTは、負荷容量(不図
示)で平滑化され、判定回路(不図示)で制御されてい
るため、電源電圧がV1以上では、常にほぼ設定値の電
圧になる。
ポンプ回路の動作について説明する。なお、貫通電流を
防止するため、クロックφB、φCはデューティ比が5
0%以下に設定してあるが、以下の説明では、デューテ
ィ比が50%、すなわち、クロックφAの立ち上がり/
立ち下がりと同時にクロックφB、φCも立ち上がり/
立ち下がりするものとして説明する。
ル、クロックφBがロウレベルになると、インバータ1
01、103の出力はロウレベルになり、インバータ1
02の出力はハイレベルになる。このとき、トランジス
タQ2、Q3、N1、P1、N3がオンし、Q1、Q
4、P1、N2、P3がオフする。
す)に充電されていたキャパシタC2にインバータ10
2のハイレベル出力が加算されて2VCCとなる。キャパ
シタC1のインバータ101端がロウレベルに放電され
るので、ノードAの電位は一瞬低下するが、ノードBの
電圧2VCCがトランジスタQ2のゲートに供給される
と、トランジスタQ2がオンするためキャパシタC1の
ノードAは徐々にVCCに充電される。
ンするため、キャパシタC3のノードC側はチャージポ
ンプ回路の出力である昇圧電圧VBOOTに充電され、他端
は接地電位に放電される。
ベル、クロックφBがハイレベルになると、インバータ
101、103の出力はハイレベルになり、インバータ
102の出力はロウレベルになる。このとき、トランジ
スタQ2、Q3、N1、P1、N3がオフし、Q1、Q
4、P1、N2、P3がオンする。
タC3にインバータ103のハイレベル出力が加算され
てVCC+VBOOTとなる。また、キャパシタC1のインバ
ータ101端がVCCに充電されるので、ノードA側はそ
れまでのVCCに該VCCが加算され、ノードAの電位は2
VCCになる。ノードCの電位がVCC+VBOOTとなり、ト
ランジスタQ1のゲートに供給されると、トランジスタ
Q1がオンするため、昇圧電圧VBOOTとして2VCCが出
力される。しかしながら、キャパシタC1に充電された
電荷が放電するにつれてノードAの電位は徐々に低下す
る。
するため、キャパシタC2のノードB側はVCCに充電さ
れ、他端は接地電位に放電される。
返されて、チャージポンプ回路は昇圧電圧VBOOTを出力
し続ける。
ランジスタのソースにVBOOTを印加する理由は以下のと
おりである。トランジスタQ1はNMOSトランジスタ
であり、そのドレインはノードAに接続され、時刻t1
で2VCCに昇圧された電圧が供給される。
Cを供給してトランジスタQ1をオンさせたとすると、
通常、ソース電圧はゲート電圧よりトランジスタQ1の
しきい値電圧VTH分だけ低い電圧となる。このため、ト
ランジスタQ1のソースは2VCC−VTHの昇圧電圧が出
力され、しきい値電圧VTH分の損失が生じることにな
り、昇圧効率を低下させてしまう。
タQ1のゲートに供給する電圧を2VCC+VTH以上の電
圧にすればよく、第3従来例では昇圧電圧VBOOTを利用
して生成している。
のチャージポンプ回路では、ノードAに接続されたNM
OSトランジスタQ1のソースまたはドレイン、及びノ
ードBに接続されたNMOSトランジスタQ2のゲート
に、それぞれ2VCCの電圧が供給され、ノードCに接続
されるNMOSトランジスタQ1のゲートに(VCC+V
BOOT)の電圧が印加される。
と、ノードA、Bも比例して増加する。これに対してノ
ードDは、電源電圧がV1になるまでVCCに比例して増
加するが、電源電圧VCCがV1〜V2の範囲内では一定
となっている。これは、半導体集積回路が電源電圧V1
〜V2の範囲内(以下、通常動作電圧と称す)で使用さ
れており、通常動作電圧では、半導体集積回路の性能が
電源電圧に依存しないようにするため、昇圧電圧VBOOT
は図示しない安定化手段により出力電圧が一定になるよ
うに制御されているためである。電源電圧がV2を越え
ると安定化手段の基準電圧を、電源電圧VCCを抵抗分割
した電圧に変更するため、再びVCCに比例して増加する
が、その傾きはV1までの傾きより緩やかになってい
る。また、ノードCの変化もノードDの変化に対応して
変化する。
VBOOTは所定の電圧に抑えているが、バーイン試験のよ
うに短時間で効率的に初期不良を除去するためには、通
常動作電圧よりも高い電圧を内部回路に供給して加速試
験することが一般的である。
の半導体集積回路で用いられるトランジスタの耐圧は微
細化に伴って低下する傾向にある。このような状況で、
トランジスタのソースまたはドレインに2VCCあるいは
VBOOT+VCCの電圧が印加されると、ソースまたはドレ
インの拡散層から半導体基板、またはウエル領域にリー
ク電流が流れ、最悪の場合に拡散層の接合部が破壊され
る。
合耐圧が10Vのトランジスタで図14に示したような
チャージポンプ回路を構成した場合、外部電源電圧VCC
として、通常動作電圧V2が3.6Vであり、安定化さ
れた昇圧電圧VBOOTが4.5Vであるとすると、ノード
A、Bは最大7.2V、ノードCは最大8.1Vにな
る。このように、通常動作電圧ではトランジスタの接合
耐圧以内であり、半導体集積回路は問題なく動作する。
電源電圧VCCとして5Vが供給されると、ノードCにつ
ながるNMOSトランジスタQ3のドレインには10V
+αが印加されるため、トランジスタのドレインから基
板方向にリーク電流が流れ、接合破壊を起こすおそれが
ある。
えられた電荷が半導体基板のノイズなどで消失するのを
防止するため、ウエル電位は−1.5V程度にバイアス
され、さらにウエル領域を減らすことで製造工程を削減
した半導体記憶装置ではメモリセル領域と周辺回路領域
とが同一のウエル領域に形成され、しかもそのウエル電
位が同一に設定されている。したがって、ノードBにつ
ながるNMOSトランジスタQ4のドレインには11.
5Vが印加され、ノードCにつながるNMOSトランジ
スタQ3のドレインには11.5V+αが印加されるた
め、リーク電流の発生や接合破壊の可能性がより高まる
ことになる。
スタのソースまたはドレインと半導体基板との間にリー
ク電流が流れた場合、ウエル領域の電位が上昇し、メモ
リセル領域に設けられたトランジスタのソース、ドレイ
ンがウエル電位に対して順方向にバイアスされるため、
記憶用キャパシタに蓄えられていた電荷が瞬時に放電
し、記録されていたデータが消失してしまう。
上げれば済むことであるが、ソース/ドレインとなる拡
散層の不純物濃度を他のトランジスタよりも薄くする必
要があるため、別のマスクを用意して別工程で作成しな
ければならない。このことは半導体集積回路のコストア
ップの要因となる。また、トランジスタのサイズも大き
くなるため、チップ面積、チップ原価が増大する。
る問題点を解決するためになされたものであり、バーン
イン試験時においても通常の動作電圧よりも高い内部電
圧を発生することが可能であり、高耐圧のトランジスタ
を使うことなく、高電圧で大電流を得ることができる整
流効率の高いチャージポンプ回路及びそれを用いた昇圧
回路を提供することを目的とする。
たトランジスタで構成しても、バーンイン試験時におい
て、接合部でリークが起こり難く、メモリセルに記憶さ
れたデータの消失がないチャージポンプ回路及びそれを
用いた昇圧回路を提供することを目的とする。
本発明のチャージポンプ回路は、所定の周期から成る第
1のクロックが入力される第1の昇圧用キャパシタと、
前記第1のクロックがロウレベルの期間内でハイレベル
となる第2のクロックが入力される第2の昇圧用キャパ
シタと、前記第1のクロックがハイレベルの期間内でハ
イレベルとなる第3のクロックが入力される第3の昇圧
用キャパシタと、前記第1の昇圧用キャパシタの出力ク
ロックが入力され、前記第3の昇圧用キャパシタの出力
クロックにしたがってオン/オフし、外部から供給され
る外部電源電圧よりも高い昇圧電圧を出力するための第
1のトランジスタと、前記第2の昇圧用キャパシタの出
力クロックにしたがってオン/オフし、前記第1の昇圧
用キャパシタの出力電圧を外部電源電圧でバイアスする
ための第2のトランジスタと、前記第2の昇圧用キャパ
シタの出力クロックにしたがってオン/オフし、前記第
3の昇圧用キャパシタの出力電圧を外部電源電圧でバイ
アスするための第3のトランジスタと、前記第3の昇圧
用キャパシタの出力クロックにしたがってオン/オフ
し、前記第2の昇圧用キャパシタの出力電圧を外部電源
電圧でバイアスするための第4のトランジスタと、を有
し、前記第1のクロック、前記第2のクロック、及び前
記第3のクロックによって倍圧整流を行い、前記昇圧電
圧を出力するチャージポンプ回路であって、通常の動作
時は前記第3のクロックを前記昇圧電圧の振幅で出力
し、バーンイン試験時は前記第3のクロックを前記外部
電源電圧の振幅で出力するリーク電流抑制回路を有する
構成である。
力された前記第3のクロックを、供給される電源電圧と
等しい振幅に変換して出力するバッファ回路と、通常の
動作時に前記バッファ回路に前記電源電圧として前記昇
圧電圧を供給する第5のトランジスタと、バーンイン試
験時に前記バッファ回路に前記電源電圧として前記外部
電源電圧を供給する第6のトランジスタと、を有する構
成であってもよい。
構成は、所定の周期から成る第1のクロックが入力され
る第1の昇圧用キャパシタと、前記第1のクロックがロ
ウレベルの期間内でハイレベルとなる第2のクロックが
入力される第2の昇圧用キャパシタと、前記第1のクロ
ックがハイレベルの期間内でハイレベルとなる第3のク
ロックが入力される第3の昇圧用キャパシタと、前記第
1の昇圧用キャパシタの出力クロックが入力され、前記
第3の昇圧用キャパシタの出力クロックにしたがってオ
ン/オフし、外部から供給される外部電源電圧よりも高
い昇圧電圧を出力するための第1のトランジスタと、前
記第2の昇圧用キャパシタの出力クロックにしたがって
オン/オフし、前記第1の昇圧用キャパシタの出力電圧
を外部電源電圧でバイアスするための第2のトランジス
タと、前記第2の昇圧用キャパシタの出力クロックにし
たがってオン/オフし、前記第3の昇圧用キャパシタの
出力電圧を外部電源電圧でバイアスするための第3のト
ランジスタと、前記第3の昇圧用キャパシタの出力クロ
ックにしたがってオン/オフし、前記第2の昇圧用キャ
パシタの出力電圧を外部電源電圧でバイアスするための
第4のトランジスタと、を有し、前記第1のクロック、
前記第2のクロック、及び前記第3のクロックによって
倍圧整流を行い、前記昇圧電圧を出力するチャージポン
プ回路であって、通常の動作時は前記第1のクロックを
前記外部電源電圧の振幅で出力し、バーンイン試験時は
前記第1のクロックを前記外部電源電圧よりも低い所定
の振幅で出力する第1のリーク電流抑制回路と、通常の
動作時は前記第2のクロックを前記外部電源電圧の振幅
で出力し、バーンイン試験時は前記第2のクロックを前
記外部電源電圧よりも低い所定の振幅で出力する第2の
リーク電流抑制回路と、通常の動作時は前記第3のクロ
ックを前記昇圧電圧の振幅で出力し、バーンイン試験時
は前記第3のクロックを前記昇圧電圧よりも低い所定の
振幅で出力する第3のリーク電流抑制回路と、を有する
ものである。
路、前記第2のリーク電流抑制回路、及び第3のリーク
電流抑制回路は、入力されたクロックを反転出力するイ
ンバータと、バーンイン試験時に前記インバータのロウ
レベルを出力するための第5のトランジスタの動作を停
止させるゲート回路と、前記バーンイン試験時に前記第
5のトランジスタに代わって前記インバータのロウレベ
ルの出力電圧を所定の電圧に設定するバイアス回路と、
をそれぞれ有していてもよく、前記バイアス回路は、直
列に接続された複数のダイオードと、前記ダイオードと
直列に接続され、前記インバータのロウレベルの出力電
圧を所定の電圧に設定するために前記第5のトランジス
タに代わって動作する第6のトランジスタと、を有する
構成であってもよい。
入力された第1のクロックを反転し、前記第1の昇圧用
キャパシタに出力する第1のインバータと、通常の動作
時に該第1のインバータの出力クロックと同相のクロッ
クを出力し、バーンイン試験時に該クロックの出力を停
止する第1のゲート回路と、前記第1のゲート回路の出
力に一端が接続され、前記第1の昇圧用キャパシタの出
力端に他端が接続された第4の昇圧用キャパシタと、を
有し、前記第2のリーク電流抑制回路は、入力された第
2のクロックを反転し、前記第2の昇圧用キャパシタに
出力する第2のインバータと、通常の動作時に該第2の
インバータの出力クロックと同相のクロックを出力し、
バーンイン試験時に該クロックの出力を停止する第2の
ゲート回路と、前記第2のゲート回路の出力に一端が接
続され、前記第2の昇圧用キャパシタの出力端に他端が
接続された第5の昇圧用キャパシタと、を有し、前記第
3のリーク電流抑制回路は、入力された第3のクロック
を反転し、前記第3の昇圧用キャパシタに出力する第3
のインバータと、通常の動作時に該第3のインバータの
出力クロックと同相のクロックを出力し、バーンイン試
験時に該クロックの出力を停止する第3のゲート回路
と、前記第3のゲート回路の出力に一端が接続され、前
記第3の昇圧用キャパシタの出力端に他端が接続された
第6の昇圧用キャパシタと、を有する構成であってもよ
い。
ポンプ回路のいずれか1つと、前記第1のクロック、前
記第2のクロック、及び前記第3のクロックを生成し、
前記チャージポンプ回路にそれぞれ出力するクロック発
生回路と、基準電圧に基づいて生成される所定の設定電
圧と前記昇圧電圧を比較し、前記昇圧電圧が該設定電圧
よりも大きければステータス信号として前記クロック発
生回路の発振を停止させるための信号を送信し、前記昇
圧電圧が該設定電圧以下であればステータス信号として
クロック発生回路に発振を継続させるための信号を送信
する判定回路と、前記外部電源電圧のレベルを検出し、
所定の動作電圧以上、またはバーンイン試験の実行を指
示する信号が入力されたときに、バーンイン試験に対応
するモードへの切替を指示するバーンインモード信号を
出力する電圧検出回路と、を有する構成である。
圧した昇圧電圧を出力する昇圧部と、前記昇圧電圧より
高電圧のスイッチング信号を前記昇圧部に出力する昇圧
制御部と、前記昇圧制御部内に生じる最大電圧を、前記
昇圧制御部を構成するトランジスタのリーク開始電圧以
下に抑えるリーク電流抑制手段と、を有する構成であ
り、前記リーク電流抑制手段は、第1の動作モード及び
第2の動作モードを有し、前記第2の動作モード時の前
記スイッチング信号の電源電圧に対する振幅比率が前記
第1の動作モード時より小さいものである。
る論理ゲートに供給する電源電圧を切り替えることによ
り前記振幅比率を小さくしてもよく、該リーク電流抑制
手段に供給するクロックの振幅を切り替えることにより
前記振幅比率を小さくしてもよい。
の動作モード及び第2の動作モードを有し、前記第2の
動作モード時の前記スイッチング信号の損失比率が前記
第1の動作モード時より大きいものであり、前記リーク
電流抑制手段は、前記スイッチング信号を容量分割する
ことにより前記損失比率を大きくしてももよい。
圧した昇圧電圧を出力する昇圧部と、前記昇圧電圧より
高電圧のスイッチング信号を前記昇圧部に出力する昇圧
制御部と、前記昇圧制御部内に生じる最大電圧を、前記
昇圧制御部を構成する第1のトランジスタのリーク開始
電圧以下に抑えるリーク電流抑制手段と、メモリ部を構
成する第2のトランジスタと、を備え、前記第1のトラ
ンジスタ及び前記第2のトランジスタが同一の半導体基
板またはウエルに形成された構成である。
圧を昇圧した昇圧電圧を出力する昇圧部と、前記昇圧電
圧より高電圧のスイッチング信号を前記昇圧部に出力す
る昇圧制御部と、前記昇圧制御部内に生じる最大電圧
を、前記昇圧制御部を構成する第1のトランジスタのリ
ーク開始電圧以下に抑えるリーク電流抑制手段と、メモ
リ部を構成する第2のトランジスタと、を備え、前記第
1のトランジスタが第1のウエル領域に形成され、前記
第2のトランジスタが第2のウエル領域に形成され、前
記第1のウエル領域と前記第2のウエル領域が同一のウ
エル電位バイアス手段に接続された構成である。
路は、通常の動作時に第3のクロックを昇圧電圧の振幅
で出力し、バーンイン試験時に第3のクロックを外部電
源電圧の振幅で出力するリーク電流抑制回路を有するこ
とで、バーンイン試験時のように外部電源電圧が高くな
ってもチャージポンプ回路を構成する各トランジスタの
拡散層に印加される電圧が接合耐圧以内に抑制される。
外部電源電圧の振幅で出力し、バーンイン試験時は第1
のクロックを前記外部電源電圧よりも低い所定の振幅で
出力する第1のリーク電流抑制回路と、通常の動作時は
第2のクロックを外部電源電圧の振幅で出力し、バーン
イン試験時は第2のクロックを前記外部電源電圧よりも
低い所定の振幅で出力する第2のリーク電流抑制回路
と、通常の動作時は第3のクロックを前記昇圧電圧の振
幅で出力し、バーンイン試験時は第3のクロックを昇圧
電圧よりも低い所定の振幅で出力する第3のリーク電流
抑制回路とを有することで、チャージポンプ回路を構成
する各トランジスタの拡散層に印加される電圧が接合耐
圧以内に抑制される。
て説明する。
備えた半導体記憶装置の構成を示すブロック図である。
記憶するための複数のメモリセルから成るメモリセル領
域11、12と、外部から入力されるアドレスをデコード
し、アクセスするメモリセル(データを読み書きするメ
モリセル)を特定するためのロー方向(図1の横方向)
のワード線選択信号を出力するローデコーダ2と、外部
から入力されるアドレスをデコードし、アクセルするメ
モリセルを特定するためのカラム方向(図1の縦方向)
のビット線選択信号を出力するカラムデコーダ31、32
と、メモリセルに記録された情報を読み出すためのセン
スアンプ41、42と、各メモリセルに対応して設けら
れ、ローデコーダ2から出力されるワード線選択信号に
したがってアクセスするサブワード線を選択するワード
線選択回路51〜52n(nは正数)と、ワード線選択回
路51〜52nにそれぞれ昇圧線6を介して昇圧電圧V
BOOTを供給するための昇圧回路7とを有している。
サブワード線と接続され、各サブワード線には複数のメ
モリセルが接続されている。ワード線選択回路51〜5
2nは、ローデコーダ2とカラムデコーダ3の出力が同時
に活性化されると、1つのメモリセル領域で1つのサブ
ワード線に昇圧電圧VBOOTを供給する。昇圧電圧VBO OT
が供給された複数のメモリセルが選択され、センスアン
プ4にその記憶データを出力したり、センスアンプ4か
ら供給されるデータを記憶したりする。カラムデコーダ
3は複数のセンスアンプ4のうちの1つを選択して記憶
データを入出力する。なお、図1ではメモリセル領域が
2つの場合の構成を示しているが、メモリセル領域は1
つでもよく、3つ以上であってもよい。その場合、セン
スアンプ及びカラムデコーダは、各メモリセル領域毎に
対応して設けられる。
生回路12、及びチャージポンプ回路13から成る帰還
ループと、外部電源電圧VCCの電圧を検出する電圧検出
回路14とを有する構成である。
て生成される所定の設定電圧よりも昇圧電圧VBOOTが高
いか否かを判定する回路であり、VBOOT>設定電圧であ
ればステータス信号STとしてクロック発生回路12の
発振を停止させるための信号を送信する。また、VBOOT
≦設定電圧であればステータス信号STとしてクロック
発生回路12に発振を継続させるための信号を送信す
る。
ら出力されるステータス信号STにしたがってクロック
φA、φB、φCを生成し、チャージポンプ回路13に
それぞれ出力する。
回路12から出力されたクロックφA、φB、φCを用
いて倍圧整流を行い、昇圧電圧VBOOTを生成する。
され、所定の電圧(設定レベル)になるように厳密に制
御されている。昇圧電圧VBOOTが設定レベルよりも高く
なればすぐにクロック発生回路12はクロックφA〜φ
Cの供給をストップし、低くなればクロックφA〜φC
の供給を再開する動作を繰り返す。昇圧電圧VBOOTの変
動レベルは、設定レベル±0.1V以内程度であり、昇
圧電圧VBOOTは近似的にはいつも設定レベルになってい
る。このように、昇圧電圧VBOOTの電圧は、クロック発
生回路12から供給されるクロックφA〜φCの振幅に
依存するのではなく、供給されるクロックφA〜φCの
期間に依存する。
ノードD)には、非常に大きな負荷容量(不図示)が付
いている。これは昇圧電圧VBOOTが数多くのワード線選
択回路51〜52nに供給されているため、その配線及び
ワード線選択回路51〜52n内で昇圧電圧VBOOTレベル
になるノード、例えば、昇圧電圧VBOOTで駆動されるイ
ンバータの出力が、ハイレベル(VBOOTレベル)のとき
に、そのインバータ出力のノードの容量が全てノードD
の寄生容量として見えるためである。また、補償容量と
してノードDにキャパシタを付けてさらに負荷容量を大
きくしてもよい。本実施例では、上記寄生容量と補償容
量の和である負荷容量は、約2000pFとした。
されるクロックφA〜φCが1サイクル動いても、昇圧
電圧VBOOTの電圧上昇は微少(0.05V程度)であ
る。一方、判定回路の判定速度はクロックの1サイクル
の時間と同等程度であり、昇圧電圧VBOOTが設定レベル
よりも高くなってからクロックを停止させるまでの期間
は、1クロック程度であるので、昇圧電圧VBOOTは設定
値+0.1Vよりも高くなることはない。
回路51〜52nなどに昇圧電圧VBOO Tの電流が流れて
も、大きな負荷容量があるため、昇圧電圧VBOOTは設定
レベル−0.1V程度までしか低下せず、すぐにクロッ
ク発生回路12が動き出して昇圧電圧VBOOTを設定レベ
ルまで回復する。
外部電源電圧VCCのレベルを検出し、所定の電源電圧以
上になったとき、またはバーンイン試験の実行を指示す
る設定信号が不図示の外部端子を介して入力されたと
き、バーンイン試験に対応するモードへの切替信号であ
るバーンインモード信号BIMDとしてハイ(Hig
h)レベルを出力する。
圧回路7の判定回路11及びチャージポンプ回路13
は、バーインモード信号BIMDがロウ(Low)レベ
ルのとき、上述したような通常の動作を行い、動作電源
電圧範囲内V1〜V2において昇圧電圧VBOOTを一定の
値に制御する。
レベルのとき、判定回路11は昇圧電圧VBOOTと外部電
源電圧VCCを基に生成された所定の設定電圧とを比較す
る。また、チャージポンプ回路13は、昇圧用キャパシ
タから出力されるクロックの振幅を制限し、トランジス
タのソース、またはドレインの電圧を接合耐圧以下に抑
制するよう動作する。
について、それぞれ詳細に説明する。
検出回路及び判定回路の一構成例を示す回路図である。
の基準電圧VREFを出力する基準電圧発生回路21と、
基準電圧VREFと外部電源電圧VCCを抵抗器R11及び
R12で分割した電圧を比較し、比較結果からバーンイ
ンモード信号BIMDを出力する第1のコンパレータ2
2とによって構成されている。
ンが共通に接続され、抵抗器R13を介して外部電源電
圧VCCが印加されるNMOSトランジスタQ11と、N
MOSトランジスタQ11とゲートどうし及びドレイン
どうしが共通に接続されたNMOSトランジスタQ12
と、NMOSトランジスタQ12のソースと接地電位間
に挿入され、基準電圧VREFを出力するための負荷抵抗
器R14とによって構成されている。
昇圧電圧VBOOT、または外部電源電圧VCCと昇圧電圧V
BOOTを所定の比でそれぞれ比較し、比較結果をステータ
ス信号STとして出力する第2のコンパレータ23と、
外部電源電圧VCCを所定の比で分圧するための抵抗器R
15、R16と、昇圧電圧VBOOTを所定の比で分圧する
ための抵抗器R17、R18と、基準電圧VREFをバー
インモード信号BIMDにしたがって第2のコンパレー
タ23に入力するための第1のスイッチ24と、抵抗器
R15、R16で分圧された電圧をバーインモード信号
BIMDにしたがって第2のコンパレータ23に入力す
るための第2のスイッチ25と、バーインモード信号B
IMDを反転出力するインバータ26とによって構成さ
れている。
4は、外部電源電圧VCCを抵抗分割した電圧と基準電圧
VREFとを比較し、VCC×K>VREFのときバーインモー
ド信号BIMDとしてハイレベル(バーンインモード)
を出力する。また、VCC×K<VREFのときバーインモ
ード信号BIMDとしてロウレベル(非バーンインモー
ド)を出力する。なお、K=R12/(R11+R1
2)である。
MDがロウレベル(非バーンインモード)のとき、昇圧
電圧VBOOTを抵抗分割した電圧と基準電圧VREFとを比
較し、VBOOT×L>VREFのとき、ステータス信号ST
としてロウレベルを出力する。また、VBOOT×L<V
REFのとき、ステータス信号STとしてハイレベルを出
力する。なお、L=R18/(R17+R18)であ
る。
号BIMDがハイレベル(バーンインモード)のとき、
昇圧電圧VBOOTを抵抗分割した電圧と外部電源電圧V
CCを抵抗分割した電圧とを比較し、VBOOT>M×VCC
であるとき、ステータス信号STとしてロウレベルを出
力する。また、VBOOT<M×VCCであるとき、ステータ
ス信号STとしてハイレベルを出力する。なお、M=R
16(R17+R18)/{R18(R15+R1
6)}である。
ロック発生回路12の一構成例を示す回路図であり、図
4は図3に示したクロック発生回路12の動作の様子を
示す波形図である。
は、直列に接続された複数の論理ゲートによって帰還ル
ープが構成され、所定の周波数のクロックφ0を出力す
るリングオシレータ31と、リングオシレータ31から
出力されるクロックφ0を反転して所定の時間(Td
a)だけ遅延させ、クロックφAとして出力する第1の
遅延回路32と、リングオシレータ31から出力される
クロックφ0を反転し(INVφ0)、INVφ0がハイ
レベルになってから所定の時間(Tdb)だけ遅延させ
てロウレベルになり、かつINVφ0がロウレベルにな
ると同時にハイレベルになるクロックφBを出力する第
2の遅延回路33と、リングオシレータ31から出力さ
れるクロック信号φ0がハイレベルになってから所定の
時間(Tdc)だけ遅延させてロウレベルになり、かつ
φ0がロウレベルになると同時にハイレベルになるクロ
ックφCを出力する第3の遅延回路34とによって構成
されている。ここで、Tdb=Tdc=2Tdaである
ことが望ましい。これらの遅延時間Tdを長くしすぎる
と昇圧期間が短くなり、所定の昇圧電圧を得るまでに時
間がかかり、昇圧効率も低下する。逆に、遅延時間Td
を短くしすぎると素子のばらつき等により昇圧回路に貫
通電流が流れ、不要な消費電流が増加したり昇圧できな
くなることもある。
ス信号STがハイレベルのとき発振してクロックφ0を
出力し、ロウレベルのとき発振を停止する。
は、クロックφAがロウレベルの期間内でハイレベルと
なる信号であり、クロックφ0の立ち下がりから遅延時
間Tdbだけ遅れて立ち上がる、デューティ比50%以
下の信号である。
イレベルの期間内でハイレベルとなる信号であり、クロ
ックφ0の立ち上がりから遅延時間Tdcだけ遅れて立
ち上がる、デューティ比50%以下の信号である。
ージポンプ回路13の第1実施例の構成を示す回路図で
ある。また、図6は図5に示したチャージポンプ回路1
3の各ノードに発生する電圧波形を示す波形図であり、
図7は図5に示したチャージポンプ回路13の外部電源
電圧の変化に対する各ノードに発生する最大電圧の関係
を示すグラフである。なお、図7に示したバーンインモ
ード信号BIMDは、モードが切り替わる外部電源電圧
VCCの値のみを示し、そのハイレベルの電圧は正しい値
を示していない。また、本実施例ではチャージポンプ回
路を構成する各NMOSトランジスタに対する印加可能
電圧は10Vとする。
回路13は、図14に示した第3従来例のチャージポン
プ回路の構成にリーク電流抑制回路41を追加した構成
である。クロックφCはリーク電流抑制回路41を介し
て昇圧用キャパシタC3に入力される。また、クロック
φAは第1のバッファ42を介して昇圧用キャパシタC
1に入力され、クロックφBは第2のバッファ43を介
して昇圧用キャパシタC2に入力される。なお、第1の
バッファ42及び第2のバッファ43には外部電源電圧
VCCが供給されている。
ロックφCを、供給される電源電圧と等しい振幅に変換
して出力する第3のバッファ44と、バーンインモード
信号BIMDによってオン/オフが制御され、バーンイ
ン試験時に第3のバッファ44に外部電源電圧VCCを供
給するためのNMOSトランジスタQ21と、バーンイ
ンモード信号BIMDによってオン/オフが制御され、
通常の動作時に第3のバッファ44に昇圧電圧VBOOTを
供給するためのPチャネルMOS型電界効果トランジス
タ(以下、PMOSトランジスタと称す)Q22と、P
MOSトランジスタQ22を駆動可能にするためにバー
ンインモード信号BIMDのレベルを変換するレベルシ
フト回路45と、クロックφCのレベルを変換するレベ
ルシフト回路46とを有する構成である。レベルシフト
回路46は、0VとVCCとの間で変化するクロックφC
を、0Vと電源電圧(VCC−VTH)またはVBOOTとの間
で変化する出力電圧にレベル変換して第3のバッファ4
4に供給する。また、昇圧電圧VBOOTを出力する端子で
あるノードDには、出力電圧を平滑するための負荷容量
(不図示)が接続されている。その他の構成は第3従来
例と同様であるため、その説明は省略する。
ド信号BIMDがロウレベル(通常動作時)のとき、P
MOSトランジスタQ22がオンするため、リーク電流
抑制回路41からは昇圧電圧VBOOTの振幅を有するクロ
ックφC0が出力される。また、バーンインモード信号
BIMDがハイレベル(バーイン試験時)のとき、NM
OSトランジスタQ21がオンするため、リーク電流抑
制回路41からは外部電源電圧VCC−VTHの振幅を有す
るクロックφC0が出力される。すなわち、本実施例で
はリーク電流制御回路41を構成する論理ゲート44に
供給する電源電圧を、通常動作時とバーンインモード時
で切り替えることで、ノードCの電位を所定の電圧(ト
ランジスタQ3のリーク開始電圧)以下に抑えるように
している。
ドA、ノードBの電圧は2VCC以下に抑制され、ノード
Cの電圧は2VCC−VTH以下に抑制される。
インモード信号BIMDはロウレベルであり、ステータ
ス信号STはハイレベルであるため、クロック発生回路
12はクロックφA〜φCを停止することなくチャージ
ポンプ回路13に供給する。したがって、ノードA〜ノ
ードCの電圧は電源電圧VCCに比例して増加する。
V2のとき、バーンインモード信号BIMDはロウレベ
ルであり、昇圧電圧VBOOTが所定の電圧VBより高くな
ると、ステータス信号STがロウレベルになり、クロッ
ク発生回路12はクロックφA〜φCをチャージポンプ
回路13に供給することを停止し、昇圧電圧VBOOTを下
げる。逆に、昇圧電圧VBOOTが所定の電圧VBより低く
なると、ステータス信号STがハイレベルになり、クロ
ック発生回路12はクロックφA〜φCをチャージポン
プ回路13に供給し、昇圧電圧VBOOTを上げる。このよ
うにして電源電圧VCCが動作電圧範囲V1〜V2の範囲
では、昇圧回路7はノードDの昇圧電圧VBOOTが一定の
電圧VBになるように制御する。
VCC)は、ステータス信号STがハイレベルであると
き、電源電圧VCCに比例して増加する。但し、ステータ
ス信号STがロウレベルになると、クロックφA、φB
が停止するため、ノードA、ノードBの電圧は徐々に放
電される。
は、ステータス信号STがハイレベルであるとき、電源
電圧VCCに比例して増加する。但し、ステータス信号S
Tがロウレベルになると、クロックφCが停止するた
め、ノードCの電圧は徐々に放電される。
インモード信号BIMDはハイレベルになり、昇圧電圧
VBOOTが所定の電圧M×CCVCCより高くなると、ステー
タス信号STがロウレベルになり、クロック発生回路1
2はクロックφA〜φCをチャージポンプ回路13に供
給することを停止し、昇圧電圧VBOOTを低下させる。逆
に、昇圧電圧VBOOTが所定の電圧M×VCCより低くなる
と、ステータス信号STがハイレベルになり、クロック
発生回路12はクロックφA〜φCをチャージポンプ回
路13に供給し、昇圧電圧VBOOTを上昇させる。このよ
うにして、電源電圧VCCがV2より高くなると、昇圧回
路7はノードDの昇圧電圧VBOOTが所定の電圧M×VCC
になるように制御する。
VCC)は、ステータス信号STがハイレベルであるとき
電源電圧VCCに比例して増加する。但し、ステータス信
号STがロウレベルになるとクロックφA、φBが停止
するので、ノードA、ノードBの電圧は徐々に放電され
る。
は、ステータス信号STがハイレベルであるとき、電源
電圧VCCに比例して増加する。但し、ステータス信号S
TがロウレベルになるとクロックφCが停止するので、
ノードCの電圧は徐々に放電される。
のときには、トランジスタQ1のゲートに昇圧電圧V
BOOTより高い電圧が供給されるのでトランジスタQ1の
電圧降下を最小限に抑えることができ、昇圧効率の高い
昇圧回路を実現できる。
い場合、バーンイン試験時に電源電圧VCCを5Vとする
とノードCの電圧はVCC+VBOOTとなり、10Vを越
えてしまう。したがって、トランジスタQ3のソース−
ウエル間の電圧が耐圧を越えるため、リーク電流が増加
したり破壊したりする。
を設けると、電源電圧VCCがV2より高くなってもノー
ドCの電圧を2VCC−VTH、すなわち10V以下に抑え
ることができるため、トランジスタQ3はソースとウエ
ルとの接合部でリーク電流が流れることがない。。
憶装置のデバイス構造について説明する。
む半導体記憶装置のデバイス構造を示す側断面図であ
る。なお、図8は以下の説明で必要な要部の構造のみを
示している。
を備えた半導体記憶装置は、P型半導体から成るP基板
51を有し、P基板51は0Vにバイアスされている。
メモリセル領域内に形成されるNMOSトランジスタ5
2は、2重のウエル(P型拡散層であるPウエル領域5
3とN型拡散層であるディープNウエル領域54)によ
ってP基板51と分離され、Pウエル領域53はメモリ
セル領域のキャパシタに蓄えられた電荷を基板ノイズな
どで消失するのを防止するため−1.5Vにバイアスさ
れている。
板51または不図示のPウエル領域に形成されるNMO
Sトランジスタ55、及びNウエル領域56内に形成さ
れるPMOSトランジスタ57が存在する。
部電源電圧VCC=5Vに設定すると、上述したようにチ
ャージポンプ回路13のノードA及びノードBにつなが
るNMOSトランジスタQ1〜Q4はNMOSトランジ
スタ55に対応し、そのソースまたはドレインとP基板
51との電位差は10V以下に抑制される。
てもトランジスタの拡散層に印加される電圧を接合耐圧
以内に抑えることができるため、バーンイン試験で昇圧
回路のトランジスタが破壊したり、トランジスタのソー
スまたはドレインからP基板51の方向に流れるリーク
電流がなくなる。
セスで作成する必要がなくなり、他の周辺回路を構成す
るトランジスタまたはメモリセルのトランジスタと同一
工程で製造することができるため、別マスク、別工程を
追加する必要がなくなる。よって、製造コストが低減
し、半導体記憶装置の価格を低減することができる。ま
た、トランジスタのサイズも大きくなることがないた
め、チップ面積、チップ原価を増大させることがない。
続した整流用のトランジスタを使わない構成にしている
ため、整流用のトランジスタによる電圧降下を低減でき
る。
の高電圧で駆動するため、NMOSトランジスタQ1の
駆動能力が高まり、小型のトランジスタを用いても電圧
降下を少なくすることができる。よって、整流効率の高
いチャージポンプ回路を実現できる。
路が有するチャージポンプ回路の第2実施例の構成を示
す回路図である。また、図10は図9に示したチャージ
ポンプ回路の各ノードに発生する電圧波形を示す波形図
であり、図11は図9に示したチャージポンプ回路の外
部電源電圧の変化に対する各ノードに発生する最大電圧
の関係を示すグラフである。なお、図11に示したバー
ンインモード信号BIMDは、モードが切り替わる外部
電源電圧VCCの値のみを示し、そのハイレベルの電圧は
正しい値を示していない。また、本実施例ではチャージ
ポンプ回路を構成する各NMOSトランジスタに対する
印加可能電圧は10Vとする。
るチャージポンプ回路は、図14に示した第3従来例の
構成に、バーイン試験時に各クロック(φA、φB、φ
C)の振幅を制限する第1のリーク電流抑制回路61〜
第3のリーク電流抑制回路63を設けた構成である。な
お、クロック/φA〜/φCは、図3に示したクロック
発生回路12で生成したクロックφA〜φCを反転させ
た信号である。また、クロックφAの振幅を制限する第
1のリーク電流抑制回路61及びクロックφBの振幅を
制限する第2のリーク電流抑制回路62には外部電源電
圧VCCが供給され、クロックφCの振幅を制限する第3
のリーク電流抑制回路63には昇圧電圧VBOOTが供給さ
れる。
れたクロックを反転出力する、PMOSトランジスタQ
31及びNMOSトランジスタQ32から成るインバー
タ71と、バーンインモード信号BIMDにしたがい、
バーンイン試験時にインバータのNMOSトランジスタ
Q32の動作を停止させるゲート回路72と、バーンイ
ンモード信号BIMDにしたがい、バーンイン試験時に
インバータのロウレベウの出力電圧を所定のレベルに設
定するためのバイアス回路73とを有する構成である。
共通に接続されたNMOSトランジスタから成る、直列
に接続された複数のダイオードD1、D2と、ダイオー
ドと直列に接続され、クロック入力によってオン/オフ
が制御されるNMOSトランジスタQ33とを有する構
成である。通常の動作モード時には、トランジスタQ3
2がオンするので、トランジスタQ33のドレイン電圧
がほぼ0Vになり、トランジスタQ33は動作しない。
1のリーク電流抑制回路61と同様の構成である。ま
た、第3のリーク電流抑制回路63は、インバータ74
に供給される電源が昇圧電圧VBOOTであり、バイアス回
路76は直列に接続された5つのダイオードD3〜D7
とNMOSトランジスタQ34とを有する構成である。
インバータ74を構成するPMOSトランジスタのゲー
トにはレベルシフタ77を介してクロック/φCが供給
される。レベルシフタ77はクロック/φCがハイレベ
ル(VCC)のとき、ソースが昇圧電圧VBOOTである上記
PMOSトランジスタをオフさせるために設けられてい
る。
流抑制回路61及び第2のリーク電流抑制回路62のゲ
ート回路と同様の構成である。その他の構成は第1実施
例と同様であるため、その説明は省略する。
流抑制回路61〜第3のリーク電流抑制回路63は、バ
ーンインモード信号BIMDがロウレベル(通常動作
時)のとき、各々のゲート回路がクロックφA〜φCを
それぞれ通過させる。このとき、クロックφA及びクロ
ックφBが入力される第1のリーク電流抑制回路61及
び第2のリーク電流抑制回路63のインバータ71から
はVCCの振幅を有するクロックが出力され、クロックφ
Cが入力される第3のリーク電流抑制回路63のインバ
ータ74からはVBOOTの振幅を有するクロックが出力さ
れる。
イレベル(バーイン試験時)のとき、各々のゲート回路
はそれぞれクロックを通過させずに出力をロウレベルに
固定する。このため、各々のインバータのNMOSトラ
ンジスタの動作が停止し、第1のリーク電流抑制回路6
1〜第3のリーク電流抑制回路63出力電圧のロウレベ
ルはそれぞれバイアス回路によって所定のレベルに設定
される。
ウレベルはダイオードの数で決まり、ダイオード1つの
順方向電圧をVTHとすれば、第1のリーク電流制限回路
61及び第2のリーク電流抑制回路62からはVCC−2
VTHの振幅を有するクロックが出力される。また、第3
のリーク電流制限回路63からはVBOOT−5VTHの振幅
を有するクロックが出力される。
ノードA及びノードBの電圧は2V CC−2VTH以下
(8.5V以下)に抑制され、ノードCの電圧はVCC+
VBOOT−5VTH以下(8.5V以下)に抑制される。な
お、本実施例において、昇圧電圧VBOOTは判定回路11
の設定によって定まるものであり、第1のリーク電流抑
制回路〜第3のリーク電流抑制回路内のバイアス回路7
3、74でクロックの振幅を制限したことによって決ま
るものではない。言い換えれば、バイアス回路73、7
4はノードA〜Cの電圧を所定の値に抑えて、接合部の
リークを抑制するためのものであり、昇圧電圧VBOOTは
クロック発生回路12から供給されるクロックの供給期
間によって決まる。
イオード接続してクロック振幅の下限を所定の電圧に設
定する例を示したが、PMOSトランジスタをダイオー
ド接続してクロックの振幅の上限を所定の電圧に設定す
るようにしてもよい。
φCに対して第1のリーク電流抑制回路61〜第3のリ
ーク電流抑制回路63を設けた例を示したが、トランジ
スタの接合耐圧により適宜その配置位置を決定でき、例
えば、第3のリーク電流抑制回路63だけを設けて、第
1のリーク電流抑制回路61、及び第2のリーク電流抑
制回路62を設けないようにしてもよい。
装置のデバイス構造について説明する。
含む半導体記憶装置のデバイス構造を示す側断面図であ
る。なお、図12は以下の説明で必要な要部の構造のみ
を示している。
を備えた半導体記憶装置は、P型半導体から成るP基板
81を有し、P基板81はメモリセル領域のキャパシタ
に蓄えられた電荷を基板ノイズなどで消失するのを防止
するため−1.5Vにバイアスされている。
タ82が形成されている。昇圧回路を含む周辺回路領域
には、P基板81またはP基板81と同一のバイアスが
供給される不図示のPウエル領域に形成されるNMOS
トランジスタ85、及びNウエル領域86内に形成され
るPMOSトランジスタ87が存在する。
部電源電圧VCC=5Vに設定すると、上述したようにチ
ャージポンプ回路のノードA〜ノードCにつながるNM
OSトランジスタQ1〜Q4に対応するNMOSトラン
ジスタ85のソースまたはドレインは8.5以下に抑制
されているため、P基板81との電位差が10V以下に
抑制される。
生する、P基板81の電位の上昇によるメモリセル領域
内のトランジスタの動作への悪影響がなくなる。
圧回路を構成しても半導体基板またはウエルとの間でリ
ーク電流が流れたり、接合破壊を起こすことがないた
め、メモリセル領域と昇圧回路などの周辺回路とを同一
のP基板またはPウエル内に形成して同一のバイアス電
圧を供給しても、P基板の電位がリーク電流により上昇
することがない。よって、メモリセルに記録されたデー
タを破壊することがない。
ジスタが破壊したり、トランジスタのソースまたはドレ
インからP基板81の方向に流れるリーク電流もなくな
る。
複数層にする必要がないため、ウエルの作成工程を1つ
削減でき、製造コストを低減することができる。
回路が有するチャージポンプ回路の第3実施例の構成を
示す回路図である。
プ回路は、バーンイン試験時に各クロック(φA、φ
B、φC)の振幅を制限するための第1のリーク電流抑
制回路91〜第3のリーク電流抑制回路93の構成が第
2実施例と異なっている。また、本実施例のチャージポ
ンプ回路はバーンインモード信号BIMDを反転出力す
る第4のインバータ94を有する構成である。
クφAを反転出力し、昇圧用キャパシタC1に出力する
第1のインバータ95と、クロックφA及びバーンイン
モード信号BIMDが入力され、通常動作時はクロック
φAを反転して第1のインバータ95の出力クロックと
同相のクロックを出力し、バーンイン試験時はクロック
の出力を停止する第1のNANDゲート96と、第1の
NANDゲート96の出力に一端が接続され、昇圧用キ
ャパシタC1の出力端に他端が接続された昇圧用キャパ
シタC11とを有する構成である。
クφBを反転出力し、昇圧用キャパシタC2に出力する
第2のインバータ97と、クロックφB及びバーンイン
モード信号BIMDが入力され、通常動作時はクロック
φBを反転して第2のインバータ97の出力クロックと
同相のクロックを出力し、バーンイン試験時はクロック
の出力を停止する第2のNANDゲート98と、第2の
NANDゲート98の出力に一端が接続され、昇圧用キ
ャパシタC2の出力端に他端が接続された昇圧用キャパ
シタC12とを有する構成である。
クロックφCを反転出力し、昇圧用キャパシタC3に出
力する第3のインバータ99と、クロックφC及びバー
ンインモード信号BIMDが入力され、通常動作時はク
ロックφCを反転して第3のインバータ99の出力クロ
ックと同相のクロックを出力し、バーンイン試験時はク
ロックの出力を停止する第3のNANDゲート100
と、第3のNANDゲート100の出力に一端が接続さ
れ、昇圧用キャパシタC3の出力端に他端が接続された
昇圧用キャパシタC13とを有する構成である。
バータ97、第1のNANDゲート96、及び第2のN
ANDゲート98には外部電源電圧VCCが供給され、第
3のインバータ99及び第3のNANDゲート100に
は昇圧電圧VBOOTが供給される。また、第3のインバー
タ99と第3のNANDゲート100は、それぞれレベ
ルシフタ121、122を介してクロック/φCとバー
ンインモード信号BIMDが供給される。その他の構成
は第2実施例と同様であるため、その説明は省略する。
流抑制回路91〜第3のリーク電流抑制回路93は、バ
ーンインモード信号BIMDがロウレベル(通常動作
時)のとき、各々のNANDゲートがクロックφA〜φ
Cをそれぞれ通過させる。このとき、第1のインバータ
95、第2のインバータ97、第1のNANDゲート9
6、第2のNANDゲート98、及び第3のNANDゲ
ート100からはそれぞれVCCの振幅を有するクロック
が出力され、第3のインバータ99からはVBOOTの振幅
を有するクロックが出力される。したがって、第1のリ
ーク電流抑制回路91及び第2のリーク電流抑制回路9
2からは2VCCの振幅を有するクロックが出力され、第
3のリーク電流抑制回路93からはVBOOT+VCCの振幅
を有するクロックが出力される。
イレベル(バーイン試験時)のとき、各々のNANDゲ
ートはそれぞれクロックを通過させずに出力をハイレベ
ルに固定する。このとき、第1のインバータ95〜第3
のインバータ99だけがクロックを出力するため、第1
のリーク電流抑制回路91〜第3のリーク電流抑制回路
93からは、それぞれ2つの昇圧用キャパシタで容量分
割された振幅のクロックが出力される。
同様に、バーンイン試験でチャージポンプ回路のトラン
ジスタが破壊したり、トランジスタのソースまたはドレ
インからP基板の方向に流れるリーク電流もなくなる。
た昇圧回路は、第1従来例のように、電流駆動能力の大
きい昇圧後の電圧をクランプまたはリミットする構成で
はないため、第1従来例のように大きな損失電流が流れ
ることがなく、消費電流が増大することがない。
いるので、以下に記載する効果を奏する。
の拡散層に印加される電圧を接合耐圧以内に抑えること
ができるため、バーンイン試験で昇圧回路のトランジス
タが破壊したり、トランジスタのソースまたはドレイン
から半導体基板またはウエル領域の方向に流れるリーク
電流がなくなる。また、リーク電流が流れることで発生
する、半導体基板またはウエルの電位の上昇によるメモ
リセル領域内のトランジスタの動作への悪影響がなくな
る。
セスで作成する必要がなくなり、他の周辺回路を構成す
るトランジスタまたはメモリセルのトランジスタと同一
工程で製造することができるため、別マスク、別工程を
追加する必要がなくなるため製造コストが低減し、半導
体記憶装置の価格を低減することができる。また、トラ
ンジスタのサイズも大きくなることがないため、チップ
面積、チップ原価を増大させることがない。
続した整流用のトランジスタを使わない構成にしている
ため、整流用のトランジスタによる電圧降下を低減でき
る。
圧で駆動するようにしたので、第1のトランジスタの駆
動能力を高くすることができ、小型のトランジスタを用
いても電圧降下を少なくすることができる。よって、整
流効率の高いチャージポンプ回路を実現できる。
圧回路を構成しても、半導体基板またはウエルとの間で
リーク電流が流れたり、接合破壊を起こすことがないた
め、メモリセル領域と昇圧回路などの周辺回路とを同一
の半導体基板またはウエル内に形成しても、半導体基板
の電位がリーク電流により上昇することがなく、メモリ
セルに記録されたデータを破壊することがない。
成を示すブロック図である。
び判定回路の一構成例を示す回路図である。
路の一構成例を示す回路図である。
示す波形図である。
回路の第1実施例の構成を示す回路図である。
発生する電圧波形を示す波形図である。
圧の変化に対する各ノードに発生する最大電圧の関係を
示すグラフである。
憶装置のデバイス構造を示す側断面図である。
回路の第2実施例の構成を示す回路図である。
に発生する電圧波形を示す波形図である。
電圧の変化に対する各ノードに発生する最大電圧の関係
を示すグラフである。
記憶装置のデバイス構造を示す側断面図である。
プ回路の第3実施例の構成を示す回路図である。
の構成を示す回路図である。
ドに発生する電圧波形を示す波形図である。
源電圧の変化に対する各ノードに発生する最大電圧の関
係を示すグラフである。
3、Q34 NMOSトランジスタ Q22、Q31 PMOSトランジスタ R11〜R18 抵抗器
Claims (15)
- 【請求項1】 所定の周期から成る第1のクロックが入
力される第1の昇圧用キャパシタと、 前記第1のクロックがロウレベルの期間内でハイレベル
となる第2のクロックが入力される第2の昇圧用キャパ
シタと、 前記第1のクロックがハイレベルの期間内でハイレベル
となる第3のクロックが入力される第3の昇圧用キャパ
シタと、 前記第1の昇圧用キャパシタの出力クロックが入力さ
れ、前記第3の昇圧用キャパシタの出力クロックにした
がってオン/オフし、外部から供給される外部電源電圧
よりも高い昇圧電圧を出力するための第1のトランジス
タと、 前記第2の昇圧用キャパシタの出力クロックにしたがっ
てオン/オフし、前記第1の昇圧用キャパシタの出力電
圧を外部電源電圧でバイアスするための第2のトランジ
スタと、 前記第2の昇圧用キャパシタの出力クロックにしたがっ
てオン/オフし、前記第3の昇圧用キャパシタの出力電
圧を外部電源電圧でバイアスするための第3のトランジ
スタと、 前記第3の昇圧用キャパシタの出力クロックにしたがっ
てオン/オフし、前記第2の昇圧用キャパシタの出力電
圧を外部電源電圧でバイアスするための第4のトランジ
スタと、を有し、前記第1のクロック、前記第2のクロ
ック、及び前記第3のクロックによって倍圧整流を行
い、前記昇圧電圧を出力するチャージポンプ回路であっ
て、 通常の動作時は前記第3のクロックを前記昇圧電圧の振
幅で出力し、バーンイン試験時は前記第3のクロックを
前記外部電源電圧の振幅で出力するリーク電流抑制回路
を有するチャージポンプ回路。 - 【請求項2】 前記リーク電流抑制回路は、 入力された前記第3のクロックを、供給される電源電圧
と等しい振幅に変換して出力するバッファ回路と、 通常の動作時に前記バッファ回路に前記電源電圧として
前記昇圧電圧を供給する第5のトランジスタと、 バーンイン試験時に前記バッファ回路に前記電源電圧と
して前記外部電源電圧を供給する第6のトランジスタ
と、を有する請求項1記載のチャージポンプ回路。 - 【請求項3】 所定の周期から成る第1のクロックが入
力される第1の昇圧用キャパシタと、 前記第1のクロックがロウレベルの期間内でハイレベル
となる第2のクロックが入力される第2の昇圧用キャパ
シタと、 前記第1のクロックがハイレベルの期間内でハイレベル
となる第3のクロックが入力される第3の昇圧用キャパ
シタと、 前記第1の昇圧用キャパシタの出力クロックが入力さ
れ、前記第3の昇圧用キャパシタの出力クロックにした
がってオン/オフし、外部から供給される外部電源電圧
よりも高い昇圧電圧を出力するための第1のトランジス
タと、 前記第2の昇圧用キャパシタの出力クロックにしたがっ
てオン/オフし、前記第1の昇圧用キャパシタの出力電
圧を外部電源電圧でバイアスするための第2のトランジ
スタと、 前記第2の昇圧用キャパシタの出力クロックにしたがっ
てオン/オフし、前記第3の昇圧用キャパシタの出力電
圧を外部電源電圧でバイアスするための第3のトランジ
スタと、 前記第3の昇圧用キャパシタの出力クロックにしたがっ
てオン/オフし、前記第2の昇圧用キャパシタの出力電
圧を外部電源電圧でバイアスするための第4のトランジ
スタと、を有し、前記第1のクロック、前記第2のクロ
ック、及び前記第3のクロックによって倍圧整流を行
い、前記昇圧電圧を出力するチャージポンプ回路であっ
て、 通常の動作時は前記第1のクロックを前記外部電源電圧
の振幅で出力し、バーンイン試験時は前記第1のクロッ
クを前記外部電源電圧よりも低い所定の振幅で出力する
第1のリーク電流抑制回路と、 通常の動作時は前記第2のクロックを前記外部電源電圧
の振幅で出力し、バーンイン試験時は前記第2のクロッ
クを前記外部電源電圧よりも低い所定の振幅で出力する
第2のリーク電流抑制回路と、 通常の動作時は前記第3のクロックを前記昇圧電圧の振
幅で出力し、バーンイン試験時は前記第3のクロックを
前記昇圧電圧よりも低い所定の振幅で出力する第3のリ
ーク電流抑制回路と、を有するチャージポンプ回路。 - 【請求項4】 前記第1のリーク電流抑制回路、前記第
2のリーク電流抑制回路、及び第3のリーク電流抑制回
路は、 入力されたクロックを反転出力するインバータと、 バーンイン試験時に前記インバータのロウレベルを出力
するための第5のトランジスタの動作を停止させるゲー
ト回路と、 前記バーンイン試験時に前記第5のトランジスタに代わ
って前記インバータのロウレベルの出力電圧を所定の電
圧に設定するバイアス回路と、をそれぞれ有する請求項
3記載のチャージポンプ回路。 - 【請求項5】 前記バイアス回路は、 直列に接続された複数のダイオードと、 前記ダイオードと直列に接続され、前記インバータのロ
ウレベルの出力電圧を所定の電圧に設定するために前記
第5のトランジスタに代わって動作する第6のトランジ
スタと、を有する請求項4記載のチャージポンプ回路。 - 【請求項6】 前記第1のリーク電流抑制回路は、 入力された第1のクロックを反転し、前記第1の昇圧用
キャパシタに出力する第1のインバータと、 通常の動作時に該第1のインバータの出力クロックと同
相のクロックを出力し、バーンイン試験時に該クロック
の出力を停止する第1のゲート回路と、 前記第1のゲート回路の出力に一端が接続され、前記第
1の昇圧用キャパシタの出力端に他端が接続された第4
の昇圧用キャパシタと、を有し、 前記第2のリーク電流抑制回路は、 入力された第2のクロックを反転し、前記第2の昇圧用
キャパシタに出力する第2のインバータと、 通常の動作時に該第2のインバータの出力クロックと同
相のクロックを出力し、バーンイン試験時に該クロック
の出力を停止する第2のゲート回路と、 前記第2のゲート回路の出力に一端が接続され、前記第
2の昇圧用キャパシタの出力端に他端が接続された第5
の昇圧用キャパシタと、を有し、 前記第3のリーク電流抑制回路は、 入力された第3のクロックを反転し、前記第3の昇圧用
キャパシタに出力する第3のインバータと、 通常の動作時に該第3のインバータの出力クロックと同
相のクロックを出力し、バーンイン試験時に該クロック
の出力を停止する第3のゲート回路と、 前記第3のゲート回路の出力に一端が接続され、前記第
3の昇圧用キャパシタの出力端に他端が接続された第6
の昇圧用キャパシタと、を有する請求項3記載のチャー
ジポンプ回路。 - 【請求項7】 請求項1乃至6のいずれか1項記載のチ
ャージポンプ回路と、 前記第1のクロック、前記第2のクロック、及び前記第
3のクロックを生成し、前記チャージポンプ回路にそれ
ぞれ出力するクロック発生回路と、 基準電圧に基づいて生成される所定の設定電圧と前記昇
圧電圧を比較し、前記昇圧電圧が該設定電圧よりも大き
ければステータス信号として前記クロック発生回路の発
振を停止させるための信号を送信し、前記昇圧電圧が該
設定電圧以下であればステータス信号としてクロック発
生回路に発振を継続させるための信号を送信する判定回
路と、 前記外部電源電圧のレベルを検出し、所定の動作電圧以
上、またはバーンイン試験の実行を指示する信号が入力
されたときに、バーンイン試験に対応するモードへの切
替を指示するバーンインモード信号を出力する電圧検出
回路と、を有する昇圧回路。 - 【請求項8】 電源電圧を昇圧した昇圧電圧を出力する
昇圧部と、 前記昇圧電圧より高電圧のスイッチング信号を前記昇圧
部に出力する昇圧制御部と、 前記昇圧制御部内に生じる最大電圧を、前記昇圧制御部
を構成するトランジスタのリーク開始電圧以下に抑える
リーク電流抑制手段と、を有する昇圧回路。 - 【請求項9】 前記リーク電流抑制手段は、第1の動作
モード及び第2の動作モードを有し、 前記第2の動作モード時の前記スイッチング信号の電源
電圧に対する振幅比率が前記第1の動作モード時より小
さい請求項8記載の昇圧回路。 - 【請求項10】 前記リーク電流抑制手段は、 該リーク電流抑制手段を構成する論理ゲートに供給する
電源電圧を切り替えることにより前記振幅比率を小さく
する請求項9記載の昇圧回路。 - 【請求項11】 前記リーク電流抑制手段は、 該リーク電流抑制手段に供給するクロックの振幅を切り
替えることにより前記振幅比率を小さくする請求項9記
載の昇圧回路。 - 【請求項12】 前記リーク電流抑制手段は、第1の動
作モード及び第2の動作モードを有し、 前記第2の動作モード時の前記スイッチング信号の損失
比率が前記第1の動作モード時より大きい請求項8記載
の昇圧回路。 - 【請求項13】 前記リーク電流抑制手段は、 前記スイッチング信号を容量分割することにより前記損
失比率を大きくした請求項12記載の昇圧回路。 - 【請求項14】 電源電圧を昇圧した昇圧電圧を出力す
る昇圧部と、 前記昇圧電圧より高電圧のスイッチング信号を前記昇圧
部に出力する昇圧制御部と、 前記昇圧制御部内に生じる最大電圧を、前記昇圧制御部
を構成する第1のトランジスタのリーク開始電圧以下に
抑えるリーク電流抑制手段と、 メモリ部を構成する第2のトランジスタと、を備え、 前記第1のトランジスタ及び前記第2のトランジスタが
同一の半導体基板またはウエルに形成された半導体記憶
装置。 - 【請求項15】 電源電圧を昇圧した昇圧電圧を出力す
る昇圧部と、 前記昇圧電圧より高電圧のスイッチング信号を前記昇圧
部に出力する昇圧制御部と、 前記昇圧制御部内に生じる最大電圧を、前記昇圧制御部
を構成する第1のトランジスタのリーク開始電圧以下に
抑えるリーク電流抑制手段と、 メモリ部を構成する第2のトランジスタと、を備え、 前記第1のトランジスタが第1のウエル領域に形成さ
れ、 前記第2のトランジスタが第2のウエル領域に形成さ
れ、 前記第1のウエル領域と前記第2のウエル領域が同一の
ウエル電位バイアス手段に接続された半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35633498A JP3293577B2 (ja) | 1998-12-15 | 1998-12-15 | チャージポンプ回路、昇圧回路及び半導体記憶装置 |
KR1019990057357A KR100309236B1 (ko) | 1998-12-15 | 1999-12-14 | 차지 펌프 회로 및 이를 구비한 승압 회로 |
US09/460,858 US6212107B1 (en) | 1998-12-15 | 1999-12-14 | Charge pump circuit and a step-up circuit provided with same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35633498A JP3293577B2 (ja) | 1998-12-15 | 1998-12-15 | チャージポンプ回路、昇圧回路及び半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000182373A true JP2000182373A (ja) | 2000-06-30 |
JP3293577B2 JP3293577B2 (ja) | 2002-06-17 |
Family
ID=18448520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35633498A Expired - Fee Related JP3293577B2 (ja) | 1998-12-15 | 1998-12-15 | チャージポンプ回路、昇圧回路及び半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6212107B1 (ja) |
JP (1) | JP3293577B2 (ja) |
KR (1) | KR100309236B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003522366A (ja) * | 2000-02-07 | 2003-07-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュメモリ用の電圧ブーストレベルクランプ回路 |
JP2006078680A (ja) * | 2004-09-08 | 2006-03-23 | Kyocera Mita Corp | 液晶表示装置及び画像形成装置 |
JP2006090840A (ja) * | 2004-09-24 | 2006-04-06 | Mitsutoyo Corp | ディジタル測定器 |
US7460414B2 (en) | 2003-12-18 | 2008-12-02 | Rohm Co., Ltd. | Semiconductor device |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3897942B2 (ja) * | 1999-10-15 | 2007-03-28 | 日本テキサス・インスツルメンツ株式会社 | 電圧供給回路 |
DK200001482A (da) | 2000-10-05 | 2002-04-06 | Forskningsct Risoe | Elektrokemisk celle og fremgangsmåde til fremstilling af samme. |
JP4656747B2 (ja) * | 2001-03-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP3759435B2 (ja) * | 2001-07-11 | 2006-03-22 | ソニー株式会社 | X−yアドレス型固体撮像素子 |
US6535424B2 (en) * | 2001-07-25 | 2003-03-18 | Advanced Micro Devices, Inc. | Voltage boost circuit using supply voltage detection to compensate for supply voltage variations in read mode voltage |
KR100401521B1 (ko) | 2001-09-20 | 2003-10-17 | 주식회사 하이닉스반도체 | 고전압 동작용 승압 회로 |
US6714065B2 (en) * | 2001-10-26 | 2004-03-30 | Renesas Technology Corp. | Semiconductor device including power supply circuit conducting charge pumping operation |
US6914791B1 (en) | 2002-11-06 | 2005-07-05 | Halo Lsi, Inc. | High efficiency triple well charge pump circuit |
US6798275B1 (en) | 2003-04-03 | 2004-09-28 | Advanced Micro Devices, Inc. | Fast, accurate and low power supply voltage booster using A/D converter |
KR100787940B1 (ko) * | 2006-07-07 | 2007-12-24 | 삼성전자주식회사 | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 |
US8344790B2 (en) * | 2007-11-21 | 2013-01-01 | O2Micro Inc. | Circuits and methods for controlling a charge pump system |
US9118238B2 (en) * | 2007-11-21 | 2015-08-25 | O2Micro, Inc. | Charge pump systems with adjustable frequency control |
KR20120068228A (ko) * | 2010-12-17 | 2012-06-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작방법 |
JP2018084634A (ja) * | 2016-11-22 | 2018-05-31 | 双葉電子工業株式会社 | 集積回路装置、蛍光表示管、昇圧制御方法 |
CN111917286B (zh) * | 2019-05-10 | 2021-07-06 | 北京兆易创新科技股份有限公司 | 电荷泵*** |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077912B2 (ja) * | 1988-09-13 | 1995-01-30 | 株式会社東芝 | 昇圧回路 |
JP2838344B2 (ja) | 1992-10-28 | 1998-12-16 | 三菱電機株式会社 | 半導体装置 |
JP2755047B2 (ja) | 1992-06-24 | 1998-05-20 | 日本電気株式会社 | 昇圧電位発生回路 |
JP2806717B2 (ja) | 1992-10-28 | 1998-09-30 | 日本電気アイシーマイコンシステム株式会社 | チャージポンプ回路 |
JP2738335B2 (ja) | 1995-04-20 | 1998-04-08 | 日本電気株式会社 | 昇圧回路 |
JP3190285B2 (ja) * | 1996-05-22 | 2001-07-23 | 松下電器産業株式会社 | 半導体回路 |
US5962887A (en) * | 1996-06-18 | 1999-10-05 | Micron Technology, Inc. | Metal-oxide-semiconductor capacitor |
JP3535963B2 (ja) * | 1997-02-17 | 2004-06-07 | シャープ株式会社 | 半導体記憶装置 |
JPH10247398A (ja) * | 1997-03-05 | 1998-09-14 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその検査方法 |
KR100273208B1 (ko) * | 1997-04-02 | 2000-12-15 | 김영환 | 반도체메모리장치의고효율전하펌프회로 |
KR19990053727A (ko) * | 1997-12-24 | 1999-07-15 | 김영환 | 고전압 발생장치 |
US5978283A (en) * | 1998-07-02 | 1999-11-02 | Aplus Flash Technology, Inc. | Charge pump circuits |
JP2000195284A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | ラッチ型レベルシフト回路 |
-
1998
- 1998-12-15 JP JP35633498A patent/JP3293577B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-14 KR KR1019990057357A patent/KR100309236B1/ko not_active IP Right Cessation
- 1999-12-14 US US09/460,858 patent/US6212107B1/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003522366A (ja) * | 2000-02-07 | 2003-07-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュメモリ用の電圧ブーストレベルクランプ回路 |
JP4744761B2 (ja) * | 2000-02-07 | 2011-08-10 | スパンション エルエルシー | フラッシュメモリ用の電圧ブーストレベルクランプ回路 |
US7460414B2 (en) | 2003-12-18 | 2008-12-02 | Rohm Co., Ltd. | Semiconductor device |
JP2006078680A (ja) * | 2004-09-08 | 2006-03-23 | Kyocera Mita Corp | 液晶表示装置及び画像形成装置 |
JP2006090840A (ja) * | 2004-09-24 | 2006-04-06 | Mitsutoyo Corp | ディジタル測定器 |
JP4494148B2 (ja) * | 2004-09-24 | 2010-06-30 | 株式会社ミツトヨ | ディジタル測定器 |
Also Published As
Publication number | Publication date |
---|---|
US6212107B1 (en) | 2001-04-03 |
KR100309236B1 (ko) | 2001-11-05 |
KR20000048114A (ko) | 2000-07-25 |
JP3293577B2 (ja) | 2002-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3293577B2 (ja) | チャージポンプ回路、昇圧回路及び半導体記憶装置 | |
JP2557271B2 (ja) | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 | |
US5999009A (en) | Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area | |
KR100285184B1 (ko) | 승압 회로 및 반도체 기억 장치 | |
KR100427204B1 (ko) | 반도체 장치 | |
US7113027B2 (en) | Semiconductor integrated circuit device | |
US5805509A (en) | Method and structure for generating a boosted word line voltage and back bias voltage for a memory array | |
US6724242B2 (en) | Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps | |
US5757714A (en) | Semiconductor memory device with on-chip boosted power supply voltage generator | |
US6518829B2 (en) | Driver timing and circuit technique for a low noise charge pump circuit | |
US7358778B2 (en) | Voltage detection circuit, semiconductor device, method for controlling voltage detection circuit | |
US7616032B2 (en) | Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof | |
US20140307499A1 (en) | Booster circuit | |
JPH07201174A (ja) | 半導体記憶装置 | |
US6316985B1 (en) | Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same | |
KR20070030092A (ko) | 반도체 집적회로 및 그 내부전압 제어방법 | |
KR19990050472A (ko) | 승압전압 발생회로 | |
JP2000195297A (ja) | 半導体記憶装置およびその駆動方法 | |
US7102423B2 (en) | Voltage boosting circuit and method of generating boosting voltage, capable of alleviating effects of high voltage stress | |
US5917366A (en) | Voltage booster circuit and a voltage drop circuit with changeable operating levels | |
KR19990036519A (ko) | 출력 버퍼의 출력 전류를 크게 할 수 있는 반도체 기억 장치 | |
JP2911918B2 (ja) | 半導体記憶装置 | |
JPH1069796A (ja) | 高速試験機能付半導体集積回路 | |
US7642839B2 (en) | Current consumption prevention apparatus of a high voltage generator | |
JP3987856B2 (ja) | 電圧検出回路、半導体装置、及び電圧検出回路の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |