JP2018084634A - 集積回路装置、蛍光表示管、昇圧制御方法 - Google Patents

Abstract

【課題】表示品質の向上を電力損失の低減を図りつつ実現する。
【解決手段】電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づきアノードを駆動するアノード駆動回路と、を備えた蛍光表示管において、チャージポンプ型昇圧回路の出力電圧値に応じて、チャージポンプ型昇圧回路の昇圧動作を停止／再開させる制御を行う。これにより、負荷変動に対し出力電圧値が概ね一定に保たれ、表示品質の向上が図られる。このとき、出力電圧値の低下は昇圧動作の停止に伴い実現されるため、例えば発熱による電力消費によって電圧値を低下させる場合よりも電力損失の低減が図られる。
【選択図】図３

Description

本発明は、電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、アノードの点消灯制御を行う集積回路装置とを有する蛍光表示管における集積回路装置、及び蛍光表示管とその昇圧制御方法に関し、特には、アノードの駆動電圧にチャージポンプ型昇圧回路による出力電圧を用いる場合に好適な技術に関する。

各種情報を表示する表示デバイスとして、ＶＦＤ（Vacuum Fluorescent Display：蛍光表示管）が広く知られている。
周知のようにＶＦＤは、電子を放出するフィラメント（直熱形カソード）と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードが密封容器内に配置される。フィラメントに電圧を印加し加熱させることで熱電子を放出させ、熱電子をアノード上の蛍光体に衝突させることでアノードが点灯される。アノードは、所定のパターンで配列されており、点灯対象とするアノードに対して選択的に駆動電圧（直流電圧）を印加することで、該アノードの蛍光体のみがフィラメントより放出された熱電子によって励起発光され、所要の情報表示が実現される。
なお、ＶＦＤにおいては、フィラメントから放出された熱電子を加速させるグリッドがフィラメントとアノードとの間に配置される場合がある。

ここで、ＶＦＤにおいて、アノードの駆動電圧は所定の入力電圧を昇圧して生成される場合がある。そして、この場合の昇圧回路としては、コスト面を考慮してチャージポンプ型の昇圧回路が用いられることがある。
なお、チャージポンプ型昇圧回路については、例えば下記特許文献１、２を参照されたい。

しかしながら、チャージポンプ型昇圧回路を用いた場合には、負荷の変動、すなわちアノードの点灯率や駆動条件等の変化に伴う負荷の変動に起因して、チャージポンプ型昇圧回路の出力電圧値（アノードの駆動電圧値）に変動が生じる。
このような出力電圧値の変動幅が大きくなると、アノードの輝度変化が知覚され易くなり、表示品質を損なう虞がある。

特許文献２には、チャージポンプ型昇圧回路（倍電圧回路）の出力電圧をアノード駆動電圧として用いるＶＦＤにおいて、該出力電圧の検出結果を帰還電圧として得、該帰還電圧に基づき出力電圧値が一定となるように入力電圧を調節する構成が開示されている。

特開２００５−７０５９５号公報 特開２００３−２９７１１号公報

しかしながら、特許文献２では、出力電圧の一定化（安定化）にあたり、シャントレギュレータを用いて電圧値の調節を行っている。換言すれば、発熱等の電力消費によって電圧値を調節している。このため、出力電圧安定化にあたっての電力損失が比較的大きくなる。

本発明は上記の事情に鑑み為されたものであり、表示品質の向上を電力損失の低減を図りつつ実現することを目的とする。

本発明に係る集積回路装置は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードの点消灯制御を行う集積回路装置とを有する蛍光表示管における前記集積回路装置であって、入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づき前記アノードを駆動するアノード駆動回路と、前記チャージポンプ型昇圧回路の出力電圧値に応じて、前記チャージポンプ型昇圧回路の昇圧動作を停止／再開させる昇圧制御部と、を備えるものである。

これにより、負荷変動に対し出力電圧値が概ね一定に保たれる。このとき、出力電圧値の低下は、昇圧動作の停止に伴い実現される。

上記した本発明に係る集積回路装置においては、前記チャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサを除いた回路部であるチャージポンプ回路部を備えた構成とすることが可能である。

これにより、蛍光表示管を実装する基板がチャージポンプ回路部を備える必要がなくなる。

上記した本発明に係る集積回路装置においては、前記チャージポンプ回路部は、チャージポンプコンデンサごとに設けられる逆流防止素子としてそれぞれスイッチを有しており、チャージポンプ型昇圧回路は、それぞれのスイッチが所定のタイミングでオン／オフ動作を繰り返すことで昇圧動作を行う構成とすることが可能である。

これにより、逆流防止素子としてダイオードを用いる場合のような電圧ドロップが生じない。

上記した本発明に係る集積回路装置においては、前記昇圧制御部は、前記昇圧動作を停止させる制御として、前記スイッチのうち最後段の前記スイッチをオフ状態で維持させる制御を行う構成とすることが可能である。

これにより、昇圧動作の停止中に出力コンデンサによる放電電流が入力側に逆流してしまうことの防止が図られる。

上記した本発明に係る集積回路装置においては、前記昇圧制御部は、前記出力電圧値が第一閾値を超えたことに応じて前記昇圧動作を停止させ、前記昇圧動作が停止された状態において前記出力電圧値が前記第一閾値よりも小さい第二閾値未満となったことに応じて前記昇圧動作を再開させる構成とすることが可能である。

これにより、出力電圧値に応じた昇圧動作の停止／再開制御にヒステリシス特性が与えられる。

また、本発明に係る蛍光表示管は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づき前記アノードを駆動するアノード駆動回路と、前記チャージポンプ型昇圧回路の出力電圧値に応じて、前記チャージポンプ型昇圧回路の昇圧動作を停止／再開させる昇圧制御部と、を備えるものである。

上記本発明に係る蛍光表示管によっても、上記した本発明に係る集積回路装置と同様の作用が得られる。

また、本発明に係る昇圧制御方法は、電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づき前記アノードを駆動するアノード駆動回路と、を備えた蛍光表示管における昇圧制御方法であって、前記チャージポンプ型昇圧回路の出力電圧値に応じて、前記チャージポンプ型昇圧回路の昇圧動作を停止／再開させる制御を行うものである。

上記本発明に係る昇圧制御方法によっても、上記した本発明に係る集積回路装置と同様の作用が得られる。

本発明によれば、表示品質の向上を電力損失の低減を図りつつ実現することができる。

実施の形態としての蛍光表示管を備えた表示ユニットの回路構成を示した図である。 蛍光表示管の構造についての説明するための図である。 チャージポンプ回路部の内部構成及び出力電圧安定化のための構成を説明するための図である。 実施の形態のリミッタ回路による動作を説明するための波形図である。 実施の形態のリミッタ回路による効果を説明するための実験結果を示した図である。 従来の表示ユニットの回路構成を示した図である。 閾値に係る変形例について説明するための波形図である。

以下、本発明に係る実施の形態について説明する。
なお、説明は以下の順序で行う。
＜１．表示ユニットの構成＞
＜２．チャージポンプ回路部、及び出力電圧安定化のための構成＞
＜３．チャージポンプ回路部を内蔵とする場合の留意点＞
＜４．閾値に係る変形例＞
＜５．実施の形態のまとめ＞
＜６．変形例＞

＜１．表示ユニットの構成＞

図１は、実施の形態としての蛍光表示管１を備えた表示ユニット１００の回路構成を示した図である。なお、以下の説明では蛍光表示管を「ＶＦＤ」（Vacuum Fluorescent Display）と表記することもある。

表示ユニット１００は、ユニット基板１０１と、ユニット基板１０１上に実装された蛍光表示管１及びコントローラ１０２とを備えている。
コントローラ１０２は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えたマイクロコンピュータを備えて構成され、蛍光表示管１による表示動作を制御する。コントローラ１０２は、該表示動作を制御するためのｎ系統（ｎは２以上の自然数）のデジタル信号を蛍光表示管１に対して供給する。

ユニット基板１０１は、後述するチャージポンプ回路部２０の入力電圧ＶＩＮの電圧源である入力電圧源Ｖｉ、及びＩ／Ｆ（インタフェース）デコーダ２１におけるロジック回路の電源電圧として用いられるロジック電圧ＶＤＤの電圧源であるロジック電圧源Ｖｄを有している。なお、これら入力電圧ＶＩＮ、ロジック電圧ＶＤＤは、例えば表示ユニット１００が有する不図示の電源回路部により生成されるものであり、例えばＶＩＮ＝１２Ｖ程度、ＶＤＤ＝５Ｖ程度とされる。
またユニット基板１０１には、蛍光表示管１の外付け部品として入力コンデンサＣｉ、チャージポンプコンデンサＣｃ１、チャージポンプコンデンサＣｃ２、平滑コンデンサＣｈ、及び抵抗Ｒｏが実装されている。

蛍光表示管１は、ＩＣ（Integrated Circuit）チップとして構成された集積回路装置２と、発光による情報表示を行う表示部３とを備えると共に、複数のリード端子Ｔを備えている。

ここで、図２により蛍光表示管１の構造について説明しておく。なお、図２Ａは蛍光表示管１の一部を透視して表した概略透視図、図２Ｂは図２ＡのＡ−Ａ’断面によって切断した蛍光表示管１の概略断面図である。
蛍光表示管１は、表示管基板１ａと表示管基板１ａの表面を覆うカバー部材１ｂとで構成された密封容器１ｃを備え、密封容器１ｃ内においてフィラメント（直熱形カソード）ＦｉとアノードＡｎとグリッドＧｒとを有する表示部３が形成されている。ここで、密閉容器１ｃ内は真空状態とされている。

表示部３において、電子を放出するフィラメントＦｉは複数設けられている（図２Ｂの黒丸部分）。アノードＡｎは、フィラメントＦｉから放出された電子を制御するアノード電極上に蛍光体が形成されて成る。アノードＡｎは、表示管基板１ａ上に例えばパターン印刷により形成され、表示すべき情報に応じた所定のパターンにより配列されている。このように複数のアノードＡｎが所定パターンで配列された部分のことを以下、「アノードパターン部３ａ」と表記する。

本例の蛍光表示管１は、例えば文字や数字等の情報であれば１桁や１文字である等、情報を所定単位ごとに区分して表示させることが可能とされている。図２の例では、単一の数字やアルファベット等の表示を可能とする７セグメント分のアノードＡｎ（７つの独立したアノードＡｎ）によって該所定単位分の表示領域が形成されている。このような所定単位分の表示領域を以下「表示ブロック」と表記する。アノードパターン部３ａにおいては、このような表示ブロックが表示管基板１ａ上に複数配列されている。具体的に本例では、表示ブロックは表示管基板１ａ上において一列に配列されている。
なお、表示ブロックについて、図２Ａに示すような７セグメント分のアノードＡｎの配列パターンはあくまで一例であり、表示ブロックを構成するアノードＡｎの配列パターンは該パターンに限定されるものではない。

グリッドＧｒは、フィラメントＦｉからアノードＡｎに対して放出される電子を加速させるメッシュ状の電極とされ、表示ブロックごとに形成されている。

リード端子Ｔは、表示管基板１ａ上に複数形成されている。これら複数のリード端子Ｔには、フィラメントＦｉやアノードＡｎ、及びグリッドＧｒの駆動に必要とされる各種の電気信号（デジタル信号や電源電圧等）を蛍光表示管１外部より入力するためのリード端子Ｔが含まれる。各リード端子Ｔには導電体によるリードが接続され、該リードを介して図１に示したユニット基板１０１側との電気的接続が行われる。

蛍光表示管１において、カバー部材１ｂは例えばガラスで構成され、少なくとも表示管基板１ａと対向する部分が透明とされている。つまり、該透明な部分を介してアノードＡｎの点灯に伴う表示情報を外部より目視することが可能とされている。
蛍光表示管１において情報が表示される側の面（つまり上記透明部分におけるアノードＡｎとの対向面とは逆側の面）を「表面Ｓ１」と表記する。また、蛍光表示管１における表面Ｓ１とは逆側の面を「裏面Ｓ２」と表記する。

蛍光表示管１において、アノードパターン部３ａにおける表示ブロックのうち所望の表示ブロックに情報を表示させる際には、フィラメントＦｉに駆動電圧を印加した状態において、該表示ブロックに対応して設けられたグリッドＧｒと該表示ブロック内の所定のアノードＡｎとに直流電圧を印加する。これにより、該表示ブロックにおける所定のアノードＡｎにおける蛍光体のみがフィラメントＦｉより放出された熱電子によって励起発光され、情報の表示が実現される。

説明を図１に戻す。
蛍光表示管１においては、図２に示した表示部３のアノードＡｎやグリッドＧｒの駆動を行う駆動回路が集積回路装置２内に構成されている。
図２では図示を省略したが、蛍光表示管１においては、集積回路装置２が表示管基板１ａに実装されて、表示部３と共に密閉空間内に位置されている。すなわち、蛍光表示管１は所謂ＣＩＧ（Chip In Glass）−ＶＦＤとして構成されている。

集積回路装置２は、チャージポンプ回路部２０、Ｉ／Ｆデコーダ２１、発振器２２、メモリ２３、タイミング制御部２４、アノードドライバ部２５、グリッドドライバ部２６、アノード端子部２７、及びグリッド端子部２８を有する。なお、アノード端子部２７、グリッド端子部２８は、それぞれアノードドライバ部２５、グリッドドライバ部２６が各アノードＡｎ、各グリッドＧｒを駆動するために必要な複数の端子を包括的に表したものである。

ここで、集積回路装置２は、Ｉ／Ｆデコーダ２１がコントローラ１０２からの上述したｎ系統のデジタル信号を入力するためのｎ個のデジタル信号端子ｔｉｆ（ｔｉｆ１〜ｔｉｆｎ）と、ユニット基板１０１における抵抗Ｒｏを発振器２２と接続するための発振器端子ｔｏｓｃと、チャージポンプ回路部２０の入力電圧ＶＩＮを入力するための入力電圧端子ｔｖｉと、ユニット基板１０１に形成されたチャージポンプコンデンサＣｃ１、Ｃｃ２、平滑コンデンサＣｈをそれぞれチャージポンプ回路部２０と接続するためのコンデンサ端子ｔｃ（ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２）、出力電圧端子ｔｃｈと、ロジック電圧ＶＤＤを入力するためのロジック電圧端子ｔｖｄと、接地端子としてのグランド端子ｔｇｎｄとを有している。

また、蛍光表示管１には、集積回路装置２が有する上記の各端子ｔに対応したリード端子Ｔが設けられている。具体的には、ｎ個のデジタル信号リード端子Ｔｉｆ（Ｔｉｆ１〜Ｔｉｆｎ）と、発振器リード端子Ｔｏｓｃと、入力電圧リード端子Ｔｖｉと、コンデンサリード端子Ｔｃ（Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２）と、出力電圧リード端子Ｔｃｈと、ロジック電圧リード端子Ｔｖｄと、グランドリード端子Ｔｇｎｄである。
また、リード端子Ｔとしては、表示部３におけるフィラメントＦｉに駆動電圧を印加するためのフィラメントリード端子Ｔｆ（Ｔｆ１、Ｔｆ２）も設けられている。なお、フィラメントＦｉの駆動電圧は、表示ユニット１００に設けられた対応する電源回路により生成される。本例では、フィラメントＦｉの駆動電圧は直流電圧とされている。

フィラメントリード端子Ｔｆ１、Ｔｆ２を除き、各リード端子Ｔと対応する端子ｔとの間は、表示管基板１ａに形成された例えばアルミ等による配線により接続されている。
ここで、抵抗Ｒｏ、入力電圧源Ｖｉ、平滑コンデンサＣｈ、ロジック電圧源Ｖｄは、それぞれ発振器リード端子Ｔｏｓｃとグランドとの間、入力電圧リード端子Ｔｖｉとグランドとの間、出力電圧リード端子Ｔｃｈとグランドとの間、ロジック電圧リード端子Ｔｖｄとグランドとの間に挿入されている。

なお図１において、端子ｔ、リード端子Ｔそれぞれの配置位置は必ずしも実際の配置位置を反映したものではない。

集積回路装置２において、チャージポンプ回路部２０は、チャージポンプコンデンサＣｃ１、Ｃｃ２、及び平滑コンデンサＣｈと共にチャージポンプ型昇圧回路を構成するものであり、入力電圧ＶＩＮを昇圧した出力電圧Ｖｏを得る。出力電圧Ｖｏは、アノードドライバ部２５、グリッドドライバ部２６にそれぞれアノードＡｎ、グリッドＧｒの駆動のための電源電圧として供給される。
なお、本例におけるチャージポンプ回路部２０の内部構成については後述する。

Ｉ／Ｆデコーダ２１は、シフトレジスタ、カウンタ、ＡＮＤ回路、ＯＲ回路等を組み合わせたロジック回路を有しており、デジタル信号端子ｔｉｆ１〜ｔｉｆｎを介してコントローラ１０２から入力されるｎ系統のデジタル信号と、発振器２２が出力する発振信号とに基づき、例えばＲＡＭで構成されたメモリ２３に対する表示データの書き込みや、タイミング制御部２４の動作制御を行う。
本例では、ｎ系統のデジタル信号として、少なくともチップセレクト信号ＣＳ、クロックＣＬＫ、及びデータ信号ＤＡＴがコントローラ１０２より供給される。データ信号ＤＡＴは、例えば８ビットを１ワードとするシリアルデータとされ、何れのアノードＡｎを点灯させるべきか表す表示データと、タイミング制御部２４が出力するタイミング信号を調整するための制御データとを含む。Ｉ／Ｆデコーダ２１は、チップセレクト信号ＣＳとクロックＣＬＫとに従って、データ信号ＤＡＴの各ビット値を１ワード単位で順次取り込み、取り込んだデータ信号に基づいて表示データのメモリ２３への書き込み、及びタイミング制御部２４への制御データの出力を行う。

タイミング制御部２４は、発振器２２が出力する発振信号とＩ／Ｆデコーダ２１からの制御データとに基づき、メモリ２３からアノードドライバ部２５への表示データの出力タイミング制御、及びアノードドライバ部２５によるアノードＡｎの駆動電圧の出力タイミング制御、及びグリッドドライバ部２６によるグリッドＧｒの駆動電圧の出力タイミング制御を行う。
また、タイミング制御部２４は、図示するように入力端子ｔｖｉを介して入力電圧ＶＩＮが入力されると共に、チャージポンプ回路部２０による出力電圧Ｖｏが分岐入力され、これら入力電圧ＶＩＮと出力電圧Ｖｏとに基づき、チャージポンプ回路部２０による昇圧動作に係る制御も行う。なお、これについては後述する。

本例では、表示ブロックごとに形成された個々のグリッドＧｒに駆動電圧を順次印加しつつ、グリッドＧｒが駆動中である表示ブロックにおけるアノードＡｎに駆動電圧を印加して、所定の１スキャン期間において各表示ブロックを順次点灯させていくスキャン表示方式が採用されている。
このため、タイミング制御部２４は、上記した制御データに基づき、１スキャン期間ごとに各グリッドＧｒのオン／オフタイミングを表す「スキャン信号」としてのタイミング信号を生成し、該スキャン信号をグリッドドライバ部２６に出力する。グリッドドライバ部２６は、該スキャン信号に従って、チャージポンプ回路部２０からの出力電圧Ｖｏをグリッド端子部２８を介して個々のグリッドＧｒに駆動電圧として順次印加していく。
また、タイミング制御部２４は、グリッドＧｒの駆動タイミングに同期したタイミング信号をメモリ２３とアノードドライバ部２５に出力して、表示ブロックごとの表示データを順次メモリ２３からアノードドライバ部２５に出力させると共に、アノードドライバ部２５にアノードＡｎの駆動タイミングを指示する。
アノードドライバ部２５は、このようにメモリ２３から順次出力される表示ブロックごとの表示データに基づき特定されるアノードＡｎに対して、出力電圧Ｖｏを、上記のタイミング信号に従ったタイミングでアノード端子部２７を介して駆動電圧として印加する。これにより、表示部３においてコントローラ１０２からの指示に従った情報表示が行われる。

＜２．チャージポンプ回路部、及び出力電圧安定化のための構成＞

続いて、図３を参照してチャージポンプ回路部２０の内部構成、及び出力電圧安定化のための構成について説明する。
なお、図３では、チャージポンプ回路部２０の内部構成と共に、タイミング制御部２４内における昇圧動作制御に係る構成、及びチャージポンプコンデンサＣｃ１、Ｃｃ２、平滑コンデンサＣｈの各コンデンサ、及びこれらコンデンサに係るリード端子Ｔ（Ｔｃ１１、Ｔｃ１２、Ｔｃ２１、Ｔｃ２２、Ｔｃｈ）と端子ｔ（ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２、ｔｃｈ）、及び入力電圧ＶＩＮに係る入力電圧リード端子Ｔｖｉと入力電圧端子ｔｖｉを併せて示している。

図３に示すように、チャージポンプ回路部２０は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成された三つのスイッチＳＷ（スイッチＳＷ１、スイッチＳＷ２、及びスイッチＳＷ３）を備えている。本例において、これらスイッチＳＷ１、ＳＷ２、ＳＷ３はＰｃｈ（チャンネル）型のＭＯＳＦＥＴとされている。

スイッチＳＷ１、ＳＷ２、ＳＷ３は、入力電圧端子ｔｖｉと出力電圧端子ｔｃｈとの間において、入力電圧端子ｔｖｉ側から同順で直列に挿入されている。スイッチＳＷ１、ＳＷ２、ＳＷ３には、タイミング制御部２４から各々スイッチ制御信号Ｓｓが供給される。図示のように、スイッチＳＷ１、ＳＷ３にはスイッチ制御信号Ｓｓ１が供給され、スイッチＳＷ２にはスイッチ制御信号Ｓｓ２が供給される。
ここで、スイッチ制御信号Ｓｓ１、Ｓｓ２は共に矩形波信号とされ、スイッチ制御信号Ｓｓ２はスイッチ制御信号Ｓｓ１の反転信号とされる。

スイッチＳＷ１とスイッチＳＷ２の接続点はコンデンサ端子ｔｃ１２に接続されている。コンデンサ端子ｔｃ１２は、コンデンサリード端子Ｔｃ１２を介してチャージポンプコンデンサＣｃ１の正極側端子に接続されている。チャージポンプコンデンサＣｃ１の負極側端子は、コンデンサリード端子Ｔｃ１１を介してコンデンサ端子ｔｃ１１に接続されている。

また、スイッチＳＷ２とスイッチＳＷ３の接続点はコンデンサ端子ｔｃ２２に接続され、コンデンサ端子ｔｃ２２はコンデンサリード端子Ｔｃ２２を介してチャージポンプコンデンサＣｃ２の正極側端子に接続されている。チャージポンプコンデンサＣｃ２の負極側端子は、コンデンサリード端子Ｔｃ２１を介してコンデンサ端子ｔｃ２１に接続されている。

タイミング制御部２４内には、スイッチ回路４０とスイッチ回路４１とが備えられている。
スイッチ回路４０は、スイッチＱ１とスイッチＱ２とによるプッシュプル回路を備えており、これらスイッチＱ１とスイッチＱ２との接続点であるプッシュプル回路の出力点がコンデンサ端子ｔｃ１１と接続されている。
スイッチ回路４０のスイッチＱ１、Ｑ２は、スイッチ制御信号Ｓｓ１によりオン／オフされる。このとき、スイッチ回路４０のスイッチＱ１は、スイッチ回路４０のスイッチＱ２がオンであればオフ、オフであればオンするように構成されている。具体的に、これらスイッチＱ１、Ｑ２は、スイッチ制御信号Ｓｓ１がＬレベルであればスイッチＱ１がオフ、スイッチＱ２がオンとされ、スイッチ制御信号Ｓｓ１がＨレベルのときスイッチＱ１がオン、スイッチＱ２がオフとされる。
上記のようにスイッチ制御信号Ｓｓ１がＬレベルである（このときスイッチＳＷ１、ＳＷ３は共にオン）ことによりスイッチＱ１がオフ、スイッチＱ２がオンとされた状態では、プッシュプル回路の出力点、つまりコンデンサ端子ｔｃ１１はスイッチＱ２を介して接地される。一方、スイッチ制御信号Ｓｓ１がＨレベルであり（スイッチＳＷ１、ＳＷ３は共にオフ）、上記のようにスイッチＱ１がオン、スイッチＱ２がオフとされた状態では、コンデンサ端子ｔｃ１１は入力電圧ＶＩＮと接続される。

スイッチ回路４１としても、スイッチ回路４０と同様のスイッチＱ１とスイッチＱ２とによるプッシュプル回路を備えている。但し、スイッチ回路４１においては、スイッチＱ１、Ｑ２がスイッチ制御信号Ｓｓ２によりオン／オフされ、プッシュプル回路の出力点がコンデンサ端子ｔｃ２１に接続されている。
スイッチ回路４１においては、スイッチ制御信号Ｓｓ２がＬレベルである（このときスイッチＳＷ２はオン）ことによりスイッチＱ１がオフ、スイッチＱ２がオンとされた状態では、コンデンサ端子ｔｃ２１はスイッチＱ２を介して接地される。一方、スイッチ制御信号Ｓｓ２がＨレベルであり（スイッチＳＷ２はオフ）、スイッチＱ１がオン、スイッチＱ２がオフとされた状態では、コンデンサ端子ｔｃ２１は入力電圧ＶＩＮと接続される。

上記構成を踏まえ、チャージポンプ回路部２０による昇圧動作（チャージポンプ動作）について説明する。
先ず、スイッチ制御信号Ｓｓ１がＬレベルとされてスイッチＳＷ１がオンとされる第一フェーズでは、スイッチ制御信号Ｓｓ２がＨレベルであることによりスイッチＳＷ２がオフとされる。また、スイッチ回路４０においては、スイッチＱ１がオフ、スイッチＱ２はオンの状態とされる。
このため、第一フェーズにおいてはチャージポンプコンデンサＣｃ１に対してスイッチＳＷ１→コンデンサ端子ｔｃ１２→コンデンサリード端子Ｔｃ１２を介して充電電流が流れ、チャージポンプコンデンサＣｃ１には入力電圧ＶＩＮ分の電荷が蓄積される。

次いで、スイッチ制御信号Ｓｓ１がＨレベルとされてスイッチＳＷ１がオフされる第二フェーズでは、スイッチ制御信号Ｓｓ２がＬレベルであることよりスイッチＳＷ２がオンとされる。
このとき、スイッチ回路４１においては、スイッチ制御信号Ｓｓ２によりスイッチＱ１がオフ、スイッチＱ２がオンとされる。つまり、チャージポンプコンデンサＣｃ２は、コンデンサリード端子Ｔｃ２１→コンデンサ端子ｔｃ２１→スイッチ回路４１のスイッチＱ２を介して負極側端子が接地される。また、第二フェーズにおいて、スイッチ回路４０側では、スイッチ制御信号Ｓｓ１によりスイッチＱ１がオン、スイッチＱ２がオフとされるため、チャージポンプコンデンサＣｃ１は、コンデンサリード端子Ｔｃ１１→コンデンサ端子ｔｃ１１→スイッチ回路４１のスイッチＱ１を介して入力電圧ＶＩＮと接続される。
従って、第二フェーズにおいては、スイッチ回路４０のスイッチＱ１→コンデンサ端子ｔｃ１１→コンデンサリード端子Ｔｃ１１→チャージポンプコンデンサＣｃ１→コンデンサリード端子Ｔｃ１２→コンデンサ端子ｔｃ１２→スイッチＳＷ２→コンデンサ端子ｔｃ２２→コンデンサリード端子Ｔｃ２２を介してチャージポンプコンデンサＣｃ２に充電電流が流れる。このとき、スイッチ回路４０のスイッチＱ１は入力電圧ＶＩＮに接続されているため、チャージポンプコンデンサＣｃ２にはチャージポンプコンデンサＣｃ１の充電電荷に入力電圧ＶＩＮが上乗せされた分の電荷が蓄積される。すなわち、「ＶＩＮ×２」として表すことのできる電荷が蓄積される。

ここで、スイッチ制御信号Ｓｓ１＝Ｈレベル、スイッチ制御信号Ｓｓ２＝Ｌレベルによる第二フェーズが終了し、再び第一フェーズが訪れると、スイッチ制御信号Ｓｓ１＝ＬレベルであることからスイッチＳＷ３がオンとされる。また、第一フェーズにおいては、スイッチ制御信号Ｓｓ２＝Ｈレベルであることからスイッチ回路４１のスイッチＱ１はオン、スイッチＱ２はオフとされ、チャージポンプコンデンサＣｃ２の負極側端子は該スイッチＱ１を介して入力電圧ＶＩＮと接続されている。
従って、第二フェーズから再び第一フェーズに転じた場合には、スイッチ回路４１のスイッチＱ１→コンデンサ端子ｔｃ２１→コンデンサリード端子Ｔｃ２１→チャージポンプコンデンサＣｃ２→コンデンサリード端子Ｔｃ２２→コンデンサ端子ｔｃ２２→スイッチＳＷ３→出力電圧端子ｔｃｈ→出力電圧リード端子Ｔｃｈを介して平滑コンデンサＣｈに充電電流が流れる。すなわち、平滑コンデンサＣｈには、上述のように第二フェーズにてチャージポンプコンデンサＣｃ２に蓄積された電荷にさらに入力電圧ＶＩＮが上乗せされた分の電荷が蓄積される。

この結果、本例のチャージポンプ回路部２０においては、平滑コンデンサＣｈの両端子間電圧である出力電圧Ｖｏとして、入力電圧ＶＩＮの略３倍の電圧値による直流電圧が得られる。

ここで、図３に示したチャージポンプ回路部２０では、チャージポンプコンデンサＣｃ１、Ｃｃ２や平滑コンデンサＣｈの放電電流の逆流を防止するための逆流防止素子として、一般的なダイオードではなくスイッチＳＷ（ＳＷ１、ＳＷ２、ＳＷ３）を用いている。
ダイオードを用いる場合には、充／放電の切り替えに伴いダイオードにおいて電圧ドロップが生じるが、上記のようにスイッチＳＷを用いることで該電圧ドロップを低減でき、例えば３倍昇圧であれば入力電圧値の３倍の出力電圧値を得る等、理想倍率による出力電圧値を得ることの容易化を図ることができる。

続いて、出力電圧Ｖｏを安定化するためのリミッタ回路３０について説明する。
リミッタ回路３０は、タイミング制御部２４内に設けられ、図示するように分圧抵抗Ｒ１、分圧抵抗Ｒ２、コンパレータ３１、フリップフロップ３２、マルチプレクサ３３、インバータ３４、レベルシフタ３５、及びレベルシフタ３６を備えている。

分圧抵抗Ｒ１と分圧抵抗Ｒ２は、出力電圧Ｖｏとグランドとの間において直列接続され、これら分圧抵抗Ｒ１と分圧抵抗Ｒ２との接続点（分圧点）がコンパレータ３１の非反転入力端子と接続されている。コンパレータ３１の反転入力端子には基準電圧Ｖｒｅｆが入力され、これによりコンパレータ３１は、上記の分圧点に得られる出力電圧Ｖｏの検出値が基準電圧Ｖｒｅｆとしての所定の閾値（以下「閾値Ｔｈ」と表記する）を超えた場合にＨレベル（論理＝「１」）を、また上記検出値が閾値Ｔｈ未満となった場合にＬレベル（論理＝「０」）となる信号を出力する。

フリップフロップ３２はＤフリップフロップとされ、入力端子（Ｄ）にコンパレータ３１の出力信号（出力値）が、クロック端子（ＣＫ）に前述したクロックＣＬＫがそれぞれ入力される。
フリップフロップ３２は、入力端子（Ｄ）への入力値をクロックＣＬＫの立ち上がりタイミングで出力端子（Ｑ）より出力する。

マルチプレクサ３３は、二入力一出力型のマルチプレクサとされ、一方の入力端子に前述したロジック電圧ＶＤＤが、他方の入力端子にクロックＣＬＫが入力されると共に、選択制御端子にフリップフロップ３２の出力信号（出力値）が入力される。マルチプレクサ３３は、フリップフロップ３２の出力値が「１」である場合、すなわち出力電圧Ｖｏの検出値が閾値Ｔｈを超えた場合にはロジック電圧ＶＤＤを選択出力し、該出力値が「０」である場合、すなわち出力電圧Ｖｏの検出値が閾値Ｔｈ未満である場合にはクロックＣＬＫを選択出力する。

マルチプレクサ３３の出力信号は、レベルシフタ３５によるレベル調整を経て、スイッチ制御信号Ｓｓ１として前述したスイッチＳＷ１、ＳＷ３とスイッチ回路４０とに供給される。また、マルチプレクサ３３の出力信号は、分岐してインバータ３４による極性反転を経てレベルシフタ３６によるレベル調整を受けた上で、スイッチ制御信号Ｓｓ２としてスイッチＳＷ２とスイッチ回路４１とに供給される。

上記構成によるリミッタ回路３０の動作を図４の波形図を参照して説明する。
図４において、図中の時点ｔ１よりも以前の期間では、出力電圧Ｖｏの検出値が閾値Ｔｈ未満の状態を保っており、スイッチ制御信号Ｓｓ１、Ｓｓ２がそれぞれクロックＣＬＫに応じた周期信号とされている。すなわち、スイッチＳＷ１及びＳＷ３とスイッチＳＷ２とが交互にオン／オフを繰り返す状態とされ、チャージポンプ回路部２０による昇圧動作（チャージポンプ動作）が継続的に行われている。

時点ｔ１において、出力電圧Ｖｏの検出値が閾値Ｔｈを超えたことに応じては、その直後におけるクロックＣＬＫの立ち上がりタイミングにおいて、フリップフロップ３２の出力値がそれまでの「０」から「１」に変化する。すなわち、マルチプレクサ３３による出力がそれまでのクロックＣＬＫからロジック電圧ＶＤＤに変化する。
これに伴い、スイッチ制御信号Ｓｓ１はＨレベルを、スイッチ制御信号Ｓｓ２はＬレベルをそれぞれ維持する状態となり、従って、スイッチＳＷ１及びＳＷ３はオフ状態を維持し、スイッチＳＷ２はオン状態を維持することになる。このように、少なくとも何れかのスイッチＳＷが停止状態を維持するようにされることで、チャージポンプ回路部２０による昇圧動作が停止状態とされる。昇圧動作が停止状態となると、平滑コンデンサＣｈへの充電が停止され、以降は平滑コンデンサＣｈの充電電荷が負荷側に徐々に放電されていき出力電圧Ｖｏが低下していく。

昇圧動作が停止状態とされた以降、出力電圧Ｖｏの検出値が閾値Ｔｈ未満となった時点ｔ２が到来すると、時点ｔ２直後におけるクロックＣＬＫの立ち上がりタイミングにおいて、マルチプレクサ３３による出力がそれまでのロジック電圧ＶＤＤからクロックＣＬＫに変化する。これにより、スイッチＳＷ１及びＳＷ３とスイッチＳＷ２とがクロックＣＬＫによる周期で交互にオン／オフを繰り返す状態とされ、チャージポンプ回路部２０による昇圧動作が再開される。

以降、時点ｔ３で再び検出値が閾値Ｔｈを超えたことに応じては昇圧動作が停止され、さらに以降の時点ｔ４で再び検出値が閾値Ｔｈ未満となったことに応じては昇圧動作が再開されるといったように、出力電圧Ｖｏの値に応じて昇圧動作の停止／再開が繰り返される。
これにより、出力電圧Ｖｏの値が概ね一定に保たれる。すなわち、チャージポンプ回路部２０の負荷の変動に対し出力電圧Ｖｏの一定化を図る動作（安定化動作）が実現される。

このとき、安定化にあたっての出力電圧Ｖｏの低下は、昇圧動作の停止に伴い実現される。このため、発熱等の電力消費によって出力電圧Ｖｏの値（又は入力電圧値等、出力電圧値を間接的に調整可能な電圧の値）を低下させる場合よりも電力損失の低減が図られる。

ここで、本例では、昇圧動作を停止させる制御として、複数のスイッチＳＷのうち少なくとも最後段の（最も負荷寄りの）スイッチＳＷ３をオフ状態で維持させる制御を行っている。
このように、少なくともスイッチＳＷ３をオフ状態で維持させることで、昇圧動作の停止中において、平滑コンデンサＣｈ（出力コンデンサ）による放電電流は負荷側のみに流されるようになり、放電電流が入力側に逆流してしまうことの防止が図られる。
従って、安全性の向上を図ることができる。

図５は、リミッタ回路３０による効果を説明するための実験結果を示しており、負荷電流の変化に対する出力電圧Ｖｏの変動特性をリミッタ回路３０の有り／無しの各場合ごとに表している。実線はリミッタ回路３０有りの場合、点線は無しの場合の特性を表す。図５では、リミッタ回路３０有り／無しの各特性を、さらに入力電圧ＶＩＮ＝１３Ｖ、１２Ｖとした各場合に分けて表している（ＶＩＮ＝１２Ｖは■、１３Ｖは▲のプロット）。
具体的な実験結果として、入力電圧ＶＩＮ＝１２Ｖ時、負荷電流＝略０ｍＡ〜略３０ｍＡの変化に対する出力電圧Ｖｏの変動幅は、リミッタ回路３０無しの場合（点線と■プロット）には略３６．０Ｖ〜略３２．０Ｖ（変動幅＝略４．０Ｖ）であり、リミッタ回路３０有りの場合（実線と■プロット）には略３３．４Ｖ〜略３２．２Ｖ（変動幅＝略１．２Ｖ）であった。
また、入力電圧ＶＩＮ＝１３Ｖ時における出力電圧Ｖｏの同変動幅は、リミッタ回路３０無しの場合（点線と▲プロット）には略３９．０Ｖ〜略３５．０Ｖ（変動幅＝略４．０Ｖ）であるのに対し、リミッタ回路３０有りの場合（実線と▲プロット）には略３４．２Ｖ〜略３２．８Ｖ（変動幅＝略１．４Ｖ）であった。

図５の結果より、リミッタ回路３０を設けたことで出力電圧Ｖｏの変動幅が低減されたことが分かる。
出力電圧Ｖｏの変動幅低減により、アノードＡｎの輝度変化の抑制が図られ、表示品質の向上を図ることができる。

＜３．チャージポンプ回路部を内蔵とする場合の留意点＞

ここで、従来のＣＩＧ−ＶＦＤにおいては、例えば図６に示す表示ユニット１００’のように、チャージポンプコンデンサＣｃ１、Ｃｃ２、Ｃｃ２’及び平滑コンデンサＣｈを含むチャージポンプ型昇圧回路５０全体を蛍光表示管１’の外付け回路としてユニット基板１０１’に実装していた。
この場合、チャージポンプコンデンサＣｃ１、Ｃｃ２、Ｃｃ２’及び平滑コンデンサＣｈが外付けとされたことから、図中に示す集積回路装置２’のように、端子ｔとしては、コンデンサ端子ｔｃ１１、ｔｃ１２、ｔｃ２１、ｔｃ２２が省略される。この場合は、チャージポンプ型昇圧回路５０に設けられたプッシュプル回路のスイッチＱ１１、Ｑ１２を制御するためのスイッチ制御端子ｔｓｗが設けられる。また、従来の蛍光表示管１’には、該スイッチ制御端子ｔｓｗに対応するリード端子Ｔとしてスイッチ制御リード端子Ｔｓｗが設けられる。
なお、図６に示すチャージポンプ型昇圧回路５０は、逆流防止素子としてダイオードを備えた一般的な構成によるチャージポンプ型昇圧回路であり、動作については周知であることから詳細説明は省略する。

しかしながら、上記のようにチャージポンプ型昇圧回路５０全体を外付けとする場合には、蛍光表示管１’を使用する顧客側において、ユニット基板１０１’にチャージポンプ型昇圧回路５０を実装する負担が生じる。
この点に鑑み、実施の形態の蛍光表示管１においては、チャージポンプ回路部２０を集積回路装置２に内蔵することで、顧客側の負担軽減を図っている。

但し、チャージポンプ回路部２０を集積回路装置２に内蔵した場合には、外付けとされたチャージポンプコンデンサＣｃ１、Ｃｃ２及び平滑コンデンサＣｈとチャージポンプ回路部２０との間をそれぞれ接続するための配線長が従来よりも長くなってしまう。
前述のように、チャージポンプ型昇圧回路は、負荷変動に伴って出力電圧Ｖｏが変動する。このため、アノードＡｎの点灯率や駆動条件等が変化してチャージポンプ型昇圧回路の負荷が変動した場合には、チャージポンプ型昇圧回路の出力電圧ＶｏつまりアノードＡｎの駆動電圧も変動し、該変動の幅が大きいと輝度の変化が知覚され易くなって、表示品質を損なう虞がある。
このような負荷変動に伴う出力電圧Ｖｏの変動幅は、チャージポンプ型昇圧回路内でチャージポンプ動作を司る回路部の配線抵抗が大きいほど拡大傾向となることが分かっている。特に、チャージポンプコンデンサＣｃ１、Ｃｃ２とチャージポンプ回路部２０との間の配線抵抗が大きい場合には、出力電圧Ｖｏの変動が顕著となって、表示品質を著しく損なう虞がある。

このため、リミッタ回路３０により出力電圧Ｖｏの安定化を図る構成は、本例の蛍光表示管１のようにチャージポンプ回路部２０を集積回路装置２に内蔵する場合に適用して特に好適なものである。

なお、上記は、図６のようにチャージポンプ型昇圧回路５０を蛍光表示管１’の外付け回路とする場合へのリミッタ回路３０の適用を否定するものではない。

図６のようにチャージポンプ型昇圧回路５０が逆流防止素子としてダイオードを備える場合においても、出力電圧Ｖｏの安定化は、同様に出力電圧Ｖｏの値に応じて昇圧動作の停止／再開制御を行うことで実現することができる。具体的に、図６に示す構成では、昇圧動作の停止／再開の切り替えは、「スイッチＱ１１＝オン、スイッチＱ１２＝オフ」又は「スイッチＱ１１＝オフ、スイッチＱ１２＝オン」で維持させる状態と、スイッチＱ１１、Ｑ１２が交互にオン／オフを繰り返す状態とを切り替えることで実現する。この場合、集積回路装置２’には、スイッチＱ１１及びＱ１２によるプッシュプル回路にスイッチ制御端子ｔｓｗを介して与えられるべきスイッチ制御信号として、スイッチ制御信号Ｓｓ１又はＳｓ２の何れかを出力可能に構成されたリミッタ回路３０を設ける。
なお、スイッチＱ１１、Ｑ１２を独立してオン／オフできる構成が採られる場合、昇圧動作を停止させるにあたってはスイッチＱ１１、Ｑ１２の双方をオフ状態で維持させることもできる。

ここで、リミッタ回路３０は、集積回路装置２’（又は２）に内蔵されることに限定されず、少なくとも蛍光表示管２’（又は２）に設けられればよい。

＜４．閾値に係る変形例＞

上記では、昇圧動作の停止／再開にあたって基準とする閾値Ｔｈを一つのみとした例を挙げたが、複数の閾値Ｔｈに基づいて昇圧動作の停止／再開を制御してもよい。
例えば、図７の波形図に例示するように、出力電圧Ｖｏに対する閾値Ｔｈとして上限側の第一閾値ＴｈＵ、及び下限側の第二閾値ＴｈＬ（但し、ＴｈＵ＞ＴｈＬ）を設け、出力電圧Ｖｏの検出値が第一閾値ＴｈＵを超えたことに応じて昇圧動作を停止させ、昇圧動作が停止された状態において出力電圧Ｖｏの検出値が第二閾値ＴｈＬ未満となったことに応じて昇圧動作を再開させるといった構成を採ることができる。

これにより、出力電圧Ｖｏの値に応じた昇圧動作の停止／再開制御にヒステリシス特性が与えられる。
図７に例示するように、出力電圧Ｖｏには、いわゆるリップル成分として、平滑コンデンサＣｈの充放電に伴う比較的微少な電圧値変動が生じるが、上記のヒステリシス特性により、該リップル成分に反応して昇圧動作の停止／再開が小刻みに行われてしまうこと、つまりは制御のチャタリングが発生してしまうことの防止が図られる。

なお、この場合のリミッタ回路３０においては、コンパレータ３１としてヒステリシスコンパレータを備えるものとすればよい。

＜５．実施の形態のまとめ＞

上記のように実施の形態の集積回路装置（２又は２’）は、電子を放出するフィラメント（Ｆｉ）と、電子の移動を制御するアノード電極上に蛍光体が形成されたアノード（Ａｎ）と、アノードの点消灯制御を行う集積回路装置とを有する蛍光表示管（１又は１’）における集積回路装置であって、入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づきアノードを駆動するアノード駆動回路（アノードドライバ部２５）と、チャージポンプ型昇圧回路の出力電圧値に応じて、チャージポンプ型昇圧回路の昇圧動作を停止／再開させる昇圧制御部（リミッタ回路３０）と、を備えるものである。

これにより、負荷変動に対し出力電圧値が概ね一定に保たれる。このとき、出力電圧値の低下は、昇圧動作の停止に伴い実現される。
従って、表示品質の向上が図られる。また、発熱等の電力消費によって出力電圧値（又は入力電圧値等、出力電圧値を間接的に調整可能な電圧の値）を低下させる場合よりも電力損失の低減が図られる。
このように本実施の形態によれば、表示品質の向上を電力損失の低減を図りつつ実現することができる。

また、実施の形態の集積回路装置（２）においては、チャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサ（Ｃｃ）を除いた回路部であるチャージポンプ回路部（２０）を備えている。

これにより、蛍光表示管を実装する基板がチャージポンプ回路部を備える必要がなくなる。
従って、蛍光表示管を上記基板に実装する顧客側において、チャージポンプ型昇圧回路の実装に伴う負担を軽減することができる。

さらに、実施の形態の集積回路装置においては、チャージポンプ回路部は、チャージポンプコンデンサごとに設けられる逆流防止素子としてそれぞれスイッチを有しており、チャージポンプ型昇圧回路は、それぞれのスイッチが所定のタイミングでオン／オフ動作を繰り返すことで昇圧動作を行っている。

これにより、逆流防止素子としてダイオードを用いる場合のような電圧ドロップが生じない。
従って、例えば３倍昇圧であれば入力電圧値の３倍の出力電圧値を得る等、理想倍率による出力電圧値を得ることの容易化を図ることができる。

さらにまた、実施の形態の集積回路装置においては、昇圧制御部は、昇圧動作を停止させる制御として、スイッチのうち最後段のスイッチをオフ状態で維持させる制御を行っている。

これにより、昇圧動作の停止中に出力コンデンサによる放電電流が入力側に逆流してしまうことの防止が図られる。
従って、安全性の向上を図ることができる。

また、実施の形態の集積回路装置においては、昇圧制御部は、出力電圧値が第一閾値を超えたことに応じて昇圧動作を停止させ、昇圧動作が停止された状態において出力電圧値が第一閾値よりも小さい第二閾値未満となったことに応じて昇圧動作を再開させている。

これにより、出力電圧値に応じた昇圧動作の停止／再開制御にヒステリシス特性が与えられる。
従って、出力電圧のリップル成分に反応して昇圧動作の停止／再開制御にチャタリングが発生してしまうことの防止を図ることができる。

また、実施の形態の蛍光表示管（１又は１’）は、電子を放出するフィラメントと、電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づきアノードを駆動するアノード駆動回路と、チャージポンプ型昇圧回路の出力電圧値に応じて、チャージポンプ型昇圧回路の昇圧動作を停止／再開させる昇圧制御部と、を備えている。

このような実施の形態の蛍光表示管によっても、上記した実施の形態の集積回路装置と同様の作用及び効果が得られる。

＜６．変形例＞

以上、本発明の実施の形態について説明してきたが、本発明はこれまでで説明した具体例に限定されるべきものではない。
例えば、上記では、フィラメントＦｉから放出される電子を加速させるためのグリッドＧｒを有する蛍光表示管に対して本発明が適用される場合を例示したが、本発明は、グリッドＧｒが省略されたいわゆる２極管構造が採られた蛍光表示管にも好適に適用することができる。

また、上記では、チャージポンプコンデンサを二つ設ける（つまり略３倍の昇圧を行う）場合に本発明を適用する例を挙げたが、本発明はチャージポンプコンデンサが一つとされる場合、或いは３以上とされる場合にも好適に適用することができる。

さらに、本発明は、ＣＩＧ−ＶＦＤ以外のＶＦＤにも好適に適用することができる。

１、１’ 蛍光表示管、１ａ 表示管基板、Ａｎ アノード、Ｆｉ フィラメント、２、２’ 集積回路装置、３ 表示部、２０ チャージポンプ回路部、２４ タイミング制御部、２５ アノードドライバ部、２７ アノード端子部、Ｃｃ１、Ｃｃ２ チャージポンプコンデンサ、Ｃｈ 平滑コンデンサ、Ｖｉ 入力電圧源、Ｖｄ ロジック電圧源、Ｃｉ 入力コンデンサ、ＳＷ１〜ＳＷ３ スイッチ、３０ リミッタ回路、３１ コンパレータ、３２ フリップフロップ、３３ マルチプレクサ、３４ インバータ、３５、３６ レベルシフタ、４０、４１ スイッチ回路、Ｑ１、Ｑ２、Ｑ１１、Ｑ１２ スイッチ、Ｒ１、Ｒ２ 分圧抵抗、Ｖｒｅｆ 基準電圧、ＣＬＫ クロック、５０ チャージポンプ型昇圧回路

Claims (7)

1. 電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、前記アノードの点消灯制御を行う集積回路装置とを有する蛍光表示管における前記集積回路装置であって、
   入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づき前記アノードを駆動するアノード駆動回路と、
   前記チャージポンプ型昇圧回路の出力電圧値に応じて、前記チャージポンプ型昇圧回路の昇圧動作を停止／再開させる昇圧制御部と、を備える
   集積回路装置。
2. 前記チャージポンプ型昇圧回路のうち少なくともチャージポンプコンデンサを除いた回路部であるチャージポンプ回路部を備えた
   請求項１に記載の集積回路装置。
3. 前記チャージポンプ回路部は、前記チャージポンプコンデンサごとに設けられる逆流防止素子としてそれぞれスイッチを有しており、
   前記チャージポンプ型昇圧回路は、それぞれの前記スイッチが所定のタイミングでオン／オフ動作を繰り返すことで前記昇圧動作を行う
   請求項２に記載の集積回路装置。
4. 前記昇圧制御部は、
   前記昇圧動作を停止させる制御として、前記スイッチのうち最後段の前記スイッチをオフ状態で維持させる制御を行う
   請求項３に記載の集積回路装置。
5. 前記昇圧制御部は、
   前記出力電圧値が第一閾値を超えたことに応じて前記昇圧動作を停止させ、前記昇圧動作が停止された状態において前記出力電圧値が前記第一閾値よりも小さい第二閾値未満となったことに応じて前記昇圧動作を再開させる
   請求項１乃至請求項４の何れかに記載の集積回路装置。
6. 電子を放出するフィラメントと、
   前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、
   入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づき前記アノードを駆動するアノード駆動回路と、
   前記チャージポンプ型昇圧回路の出力電圧値に応じて、前記チャージポンプ型昇圧回路の昇圧動作を停止／再開させる昇圧制御部と、を備える
   蛍光表示管。
7. 電子を放出するフィラメントと、前記電子の移動を制御するアノード電極上に蛍光体が形成されたアノードと、入力電圧を昇圧するチャージポンプ型昇圧回路の出力電圧に基づき前記アノードを駆動するアノード駆動回路と、を備えた蛍光表示管における昇圧制御方法であって、
   前記チャージポンプ型昇圧回路の出力電圧値に応じて、前記チャージポンプ型昇圧回路の昇圧動作を停止／再開させる制御を行う
   昇圧制御方法。

Images