JP2007073855A - 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 - Google Patents
半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 Download PDFInfo
- Publication number
- JP2007073855A JP2007073855A JP2005261559A JP2005261559A JP2007073855A JP 2007073855 A JP2007073855 A JP 2007073855A JP 2005261559 A JP2005261559 A JP 2005261559A JP 2005261559 A JP2005261559 A JP 2005261559A JP 2007073855 A JP2007073855 A JP 2007073855A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- transfer body
- manufacturing
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 217
- 239000004065 semiconductor Substances 0.000 title claims abstract description 154
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 85
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000013078 crystal Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 230000008018 melting Effects 0.000 claims abstract description 10
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 42
- 238000002425 crystallisation Methods 0.000 claims description 22
- 230000008025 crystallization Effects 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000007711 solidification Methods 0.000 claims 1
- 230000008023 solidification Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 49
- 239000000243 solution Substances 0.000 description 46
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 150000001875 compounds Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000001953 recrystallisation Methods 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910018098 Ni-Si Inorganic materials 0.000 description 2
- 229910018529 Ni—Si Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- UFMZWBIQTDUYBN-UHFFFAOYSA-N cobalt dinitrate Chemical compound [Co+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O UFMZWBIQTDUYBN-UHFFFAOYSA-N 0.000 description 1
- 229910001981 cobalt nitrate Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 基板面内の結晶粒の位置や結晶粒径を容易に制御しつつ、製造工程数を削減することができる半導体薄膜、電子デバイス及び液晶表示デバイスの製造方法を提供する。
【解決手段】 半導体薄膜（又は電子デバイス若しくは液晶表示デバイス）の製造方法において、第１の透明基板２上に非晶質半導体薄膜５１５を形成する工程と、表面の一部（２１）に金属元素を含む転写体２０を形成する工程と、転写体２０の表面の一部を非晶質半導体薄膜５１５の表面に当接させ、金属元素を含む溶液２５を非晶質半導体薄膜５１５の表面上に転写する工程と、非晶質半導体薄膜５１５を溶融させ、金属元素を結晶生成核として非晶質半導体薄膜５１５を結晶化する工程とを備える。
【選択図】 図５
【解決手段】 半導体薄膜（又は電子デバイス若しくは液晶表示デバイス）の製造方法において、第１の透明基板２上に非晶質半導体薄膜５１５を形成する工程と、表面の一部（２１）に金属元素を含む転写体２０を形成する工程と、転写体２０の表面の一部を非晶質半導体薄膜５１５の表面に当接させ、金属元素を含む溶液２５を非晶質半導体薄膜５１５の表面上に転写する工程と、非晶質半導体薄膜５１５を溶融させ、金属元素を結晶生成核として非晶質半導体薄膜５１５を結晶化する工程とを備える。
【選択図】 図５
Description
本発明は、半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法に関し、特に結晶性を有する半導体薄膜の製造方法、この製造方法を含む電子デバイスの製造方法及びこの製造方法を含む液晶表示デバイスの製造方法に関する。
例えば下記特許文献１に記載されているように、キャリア移動度が高い結晶性半導体薄膜の製造方法として、絶縁基板上に非晶質半導体薄膜を形成し、この非晶質半導体薄膜にエネルギビームを照射し、結晶性を変化させて結晶性半導体薄膜を形成する製造方法が知られている。非晶質半導体薄膜にエネルギビームを照射すると、そのエネルギによって半導体薄膜は溶融し、この溶融状態から固化することによって非晶質から結晶性を有する結晶性半導体薄膜を製造することができる。
この種の結晶性半導体薄膜の製造方法は液晶表示デバイス（液晶表示パネル）の薄膜トランジスタ（TFT：thin film transistor）の製造方法に応用されている。すなちわ、液晶表示デバイスの製造方法は、透明石英基板上に絶縁層を介在して非晶質Ｓｉ（珪素）薄膜を成膜し、この非晶質Ｓｉ薄膜にレーザビームを照射して溶融し、非晶質Ｓｉ薄膜から多結晶Ｓｉ薄膜に結晶性を変えるプロセスを含んでいる。この多結晶Ｓｉ薄膜は、薄膜トランジスタのソース領域、チャネル形成領域及びドレイン領域として使用されている。
結晶性半導体薄膜の製造方法において、平坦な透明石英基板上に形成された非晶質Ｓｉ薄膜にエネルギビームを照射すると、このエネルギによって非晶質Ｓｉ薄膜に加えられた熱の透明石英基板への伝導は基板面内において均一である。このため、非晶質Ｓｉ薄膜内に生成される結晶生成核の位置や非晶質Ｓｉ薄膜が溶融状態から固化する速度を、基板面内において制御することは難しい。結晶化した後の結晶性Ｓｉ薄膜においては、基板面内のＳｉ結晶粒の位置やＳｉ結晶粒径を制御することが不可能である。
すなわち、液晶表示デバイスにおいては、それを構築する薄膜トランジスタ毎にソース領域、チャネル形成領域及びドレイン領域中に存在するＳｉ結晶粒界の位置並びに数が異なるので、キャリア移動度、閾値電圧、リーク電流等の電気的特性にばらつきが生じる。また、製造ロット毎の液晶表示デバイスの薄膜トランジスタ間においては、ソース領域、チャネル形成領域及びドレイン領域中に存在するＳｉ結晶粒界の位置並びに数、更に製造条件のばらつきに起因するＳｉ結晶粒径が異なるので、キャリア移動度、閾値電圧、リーク電流等の電気的特性にばらつきが生じる。このような薄膜トランジスタの電気的特性のばらつきは、液晶表示特性に影響を及ぼす。
そこで、非晶質Ｓｉ薄膜にエネルギビームを照射した際に、不規則な結晶核の発生を抑制し、予め設定位置から結晶核を発生させかつ成長させ、大きなＳｉ結晶粒を有する結晶性Ｓｉ薄膜を形成する必要がある。下記特許文献２には、結晶化を助長する金属元素を非晶質薄膜に選択的に導入することにより、結晶化薄膜の結晶化温度を低温化する技術が開示されている。この結晶化薄膜の製造方法の詳細は以下の通りである。まず、非晶質薄膜表面上に窒化アルミニウム等のマスク材料を堆積し、フォトリソグラフィ技術を使用してマスク材料の一部に開口を形成したマスクを製作する。次に、マスクの開口を通して非晶質薄膜表面に結晶化を助長する金属元素を含む溶液を選択的に塗布する。そして、この金属元素が塗布された非晶質薄膜の一部から結晶化を行い、結晶性薄膜を製造する。
特願２００４−１１９５１８号公報
特許第３４６４２８７号公報
しかしながら、前述の特許文献２に記載された結晶性薄膜の製造方法においては、以下の点について、配慮がなされていなかった。すなわち、前述の結晶性薄膜の製造方法においては、金属元素を含む溶液の選択的な塗布に使用するマスクの製作に、マスク材料の堆積工程、フォトレジスト膜の塗布、露光及び現像を含むフォトマスクの製作工程、フォトマスクを使用したマスク材料のパターンニング（エッチング）工程等の多数の製造工程が必要になる。このため、製造工程数の増加に伴い、生産性の低下、歩留まりの低下、製造コストの増加が生じる。
本発明は前述の課題を解決するためになされたものであり、本発明の目的は、基板面内の結晶粒の位置や結晶粒径を容易に制御しつつ、結晶化に要する製造工程数を削減することができる半導体薄膜の製造方法を提供することである。
更に、本発明の目的は、半導体素子の電気的特性を決定する結晶化のばらつきを減少させつつ、結晶化に要する製造工程数を削減することができる電子デバイスの製造方法を提供することである。
更に、本発明の目的は、画素を構築するトランジスタの電気的特性を決定する結晶化のばらつきを減少させつつ、結晶化に要する製造工程数を削減することができる液晶表示デバイスの製造方法を提供することである。
本発明の実施の形態に係る第１の特徴は、半導体薄膜の製造方法において、基板上に半導体薄膜を形成する工程と、表面の一部に金属元素を含む転写体を形成する工程と、転写体表面の一部を半導体薄膜表面に当接させ、金属元素を半導体薄膜表面上に転写する工程と、半導体薄膜を溶融させ、金属元素を結晶生成核として半導体薄膜を結晶化する工程とを備える。
本発明の実施の形態に係る第２の特徴は、半導体薄膜の製造方法において、基板上に半導体薄膜を形成する工程と、結晶生成核となる金属元素を含む溶液を転写体表面の一部に選択的に塗布する工程と、転写体表面の一部を半導体薄膜表面に当接させ、転写体表面の一部に塗布された溶液を半導体薄膜表面上に転写する工程と、半導体薄膜を溶融させ、溶液に含まれる金属元素を結晶生成核として、半導体薄膜を結晶化する工程とを備える。
本発明の実施の形態に係る第３の特徴は、電子デバイスの製造方法において、基板上に半導体薄膜を形成する工程と、結晶生成核となる金属元素を含む溶液を、転写体表面において行列状に一定間隔離間された一部に選択的に塗布する工程と、転写体表面の一部を半導体薄膜表面に当接させ、転写体表面の一部に塗布された溶液を半導体薄膜表面上に転写する工程と、半導体薄膜を溶融させ、溶液に含まれる金属元素を結晶生成核として、半導体薄膜を結晶化し、半導体素子を形成する工程とを備える。
本発明の実施の形態に係る第４の特徴は、液晶表示デバイスの製造方法において、第１の透明基板上に半導体薄膜を形成する工程と、トランジスタの主電極領域又はトランジスタ間の素子間分離領域に対応する一部に結晶生成核となる金属元素を含む転写体を形成する工程と、転写体表面の一部を半導体薄膜表面に当接させ、転写体表面の一部の金属元素を半導体薄膜表面に転写する工程と、半導体薄膜を溶融させ、金属元素を結晶生成核として、半導体薄膜を結晶化する工程と、結晶化された前記半導体薄膜にトランジスタを形成する工程と、第１の透明基板上に第２の透明基板を対向配置させ、第１の透明基板と第２の透明基板との間に液晶を封入する工程とを備える。
本発明によれば、基板面内の結晶粒の位置や結晶粒径を容易に制御しつつ、結晶化に要する製造工程数を削減することができる半導体薄膜の製造方法を提供することができる。
更に、本発明によれば、半導体素子の電気的特性を決定する結晶化のばらつきを減少させつつ、結晶化に要する製造工程数を削減することができる電子デバイスの製造方法を提供することができる。
更に、本発明によれば、トランジスタの電気的特性を決定する結晶化のばらつきを減少させつつ、結晶化に要する製造工程数を削減することができる液晶表示デバイスの製造方法を提供することができる。
本発明の実施の形態は本発明を液晶表示デバイスに適用した例であり、以下、この実施の形態を図面を参照して詳細に説明する。
（第１の実施の形態）
［液晶表示デバイスの構造］
図１に示すように、本発明の第１の実施の形態に係る液晶表示デバイス１は、第１の透明基板２と、第１の透明基板２の表面上（図１中、上側表面上）に配設された下地層３と、下地層３の表面上において結晶性半導体薄膜をチャネル形成領域５１０、第１の主電極領域５１１及び第２の主電極領域５１２とする薄膜トランジスタ（TFT）５０とを備えている。更に、液晶表示デバイス１は、画素電極５１と、液晶１５と、共通画素電極１２と、第２の透明基板１０とを備えている。
［液晶表示デバイスの構造］
図１に示すように、本発明の第１の実施の形態に係る液晶表示デバイス１は、第１の透明基板２と、第１の透明基板２の表面上（図１中、上側表面上）に配設された下地層３と、下地層３の表面上において結晶性半導体薄膜をチャネル形成領域５１０、第１の主電極領域５１１及び第２の主電極領域５１２とする薄膜トランジスタ（TFT）５０とを備えている。更に、液晶表示デバイス１は、画素電極５１と、液晶１５と、共通画素電極１２と、第２の透明基板１０とを備えている。
第１の透明基板２、第２の透明基板１０にはいずれも例えば透明石英基板が使用されている。第１の透明基板２に対して第２の透明基板１０は対向配置され、第１の透明基板２と第２の透明基板１０との間は離間配置されている。この第１の透明基板２と第２の透明基板１０との間には液晶１５が封入されている。
薄膜トランジスタ５０は、第１の透明基板２の表面上に下地層３を介在して配設され、第１の透明基板２の表面上において行列状に規則的に複数配列されている。第１の実施の形態において、１つの薄膜トランジスタ５０に対して例えば１つの画素電極５１が配設されている。この１つの薄膜トランジスタ５０（その第１の主電極領域５１１）と１つの画素電極５１との間は電気的に直列に接続されており、この薄膜トランジスタ５０及び画素電極５１は１つの画素（ピクセル）５を構築する。
薄膜トランジスタ５０は、チャネル形成領域５１０と、チャネル形成領域５１０の一端（図１中右側）に配設されソース領域として使用される第１の主電極領域５１１と、チャネル形成領域５１０の他端（図１中左側）に配設されドレイン領域として使用される第２の主電極領域５１２と、チャネル形成領域５１０上のゲート絶縁膜５２０と、ゲート絶縁膜５２０上の制御電極（ゲート電極）５３０とを備えている。
第１の実施の形態において、チャネル形成領域５１０、第１の主電極領域５１１、第２の主電極領域５１２はいずれも同一層の結晶性半導体薄膜（５１６）、詳細には多結晶Ｓｉ薄膜により形成されている。この多結晶Ｓｉ薄膜は、液晶表示デバイス１の製造プロセス（半導体薄膜又は電子デバイスの製造方法）において、非晶質（アモルファス）Ｓｉ薄膜を成膜した後、この非晶質Ｓｉ薄膜を結晶化したものである。後述する製造方法において詳細に説明するが、結晶化においては、結晶化を助長する金属元素を含む溶液（２５）を非晶質Ｓｉ薄膜の表面上の一部に選択的に塗布し、この溶液に含まれる金属元素を結晶生成核とし、この結晶生成核を中心としたその周囲に向かって非晶質Ｓｉ薄膜の結晶化が進められる。
下地層３は薄膜トランジスタ５０、特にチャネル形成領域５１０、第１の主電極領域５１１及び第２の主電極領域５１２の下地層として使用されている。この下地層３の表面は平坦であることが好ましい。下地層３には、例えば酸化Ｓｉ膜、窒化Ｓｉ膜又はそれらを積層した複合膜を実用的に使用することができる。
薄膜トランジスタ５０のゲート絶縁膜５２０は少なくともチャネル形成領域５１０の表面上に配設されている。ゲート絶縁膜５２０には、例えば酸化Ｓｉ膜、窒化Ｓｉ膜、オキシナイトライド膜、又はそれらを積層した複合膜を実用的に使用することができる。制御電極５３０は、チャネル形成領域５１０の表面上にゲート絶縁膜５２０を介在して配設されている。制御電極５３０には、例えば多結晶Ｓｉ膜、若しくはＷ、Ｍｏ等の高融点金属膜、若しくは多結晶Ｓｉと高融点金属との化合物であるシリサイド膜のいずれかの単層膜、又は多結晶Ｓｉ膜上に高融点金属膜若しくはシリサイド膜を積層した複合膜を実用的に使用することができる。
画素電極５１は、薄膜トランジスタ５０の表面上を覆う層間絶縁膜６上に配設され、この層間絶縁膜６に形成された接続孔６Ｈを通して薄膜トランジスタ５０の第１の主電極領域５１１に電気的に接続されている。画素電極５１には、例えばＩＴＯ膜を実用的に使用することができる。
図２に模式的に示すように、行方向に配列された複数の薄膜トランジスタ５０のそれぞれの制御電極５３０には垂直走査線（ゲート信号線）５３が電気的に接続されている。垂直走査線５３は、例えば制御電極５３０と同一層により形成され、かつ一体的に形成されている。更に、列方向に配列された複数の薄膜トランジスタ５０のそれぞれの第２の主電極領域５１２には水平走査線（映像信号線）５４が電気的に接続されている。水平走査線５４は、図２において模式的に示しているが、例えば制御電極５３０よりも上層の配線により形成されている。水平走査線５４には、例えば前述の高融点金属膜若しくはシリサイド膜の単層膜、アルミニウム膜の単層膜、若しくは多結晶Ｓｉ膜上に高融点金属膜若しくはシリサイド膜を積層した複合膜等を実用的に使用することができる。
図１に示すように、画素５の表面上、詳細には画素電極５１の表面上には保護膜７が配設されている。この保護膜７上に液晶１５が封入されている。
一方、第２の透明基板１０の表面上（図１中、下側表面上）には下地層１１が配設されており、この下地層１１の表面上に共通画素電極１２が配設されている。共通画素電極１２は、複数の画素５の複数の画素電極５１に対向する領域に配設されている。共通画素電極１２は前述の画素電極５１と同様に例えばＩＴＯ膜により形成されている。共通画素電極１２の表面上には保護膜１３が配設され、この保護膜１３上に液晶１５が封入されている。
［液晶表示デバイスの製造方法（半導体薄膜の製造方法）］
次に、電子デバイスの製造方法の一例として、前述の液晶表示デバイス１の製造方法、特に薄膜トランジスタ５０のチャネル形成領域５１０、第１の主電極領域５１１及び第２の主電極領域５１２を形成する半導体薄膜の製造方法を説明する。
次に、電子デバイスの製造方法の一例として、前述の液晶表示デバイス１の製造方法、特に薄膜トランジスタ５０のチャネル形成領域５１０、第１の主電極領域５１１及び第２の主電極領域５１２を形成する半導体薄膜の製造方法を説明する。
まず最初に、第１の透明基板２を準備し、図３に示すように、この第１の透明基板２の表面上の全面に下地層３を形成し、引き続き下地層３の表面上の全面に非晶質半導体薄膜５１５を形成する。下地層３には、例えば酸化Ｓｉ膜、窒化Ｓｉ膜の単層膜、又はそれらを組み合わせた複合膜を使用することができる。非晶質半導体薄膜５１５には、例えばCVD法により成膜された非晶質Ｓｉ膜を使用することができる。
一方、図４に示すように、転写体２０を準備し、非晶質半導体薄膜５１５の表面に向かい合う、転写体２０の表面の一部である転写部２１に、結晶生成核となる金属元素を含む溶液２５を塗布する。転写体２０の転写部２１は凸部であり、この転写部２１の表面（溶液２５が塗布される表面）はそれ以外の周囲の表面に対して非晶質半導体薄膜５１５の表面側に突出している。溶液２５は、その貯留漕に転写体２０の少なくとも転写部２１の表面を浸漬することにより塗布される。すなわち、第１の実施の形態において、塗布とは、転写部２１の表面に溶液２５を付着する、又は転写部２１の表面に溶液２５の層を生成するという意味において使用されている。
また、溶液２５はその塗布の方法によっては転写部２１の表面以外の周囲の凹部にも塗布されてしまうが、転写部２１の表面がその周囲の凹部の表面に比べて突出しているので、転写部２１の表面に塗布された溶液２５のみが選択的に非晶質半導体薄膜５１５の表面に付着するようになっている。転写部２１の表面の高さは、周囲の凹部に塗布（付着）された溶液２５が非晶質半導体薄膜５１５の表面に転写されずに、転写部２１の表面に塗布された溶液２５のみが非晶質半導体薄膜５１５の表面に転写されるように、設定されている。
第１の実施の形態において、転写体２０は、非晶質半導体薄膜５１５に比べて硬度が低く（柔らかく）、製作加工を容易に行うことができ、かつ溶液２５の付着並びに離脱を容易に行うことができる、例えばシリコーン樹脂により製作されている。このような材質により転写体２０（少なくとも転写部２１）を製作することによって、非晶質半導体薄膜５１５の表面に起伏が生じていても、その起伏に転写部２１の表面の形状が追従して変形し、転写部２１に塗布された溶液２５を余すことなく非晶質半導体薄膜５１５の表面に転写することができる。
図２に示すように、転写体２０の転写部２１は、第１の実施の形態において、非晶質半導体薄膜５１５の表面上であって、薄膜トランジスタ５０の第１の主電極領域（例えばソース領域）５１１及び第２の主電極領域（例えばドレイン領域）５１２の形成領域の直上に配置される。すなわち、非晶質半導体薄膜５１５の第１の主電極領域５１１及び第２の主電極領域５１２の形成領域が結晶生成核になるように、転写体２０の表面において、転写部２１が、行列状に一定間隔離間されて配置されている。
溶液２５には、結晶生成核となる金属元素を含む溶液、例えばＮｉ、Ｃｏ、Ｆｅ等の金属元素を含む溶液を使用することができる。第１の実施の形態において、溶液２５は、金属元素としてＮｉを含むスルファミン酸ニッケル溶液又は酢酸ニッケル溶液を使用する。また、金属元素としてＣｏを含む溶液には、硝酸コバルト溶液、金属元素としてＦｅを含む溶液には、希酸鉄水溶液等を実用的に使用することができる。
次に、図３に示す工程において形成された非晶質半導体薄膜５１５の表面上に、図４に示す工程において溶液２５が塗布された転写体２０を対向させて配置する。そして、図５に示すように、非晶質半導体薄膜５１５の表面に転写体２０の転写部２１を近接若しくは押し付け、転写部２１の表面に塗布された溶液２５を非晶質半導体薄膜５１５の表面に転写する。前述のように、非晶質半導体薄膜５１５の表面においては、薄膜トランジスタ５０の第１の主電極領域５１１及び第２の主電極領域５１２の形成領域にのみ溶液２５が転写される。
図６に示すように、非晶質半導体薄膜５１５の表面から転写体２０の転写部２１を離間させると、転写部２１に塗布された溶液２５が非晶質半導体薄膜５１５の表面に残存する。転写体２０の転写部２１以外の周囲の凹部に塗布された溶液２５は、非晶質半導体薄膜５１５の表面に接触しないので、転写されずに塗布されたままである。この結果、非晶質半導体薄膜５１５の表面において、第１の主電極領域５１１及び第２の主電極領域５１２の形成領域にのみに選択的に溶液２５が転写されたことになる。
次に、例えばエキシマレーザを使用してエネルギビームを前述の非晶質半導体薄膜５１５に照射し、非晶質半導体薄膜５１５を溶融させることにより、溶液２５に含まれた金属元素が非晶質半導体薄膜５１５のＳｉと化合物（Ｓｉ−Ｎ）を生成し、この化合物が結晶生成核となって非晶質半導体薄膜５１５の再結晶化が行われ、図７に示すように、結晶化半導体薄膜（多結晶Ｓｉ薄膜）５１６を形成することができる。再結晶化は、非晶質半導体薄膜５１５の全域において、溶液２５が転写された、薄膜トランジスタ５０の第１の主電極領域５１１及び第２の主電極領域５１２の形成領域からその周囲に結晶化が進むようになっているので、結晶化半導体薄膜５１６の結晶粒の位置を正確に制御することができ、かつ結晶粒径の大きさを均一に制御することができる。なお、再結晶化は、エキシマレーザに限らず、第１の透明基板２に熱損傷を与えないランプアニールを使用することができる。
なお、第１の実施の形態においては、非晶質半導体薄膜５１５の再結晶化を第１の主電極領域５１１及び第２の主電極領域１１２の形成領域を結晶生成核として行っているので、チャネル形成領域５１０には結晶粒界が存在する可能性がある。しかしながら、チャネル形成領域５１０の結晶粒界の存在状態は、結晶生成核の配置位置つまり結晶粒の配置位置を制御しかつ結晶粒径の大きさを制御しているので、複数の薄膜トランジスタ５０のそれぞれにおいて同様である。すなわち、複数の薄膜トランジスタ５０においては閾値電圧、リーク電流等の電気的特性が均一になり、結果として、液晶表示デバイス１の表示性能を均一化することができる。一方、金属元素を含む溶液２５は、第１の主電極領域５１１と第２の主電極領域５１２との間の電気的な短絡を誘発するので、非晶質半導体薄膜５１５においてチャネル形成領域５１０の形成領域には転写しない。また、非晶質半導体薄膜５１５のチャネル形成領域５１０の形成領域においては、溶液２５に含まれる金属元素が汚染源となって薄膜トランジスタ５０の閾値電圧に変動を及ぼすことがあるので、溶液２５は転写されない。
次に、結晶化半導体薄膜５１６の表面上にゲート絶縁膜５１０、制御電極５２０のそれぞれを順次形成した後、結晶化半導体薄膜５１６に第１の主電極領域５１１及び第２の主電極領域５１２を形成するとともに、双方の間において結晶化半導体薄膜５１６からチャネル形成領域５１０を形成する。この工程が終了すると、薄膜トランジスタ５０を完成させることができる（図１参照。）。
次に、薄膜トランジスタ５０を覆う層間絶縁膜６を形成した後、第１の主電極領域５１１上において層間絶縁膜６に接続孔６Ｈを形成し、この接続孔６Ｈを通して第１の主電極領域５１１に接続される画素電極５１を層間絶縁膜６上に形成する（図１参照。）。この画素電極５１が形成されると、薄膜トランジスタ５０と画素電極５１との直列回路からなる画素５を完成させることができる。そして、画素５を覆う保護膜７を形成する。
一方、第２の透明基板１０を準備し、この第２の透明基板１０の表面上の全面に下地層１１、共通画素電極１２、保護膜１３のそれぞれを順次形成する。
そして、第１の透明基板２と第２の透明基板１０とを対向配置し、双方の間に液晶１５を封入することにより、第１の実施の形態に係る液晶表示デバイス１の製造プロセスが完了し、液晶表示デバイス１が完成する。
以上説明したように、第１の実施の形態に係る液晶表示デバイス１の製造方法、特に半導体薄膜の製造方法によれば、転写体２０の転写部２１に塗布した金属元素を含む溶液２５を非晶質半導体薄膜５１５の表面上に選択的に転写し、この溶液２５が転写された領域を結晶生成核として非晶質半導体薄膜５１５の再結晶化を行い、結晶性半導体薄膜５１６を形成することができるので、第１の透明基板２の非晶質半導体薄膜５１５の表面内において結晶粒の位置や結晶粒径を容易に制御しつつ、結晶生成核の製作にマスク製作工程を必要としないことから結晶化に要する製造工程数を削減することができる。
更に、第１の実施の形態に係る液晶表示デバイス１の製造方法においては、非晶質半導体薄膜５１５の、薄膜トランジスタ５０の第１の主電極領域５１１及び第２の主電極領域５１２の形成領域を結晶生成核として再結晶化しているので、チャネル形成領域５１０内に結晶粒界が存在していても、複数の薄膜トランジスタ５０のそれぞれにおいて結晶粒界の存在状態を均一化することができ、薄膜トランジスタ５０の電流電圧特性のばらつきを減少することができる。結果として、液晶表示デバイス１の表示特性のばらつきを減少することができる。
なお、第１の実施の形態に係る液晶表示デバイス１の製造方法においては、結晶生成核となる溶液２５を、非晶質半導体薄膜５１５において薄膜トランジスタ５０の第１の主電極領域５１１及び第２の主電極領域５１２の形成領域に転写したが、本発明は、これに限定されず、非晶質半導体薄膜５１５において互いに隣接する薄膜トランジスタ５０間の素子間分離領域（アイソレーション領域）に溶液２５を転写し、この領域に結晶生成核を形成してもよい。
（第２の実施の形態）
第２の実施の形態は、前述の液晶表示デバイス１の製造方法において、転写体２０の構造並びに結晶生成核の生成方法を代えた例を説明するものである。
第２の実施の形態は、前述の液晶表示デバイス１の製造方法において、転写体２０の構造並びに結晶生成核の生成方法を代えた例を説明するものである。
第２の実施の形態に係る液晶表示デバイス１の製造方法は、まず最初に、前述の図３に示す工程と同様に、第１の透明基板２の表面上に下地層３を形成し、この下地層３の表面上に非晶質半導体薄膜５１５を形成する。
一方、非晶質半導体薄膜５１５の再結晶化のための結晶生成核を形成するために、図８に示す転写体２０を製作する。この転写体２０は、必ずしもこのような形状に限定されるものではないが、第２の実施の形態において円錐形状若しくは角錐形状に形成された転写部２１を有する。少なくともこの転写部２１は結晶生成核を生成する材料によって製作されている。ここで、「少なくともこの転写部２１」とは、最小限、転写部２１が結晶生成核を生成する材料により製作されるという意味であり、転写体２０の大半若しくは全部を転写部２１と同一の材料により製作することも含む意味である。
第２の実施の形態において、転写部２１を含む転写体２０全体はＮｉにより製作されている。この転写体２０の転写部２１を非晶質半導体薄膜５１５の表面に押し付けると、この押し付けられた領域において転写部２１の一部の金属元素であるＮｉと非晶質半導体薄膜５１５のＳｉとの反応によってＮｉ−Ｓｉ化合物を非晶質半導体薄膜５１５の表面に生成することができる。この化合物は結晶生成核として使用する。また、少なくとも転写部２１はＦｅ、Ｃｏ等の金属材料により製作してもよい。
次に、前述の図３に示す工程において形成された非晶質半導体薄膜５１５の表面上に、図８に示す転写体２０を対向させて配置する。そして、図９に示すように、非晶質半導体薄膜５１５の表面に転写体２０の転写部２１を押し付け、転写部２１が押し付けられた非晶質半導体薄膜５１５の表面に化合物（第２の実施の形態においてＮｉ−Ｓｉ化合物）からなる結晶生成核５１７を形成する。すなわち、第２の実施の形態に係る液晶表示デバイス１の製造方法は、前述の第１の実施の形態に係る液晶表示デバイス１の製造方法と同様に、転写体２０の転写部２１の金属元素（Ｎｉ）を非晶質半導体薄膜５１５の表面に転写し、この転写された金属元素と非晶質半導体薄膜５１５とによって非晶質半導体薄膜５１５の表面に化合物を生成し、この化合物を結晶生成核として使用する。前述のように、非晶質半導体薄膜５１５の表面において、結晶生成核５１７は、薄膜トランジスタ５０の第１の主電極領域５１１及び第２の主電極領域５１２（又は素子間分離領域）の形成領域にのみ形成される。
そして、非晶質半導体薄膜５１５の表面から転写体２０を離間させた後、前述の第１の実施の形態に係る液晶表示デバイス１の製造方法と同様に、非晶質半導体薄膜５１５の再結晶化が結晶生成核５１７から行われ、結晶化半導体薄膜５１６を形成する（前述の図７参照。）。再結晶化は、非晶質半導体薄膜５１５の全域において、結晶生成核５１７が形成された、薄膜トランジスタ５０の第１の主電極領域５１１及び第２の主電極領域５１２の形成領域からその周囲に結晶化が進むようになっているので、結晶化半導体薄膜５１６の結晶粒の位置を正確に制御することができ、かつ結晶粒径の大きさを均一に制御することができる。
次に、前述の第１の実施の形態に係る液晶表示デバイス１の製造方法と同様に、薄膜トランジスタ５０、画素電極５１、第２の透明基板１０の共通画素電極１２等を形成し、液晶１５を封入することにより、第２の実施の形態に係る液晶表示デバイス１を完成させることができる（図１参照。）。
以上説明したように、第２の実施の形態に係る液晶表示デバイス１の製造方法、特に半導体薄膜の製造方法によれば、転写体２０の転写部２１の金属元素を非晶質半導体薄膜５１５の表面上に選択的に押し付け、この押し付けられた非晶質半導体薄膜５１５の領域に結晶生成核５１７を形成し、この結晶生成核５１７を使用して非晶質半導体薄膜５１５の再結晶化を行い、結晶性半導体薄膜５１６を形成することができるので、第１の透明基板２の非晶質半導体薄膜５１５の表面内において結晶粒の位置や結晶粒径を容易に制御しつつ、結晶生成核５１７の製作にマスク製作工程を必要としないことから結晶化に要する製造工程数を削減することができる。また、非晶質半導体薄膜５１５のチャネル形成領域５１０の形成領域に結晶生成核５１７を生成しないようにしているので、転写部２１の金属元素を汚染源とする、薄膜トランジスタ５０の閾値電圧の変動を防止することができる。
更に、第２の実施の形態に係る液晶表示デバイス１の製造方法においては、非晶質半導体薄膜５１５の、薄膜トランジスタ５０の第１の主電極領域５１１及び第２の主電極領域５１２の形成領域を結晶生成核５１７として再結晶化しているので、チャネル形成領域５１０内に結晶粒界が存在していても、複数の薄膜トランジスタ５０のそれぞれにおいて結晶粒界の存在状態を均一化することができ、薄膜トランジスタ５０の電流電圧特性のばらつきを減少することができる。結果として、液晶表示デバイス１の表示特性のばらつきを減少することができる。
（その他の実施の形態）
本発明は、前述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能である。例えば、本発明は、液晶表示デバイス１に限定されるものではなく、結晶性半導体薄膜を動作領域として使用するトランジスタ例えばＳＯＩ（silicon on insulator）基板上に形成されるトランジスタを集積化したロジック、メモリ等を搭載する電子デバイスに適用することができる。また、本発明は、トランジスタとしてバイポーラトランジスタに適用することができ、或いはトランジスタだけでなく、抵抗素子、容量素子等にも適用することができる。
本発明は、前述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能である。例えば、本発明は、液晶表示デバイス１に限定されるものではなく、結晶性半導体薄膜を動作領域として使用するトランジスタ例えばＳＯＩ（silicon on insulator）基板上に形成されるトランジスタを集積化したロジック、メモリ等を搭載する電子デバイスに適用することができる。また、本発明は、トランジスタとしてバイポーラトランジスタに適用することができ、或いはトランジスタだけでなく、抵抗素子、容量素子等にも適用することができる。
また、本発明において、転写体２０の転写部２１の平面形状つまり結晶生成核の平面形状は、円形状若しくは正方形状だけでなく、長方形状、楕円形状、五角形以上の多角形形状等により構成してもよい。
１…液晶表示デバイス、２…第１の透明基板、２０…転写体、２１…転写部、２５…溶液、３、１１…下地層、５…画素、５０…薄膜トランジスタ、５１…画素電極、５３…垂直走査線、５４…水平走査線、５１０…チャネル形成領域、５１１…第１の主電極領域、５１２…第２の主電極領域、５１５…非晶質半導体薄膜、５１６…結晶化半導体薄膜、５１７…結晶生成核、５２０…ゲート絶縁膜、５３０…制御電極、１０…第２の透明基板、１２…共通画素電極。
Claims (8)
- 基板上に半導体薄膜を形成する工程と、
表面の一部に金属元素を含む転写体を形成する工程と、
前記転写体表面の一部を前記半導体薄膜表面に当接させ、前記金属元素を前記半導体薄膜表面上に転写する工程と、
前記半導体薄膜を溶融させ、前記金属元素を結晶生成核として前記半導体薄膜を結晶化する工程と、
を備えたことを特徴とする半導体薄膜の製造方法。 - 基板上に半導体薄膜を形成する工程と、
結晶生成核となる金属元素を含む溶液を転写体表面の一部に選択的に塗布する工程と、
前記転写体表面の一部を前記半導体薄膜表面に当接させ、前記転写体表面の一部に塗布された前記溶液を前記半導体薄膜表面上に転写する工程と、
前記半導体薄膜を溶融させ、前記溶液に含まれる金属元素を結晶生成核として、前記半導体薄膜を結晶化する工程と、
を備えたことを特徴とする半導体薄膜の製造方法。 - 前記溶液を前記転写体表面の一部に塗布する工程は、Ｎｉ、Ｃｏ及びＦｅのうち選択された１つの金属元素を含む溶液を前記転写体表面の一部に塗布する工程であることを特徴とする請求項２に記載の半導体薄膜の製造方法。
- 前記溶液を前記転写体表面の一部に塗布する工程は、前記半導体薄膜に比べて硬度が低い凸型形状の転写体の突出表面上に選択的に前記溶液を塗布する工程であり、前記転写体表面の一部に塗布された前記溶液を前記半導体薄膜表面上に転写する工程は、前記転写体の突出表面上に塗布された溶液を半導体薄膜表面上に転写する工程であることを特徴とする請求項２又は請求項３に記載の半導体薄膜の製造方法。
- 前記半導体薄膜を結晶化する工程は、前記半導体薄膜にレーザビームを照射して前記半導体薄膜を溶融させ、この固化のときに前記溶液に含まれる前記金属元素を結晶生成核として、前記半導体薄膜を結晶化する工程であることを特徴とする請求項２乃至請求項４のいずれかに記載の半導体薄膜の製造方法。
- 基板上に半導体薄膜を形成する工程と、
結晶生成核となる金属元素を含む溶液を、転写体表面において行列状に一定間隔離間された一部に選択的に塗布する工程と、
前記転写体表面の一部を前記半導体薄膜表面に当接させ、前記転写体表面の一部に塗布された前記溶液を前記半導体薄膜表面上に転写する工程と、
前記半導体薄膜を溶融させ、前記溶液に含まれる金属元素を結晶生成核として、前記半導体薄膜を結晶化し、半導体素子を形成する工程と、
を備えたことを特徴とする電子デバイスの製造方法。 - 前記溶液を転写体表面において一部に塗布する工程は、前記半導体薄膜のトランジスタのソース領域及びドレイン領域の形成領域上、又は前記トランジスタ間の素子間分離領域上に前記溶液を選択的に塗布する工程であることを特徴とする請求項６に記載の電子デバイスの製造方法。
- 第１の透明基板上に半導体薄膜を形成する工程と、
トランジスタの主電極領域又は前記トランジスタ間の素子間分離領域に対応する一部に結晶生成核となる金属元素を含む転写体を形成する工程と、
前記転写体表面の一部を前記半導体薄膜表面に当接させ、前記転写体表面の一部の金属元素を前記半導体薄膜表面に転写する工程と、
前記半導体薄膜を溶融させ、前記金属元素を結晶生成核として、前記半導体薄膜を結晶化する工程と、
結晶化された前記半導体薄膜にトランジスタを形成する工程と、
前記第１の透明基板上に第２の透明基板を対向配置させ、前記第１の透明基板と前記第２の透明基板との間に液晶を封入する工程と、
を備えたことを特徴とする液晶表示デバイスの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005261559A JP2007073855A (ja) | 2005-09-09 | 2005-09-09 | 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 |
| US11/498,773 US7407848B2 (en) | 2005-09-09 | 2006-08-04 | Methods of manufacturing semiconductor thin film, electronic device and liquid crystal display device |
| KR1020060084016A KR100838908B1 (ko) | 2005-09-09 | 2006-09-01 | 반도체 박막의 제조 방법, 전자 디바이스의 제조 방법 및액정 표시 디바이스의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005261559A JP2007073855A (ja) | 2005-09-09 | 2005-09-09 | 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007073855A true JP2007073855A (ja) | 2007-03-22 |
Family
ID=37855725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005261559A Pending JP2007073855A (ja) | 2005-09-09 | 2005-09-09 | 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7407848B2 (ja) |
| JP (1) | JP2007073855A (ja) |
| KR (1) | KR100838908B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066280A (ja) * | 2009-09-18 | 2011-03-31 | Shimadzu Corp | 光マトリックスデバイスの製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100161372A1 (en) * | 2008-12-22 | 2010-06-24 | Research In Motion Limited | Method and system for coordinating data records across a plurality of computing devices |
| CN109814549B (zh) * | 2018-12-29 | 2023-11-10 | 北京英视睿达科技股份有限公司 | 一种确定污染源位置的方法、装置和*** |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843225A (en) * | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| JPH06349735A (ja) * | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2860869B2 (ja) * | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6074901A (en) * | 1993-12-03 | 2000-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for crystallizing an amorphous silicon film and apparatus for fabricating the same |
| TW272319B (ja) * | 1993-12-20 | 1996-03-11 | Sharp Kk | |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| JP3621151B2 (ja) * | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6326248B1 (en) * | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| TW280943B (ja) * | 1994-07-15 | 1996-07-11 | Sharp Kk | |
| TW403993B (en) * | 1994-08-29 | 2000-09-01 | Semiconductor Energy Lab | Semiconductor circuit for electro-optical device and method of manufacturing the same |
| JP3442500B2 (ja) * | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
| JP3460170B2 (ja) * | 1997-02-03 | 2003-10-27 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP4180689B2 (ja) * | 1997-07-24 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6346437B1 (en) * | 1998-07-16 | 2002-02-12 | Sharp Laboratories Of America, Inc. | Single crystal TFT from continuous transition metal delivery method |
| US6573162B2 (en) * | 1999-12-24 | 2003-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method of fabricating a semiconductor device |
| JP4854866B2 (ja) * | 2001-04-27 | 2012-01-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4209606B2 (ja) * | 2001-08-17 | 2009-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4056720B2 (ja) * | 2001-08-30 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 結晶質半導体膜の作製方法 |
| JP2003089259A (ja) * | 2001-09-18 | 2003-03-25 | Hitachi Ltd | パターン形成方法およびパターン形成装置 |
| JP2004119518A (ja) * | 2002-09-24 | 2004-04-15 | Sharp Corp | 結晶性薄膜、結晶性薄膜の形成方法、半導体装置およびディスプレイ装置 |
| JP3945440B2 (ja) * | 2003-03-31 | 2007-07-18 | セイコーエプソン株式会社 | 燃料電池、その製造方法、電子機器および自動車 |
| US7195992B2 (en) * | 2003-10-07 | 2007-03-27 | Sandisk 3D Llc | Method of uniform seeding to control grain and defect density of crystallized silicon for use in sub-micron thin film transistors |
-
2005
- 2005-09-09 JP JP2005261559A patent/JP2007073855A/ja active Pending
-
2006
- 2006-08-04 US US11/498,773 patent/US7407848B2/en active Active
- 2006-09-01 KR KR1020060084016A patent/KR100838908B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066280A (ja) * | 2009-09-18 | 2011-03-31 | Shimadzu Corp | 光マトリックスデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070029556A (ko) | 2007-03-14 |
| US7407848B2 (en) | 2008-08-05 |
| KR100838908B1 (ko) | 2008-06-16 |
| US20070059890A1 (en) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300175B1 (en) | Method for fabricating thin film transistor | |
| KR100778965B1 (ko) | 반도체 박막의 제조 방법, 전자 디바이스 및 액정 표시디바이스 | |
| KR100785020B1 (ko) | 하부 게이트 박막 트랜지스터 및 그 제조방법 | |
| US7192818B1 (en) | Polysilicon thin film fabrication method | |
| JP2008047910A (ja) | フィン構造体及びこれを利用したフィントランジスタの製造方法 | |
| KR100333275B1 (ko) | 액정표시장치의 ｔｆｔ 및 그 제조방법 | |
| JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
| KR100790059B1 (ko) | 반도체장치, 그 제조방법 및 액정표시장치 | |
| JP4168292B2 (ja) | 表示装置及び表示用薄膜半導体装置 | |
| JP2007073855A (ja) | 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法 | |
| KR100785019B1 (ko) | 하부 게이트 박막 트랜지스터 및 그 제조방법 | |
| JP3377160B2 (ja) | 半導体装置およびその製造方法 | |
| JP3031789B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| US20070082433A1 (en) | Thin film transistor | |
| JP3357798B2 (ja) | 半導体装置およびその製造方法 | |
| KR100333269B1 (ko) | 박막 트랜지스터와 액정 표시장치 및 그 제조방법 | |
| US7129153B2 (en) | Process for forming polycrystalline silicon layer by laser crystallization | |
| JP2008192688A (ja) | 半導体装置 | |
| JP3048829B2 (ja) | 半導体装置の製造方法 | |
| US11791160B2 (en) | Polycrystalline film, method for forming polycrystalline film, laser crystallization device and semiconductor device | |
| JP3800336B2 (ja) | 多結晶シリコン層の結晶方法 | |
| JP2005039224A (ja) | 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法 | |
| JP3338756B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005026705A (ja) | 多結晶半導体薄膜の作成方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法 | |
| JP2007220948A (ja) | 薄膜半導体素子の製造方法、薄膜半導体装置 |