JPS60136304A - 半導体単結晶膜の製造方法 - Google Patents
半導体単結晶膜の製造方法Info
- Publication number
- JPS60136304A JPS60136304A JP24383483A JP24383483A JPS60136304A JP S60136304 A JPS60136304 A JP S60136304A JP 24383483 A JP24383483 A JP 24383483A JP 24383483 A JP24383483 A JP 24383483A JP S60136304 A JPS60136304 A JP S60136304A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- metal
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半畳体紫子として三次元構造の半導体素子の製
造に好適な半導体単結晶膜の製造方法に関する。
造に好適な半導体単結晶膜の製造方法に関する。
シリコン(Si禅結晶基板を結晶成長の―とじ、絶縁膜
上に堆慎した多結晶又は非晶z’sty、結晶化する方
法には、すでに提案(特開昭56−73697 iM、
Tamura et al、 Jpn、 J、 Ap
pl、 Phys、 19.L23゜1980 )され
ているブリッジング・エピタキシャル法がある。
上に堆慎した多結晶又は非晶z’sty、結晶化する方
法には、すでに提案(特開昭56−73697 iM、
Tamura et al、 Jpn、 J、 Ap
pl、 Phys、 19.L23゜1980 )され
ているブリッジング・エピタキシャル法がある。
この技術に於いては、第1図に示した構造の試料(1;
単結晶si基板、2;絶縁展、5;堆積された多結晶又
は非晶質St)にレーザ光又は電子ビーム6”!r走査
7照射する事に工)堆積層の一部tm融層4とし、その
冷却過程において液相エピタキシャル成長′4I:横方
向に生せしめ絶縁膜2上に単結晶8 i 3ン形成する
ものである。この技術の最大の欠点はレーザ光又は簀子
ビーム照射後に生じる表面形状の変化である。即ち、レ
ーザ光又は電子ビームを走査・照射するとSi表面層が
一度融解し続いて固化する為に表面層に凹凸が生じるの
が通常の結果である。この凹凸は場合によれば1μm前
後に達する場合もあや、従って、VLSIの如き微細な
デバイスの作製には本プロセスは好適とはいえなかった
。
単結晶si基板、2;絶縁展、5;堆積された多結晶又
は非晶質St)にレーザ光又は電子ビーム6”!r走査
7照射する事に工)堆積層の一部tm融層4とし、その
冷却過程において液相エピタキシャル成長′4I:横方
向に生せしめ絶縁膜2上に単結晶8 i 3ン形成する
ものである。この技術の最大の欠点はレーザ光又は簀子
ビーム照射後に生じる表面形状の変化である。即ち、レ
ーザ光又は電子ビームを走査・照射するとSi表面層が
一度融解し続いて固化する為に表面層に凹凸が生じるの
が通常の結果である。この凹凸は場合によれば1μm前
後に達する場合もあや、従って、VLSIの如き微細な
デバイスの作製には本プロセスは好適とはいえなかった
。
これらの欠点を解決する一つの手法に、同相工ピタキシ
ャル成長法による絶縁膜上への単結晶SLの成長がある
。その基本的な考え方は、単結晶8i基板上に非晶質S
iと絶縁膜との系よりなる層を積み上げ、その後に電気
炉で加熱するか又はレーザ光・電子ビーム等の加熱源ケ
走を[−1表面層!俗融させる事なく固相成長させる所
にある。表面層を溶融させないから、表面凹凸は全く生
じないという利点がある。しかしながら、結晶成長その
ものに関して言えば、同相エピタキシャル成長は液相エ
ピタキシャル成長工9も格段に難しい技術である。即ち
、加熱中に一度、多結晶の核が形成されると、最早、固
相エピタキシャル成長は進行しなくなってしまう。言い
換えると、固相エピタキシャル成長と多結晶核形成の競
合過程を明確にし、その両者2制(財)する事が、本技
術成功への鍵といえる。
ャル成長法による絶縁膜上への単結晶SLの成長がある
。その基本的な考え方は、単結晶8i基板上に非晶質S
iと絶縁膜との系よりなる層を積み上げ、その後に電気
炉で加熱するか又はレーザ光・電子ビーム等の加熱源ケ
走を[−1表面層!俗融させる事なく固相成長させる所
にある。表面層を溶融させないから、表面凹凸は全く生
じないという利点がある。しかしながら、結晶成長その
ものに関して言えば、同相エピタキシャル成長は液相エ
ピタキシャル成長工9も格段に難しい技術である。即ち
、加熱中に一度、多結晶の核が形成されると、最早、固
相エピタキシャル成長は進行しなくなってしまう。言い
換えると、固相エピタキシャル成長と多結晶核形成の競
合過程を明確にし、その両者2制(財)する事が、本技
術成功への鍵といえる。
先ず同相エピタキシャル成長と多結晶の核発生の関係に
ついて説明する。第2図直線8は、Si基板上に堆積さ
第1た100OAの犀さt有する非晶質Siが加熱され
た場合固相エピタキシャル成長が基板表面ニジ進行し堆
積層が単結晶化するのに要する時間、及び破線9は非晶
質Stの内部で多結晶の核が発生するのに要する時間9
を加熱温度の関数として整理したものである。単結晶S
t乞得るには多結晶の核発生が生じる前にエピタキシャ
ル成長が進行する事が必須である。このためには、鼻2
図工9900℃以下の低温でアニールを行う必要のある
事がわかる。試料全体ラミ気炉で加熱(。
ついて説明する。第2図直線8は、Si基板上に堆積さ
第1た100OAの犀さt有する非晶質Siが加熱され
た場合固相エピタキシャル成長が基板表面ニジ進行し堆
積層が単結晶化するのに要する時間、及び破線9は非晶
質Stの内部で多結晶の核が発生するのに要する時間9
を加熱温度の関数として整理したものである。単結晶S
t乞得るには多結晶の核発生が生じる前にエピタキシャ
ル成長が進行する事が必須である。このためには、鼻2
図工9900℃以下の低温でアニールを行う必要のある
事がわかる。試料全体ラミ気炉で加熱(。
た場合ン考えると、横方向同相エピタキシャル成長距離
は高々0.3μm (80(J℃で加熱)、1μm(6
00℃で加熱)となる。
は高々0.3μm (80(J℃で加熱)、1μm(6
00℃で加熱)となる。
次に、加熱源ビ走査した場合の、横方向のエピタキシャ
ル成長について説明する。基本的な考え方を第6図に模
式的に示した。加熱にともないシード部分より縦方向【
こエピタキシャル成長した単結晶8i3は加熱源6が矢
印7で示した方向に走査されれば横方向に進行する。こ
の場合、加熱源の進行速度は結晶成長速度と同期する必
要がある。
ル成長について説明する。基本的な考え方を第6図に模
式的に示した。加熱にともないシード部分より縦方向【
こエピタキシャル成長した単結晶8i3は加熱源6が矢
印7で示した方向に走査されれば横方向に進行する。こ
の場合、加熱源の進行速度は結晶成長速度と同期する必
要がある。
前述したエピタキシャル速度と多結晶の核発生との1共
1係から加熱温度は900℃以下、従って走斉速度は1
0μm/sec以下の速度で加熱源は走査される事に7
.cる。走介速度が、この様に遅くなると、加熱源が未
だ至っていない領域も熱伝導の為に、当然温度が上る事
に1よる。従って領域10には多結晶Stの核が発生す
る事に7′Lる。一度、多結晶Stが形成されると、同
相成長では単結晶とはならす、その結果エピタキシャル
成長は停止する事になる。
1係から加熱温度は900℃以下、従って走斉速度は1
0μm/sec以下の速度で加熱源は走査される事に7
.cる。走介速度が、この様に遅くなると、加熱源が未
だ至っていない領域も熱伝導の為に、当然温度が上る事
に1よる。従って領域10には多結晶Stの核が発生す
る事に7′Lる。一度、多結晶Stが形成されると、同
相成長では単結晶とはならす、その結果エピタキシャル
成長は停止する事になる。
以上の考察を基にすれば、同相エピタキシャル成長速度
乞促進する工夫、あるいは多結晶核の発生速度を抑制r
る工夫が新しく見い出さイ1ない限り、固相成長法で絶
縁膜上に単結晶Stを形成する事&1非常に困難である
との結論となる。
乞促進する工夫、あるいは多結晶核の発生速度を抑制r
る工夫が新しく見い出さイ1ない限り、固相成長法で絶
縁膜上に単結晶Stを形成する事&1非常に困難である
との結論となる。
本発明は、上ie、従来の問題を解決し固相エピタキシ
ャル成長速度を促進し、容易に絶縁膜上に十ηに体重結
晶ケ成長させることができる半導体単結晶膜の良造方法
Z提供することである。
ャル成長速度を促進し、容易に絶縁膜上に十ηに体重結
晶ケ成長させることができる半導体単結晶膜の良造方法
Z提供することである。
本発明は2つの工程の組み合わせにより構成される。第
1の工程は、単結晶Siと非晶質St層との境界領域に
At又はAuの如き余端を挿入1゜てアニールする工程
である。このようにすると−挿入された金属原子が8l
−8l間の共有結合を切J1易くする結果、固相エピタ
キシャル成長速度は約1桁、促進される。従って、絶縁
膜上に於ける、横方向結晶成長距離は従来法に比して約
1桁、長くなる事になる。第2の工程は、第1の工81
1終了した試料の上に分子線エピタキシャル法又は化学
気相反応法ン用いて、J4L結晶SiYエピタキシャル
成長する工程である。即ち、第1の工程終了後に得られ
る単結晶薄膜層中には若干の金属原子が含まれる。そこ
で、第2の工程に於いて、その上に金属原子を含まない
純粋な単結晶Siを成長させる訳である。
1の工程は、単結晶Siと非晶質St層との境界領域に
At又はAuの如き余端を挿入1゜てアニールする工程
である。このようにすると−挿入された金属原子が8l
−8l間の共有結合を切J1易くする結果、固相エピタ
キシャル成長速度は約1桁、促進される。従って、絶縁
膜上に於ける、横方向結晶成長距離は従来法に比して約
1桁、長くなる事になる。第2の工程は、第1の工81
1終了した試料の上に分子線エピタキシャル法又は化学
気相反応法ン用いて、J4L結晶SiYエピタキシャル
成長する工程である。即ち、第1の工程終了後に得られ
る単結晶薄膜層中には若干の金属原子が含まれる。そこ
で、第2の工程に於いて、その上に金属原子を含まない
純粋な単結晶Siを成長させる訳である。
以下、本発明の実施例を図面Y用いて説明する。
第4図は、本発明における第1 fj程、即ち、横方向
の結晶成長着示す断面図である。即ち、第4図(atは
アニール前、(bl及び(clはアニール後の断面を示
す図である。
の結晶成長着示す断面図である。即ち、第4図(atは
アニール前、(bl及び(clはアニール後の断面を示
す図である。
先ず、8i基板(1)上に通常の工程にJ:υ絶縁膜[
2+ ’&影形成ik、鍾結晶とすべき場所の絶縁膜(
2)をホトリングラフイー技術にエフ除去し開口部Z形
成する。次いで、分子線エピタキシャル法又は気相化学
反応エピタキシャル法に、、l:すSi層ビ堆積する。
2+ ’&影形成ik、鍾結晶とすべき場所の絶縁膜(
2)をホトリングラフイー技術にエフ除去し開口部Z形
成する。次いで、分子線エピタキシャル法又は気相化学
反応エピタキシャル法に、、l:すSi層ビ堆積する。
、種結晶部の上には単結晶5t(11)が成長し絶縁膜
上には多結晶が成長するゎここでは、絶縁膜としては5
i02膜を用い、その厚さ及びその上に堆積しfcSi
膜の厚さは各々、0.5μm及び0.6μmとした。こ
の場合、単結晶5t(11辺領域は5i02 膜(2)
上に約0.3 tt m張り出している。5i02膜(
2)上に堆積した多結晶Stの領域を選択エツチングに
より除去した後、エピタキシャル単結晶5l(11X/
J側壁に金属膜(12’)’Y 200Åの厚さで被着
する。この場合、金属膜(12)を試料の全面に蒸着し
また後に ドライ・エツチング2行なえば、金属膜(1
2X!単結晶5t(11X))*lJ壁0)ミニ残る事
ニt、Cる。
上には多結晶が成長するゎここでは、絶縁膜としては5
i02膜を用い、その厚さ及びその上に堆積しfcSi
膜の厚さは各々、0.5μm及び0.6μmとした。こ
の場合、単結晶5t(11辺領域は5i02 膜(2)
上に約0.3 tt m張り出している。5i02膜(
2)上に堆積した多結晶Stの領域を選択エツチングに
より除去した後、エピタキシャル単結晶5l(11X/
J側壁に金属膜(12’)’Y 200Åの厚さで被着
する。この場合、金属膜(12)を試料の全面に蒸着し
また後に ドライ・エツチング2行なえば、金属膜(1
2X!単結晶5t(11X))*lJ壁0)ミニ残る事
ニt、Cる。
今、多結晶8iのエツチングが多結晶8i領域のみなら
ず単結晶St領域迄、進行すれば、金属膜(12n一部
分、Si基板(1)に直接被着することになる。しかし
1fがら、このプロセスの要点は、単結晶5i(ii辺
伸壁に金属膜(12)を被着する点にあシ、従って、例
え金属膜の一部が基板5t(1)iこ接しても、本発明
ケ遂行する上での障害とはならない1 仄いで、分子線蒸着法、スパッタリング法、CVI)(
ChemicatVapor Deposition)
法等ビ用い非晶質5t(13)’Y堆積する。その後、
Stとエツチング速度の近い有機物質Y試料表面に堡布
(7、平滑化する。最後に試料表面よりエツチングし、
81!4図(alの構造を得る。
ず単結晶St領域迄、進行すれば、金属膜(12n一部
分、Si基板(1)に直接被着することになる。しかし
1fがら、このプロセスの要点は、単結晶5i(ii辺
伸壁に金属膜(12)を被着する点にあシ、従って、例
え金属膜の一部が基板5t(1)iこ接しても、本発明
ケ遂行する上での障害とはならない1 仄いで、分子線蒸着法、スパッタリング法、CVI)(
ChemicatVapor Deposition)
法等ビ用い非晶質5t(13)’Y堆積する。その後、
Stとエツチング速度の近い有機物質Y試料表面に堡布
(7、平滑化する。最後に試料表面よりエツチングし、
81!4図(alの構造を得る。
600℃の温度で1時間丁ニールした後の結果ケ第4図
tb+及び(clに示す。図(blはアニールと共に金
属膜(12)が横方向に移動し、単結晶領域(14)が
Sing 膜上に拡がりfc場合である。この場合、単
結晶(14xこは金属膜(12)を構成する金属原子が
若干會まれる事になる。第4図(elf;J、単結晶成
長と同時に金属がその内部に拡散した場合である。、併
って領域(1頌■Stと金属との共晶状態となる。
tb+及び(clに示す。図(blはアニールと共に金
属膜(12)が横方向に移動し、単結晶領域(14)が
Sing 膜上に拡がりfc場合である。この場合、単
結晶(14xこは金属膜(12)を構成する金属原子が
若干會まれる事になる。第4図(elf;J、単結晶成
長と同時に金属がその内部に拡散した場合である。、併
って領域(1頌■Stと金属との共晶状態となる。
アニール後の結晶状態が第4図(blに示した状態とな
るか、第4図(clに示した状態となるかは、単結晶5
i(it)lこ被着する金属膜(12辺種類に依存する
。
るか、第4図(clに示した状態となるかは、単結晶5
i(it)lこ被着する金属膜(12辺種類に依存する
。
金属原子がAIの場合には前者となり、A u 0)場
合には後者となる。いずれの場合に於いても同相エピタ
キシャル成長速度は金属膜を被危しlよい場合に比して
約1桁、促進される。一方、非晶質Si中に於ける多結
晶核の形成時間は、金属膜被着の有無に依存しない。従
って単結晶の成長距離は、従米法に比して約1桁向上す
る隼になる。早実、こオ′1らの試料乞600 ’C’
t−1時間アニールした時には10/Jllの又6時間
アニールした時には60μnlの横方向エピタキシャル
成長距離が得られている。
合には後者となる。いずれの場合に於いても同相エピタ
キシャル成長速度は金属膜を被危しlよい場合に比して
約1桁、促進される。一方、非晶質Si中に於ける多結
晶核の形成時間は、金属膜被着の有無に依存しない。従
って単結晶の成長距離は、従米法に比して約1桁向上す
る隼になる。早実、こオ′1らの試料乞600 ’C’
t−1時間アニールした時には10/Jllの又6時間
アニールした時には60μnlの横方向エピタキシャル
成長距離が得られている。
一方、金属膜を絶縁膜(2)の開孔部に先ず被着り、−
その鏝、5iJ=v堆積してもエピタキシャル成長が横
方向に進行する事は言う迄も1工い。その−例ケ第5図
に示す。図において、金属膜(12X;!単結晶出11
の上面に仮着され、その上1こ非晶質8H13)が41
J!tされfこ構造となっている。この場合、第4し1
の例とは異なシ、Si層の堆積は一回で終了する訳であ
るから、それだけ工程が簡単イヒされる事になる、 しかしながら、アニール後に得られる結晶成長距離の点
では、8g5図の手法は第4図の手法より劣る結果とな
っている。即ち、600℃で6時間アニールしても横方
向の成長距離は高々、10μm″1:あった。この原因
として、rA51Q+の例Iに於いて(瓜結晶成長が先
ず縦方向に進行し1、次いで横方向に進行する為と考え
られる。即ち、金属膜(12X;j、単結晶成長が縦方
向に進行する除に、試料の台面上にパイルアップする。
その鏝、5iJ=v堆積してもエピタキシャル成長が横
方向に進行する事は言う迄も1工い。その−例ケ第5図
に示す。図において、金属膜(12X;!単結晶出11
の上面に仮着され、その上1こ非晶質8H13)が41
J!tされfこ構造となっている。この場合、第4し1
の例とは異なシ、Si層の堆積は一回で終了する訳であ
るから、それだけ工程が簡単イヒされる事になる、 しかしながら、アニール後に得られる結晶成長距離の点
では、8g5図の手法は第4図の手法より劣る結果とな
っている。即ち、600℃で6時間アニールしても横方
向の成長距離は高々、10μm″1:あった。この原因
として、rA51Q+の例Iに於いて(瓜結晶成長が先
ず縦方向に進行し1、次いで横方向に進行する為と考え
られる。即ち、金属膜(12X;j、単結晶成長が縦方
向に進行する除に、試料の台面上にパイルアップする。
その為、金属膜被着の効果は横方向成長には余シ寄与し
なかったのであろう。
なかったのであろう。
Si膜の堆積を一回のプロセスで済まし、且つ金属膜な
単結晶Siの側壁に被着するに(J、基板単結晶SiY
エツチング法ケ用い、最初に凸型にすれば良い。その−
例ケ第6図に示す。即ち、エツチング法ン用い、先ず単
結晶8i基板(1)を凸型に整形する。
単結晶Siの側壁に被着するに(J、基板単結晶SiY
エツチング法ケ用い、最初に凸型にすれば良い。その−
例ケ第6図に示す。即ち、エツチング法ン用い、先ず単
結晶8i基板(1)を凸型に整形する。
仄いで、平担部に絶縁膜(2)を形成し1、その後、単
結晶Stの側壁部に金属膜(12檜被着する。この一連
の工程には、踵々の手法ケ用いら11るが標準的なプロ
セスは以下の様にしで行なわれる。即ち、先ず凸型に整
形した単結晶8+0)表面全域を熱窒化した後、ドライ
・エツチングし、単結晶Stの4J1+1壁邪のみに窒
化膜ン残ず。その試料を熱酸化し、単結晶S iの平面
部のみに酸化SW形成した後、窒化膜のみを選択的にエ
ツチングする。その後、金属膜乞被着すわば単結晶Si
に面接会)M4膜が被着する領域は、単結晶Stの1l
ltl壁部のみとなる。所望領域以外の金tu4膜及び
酸化膜をホ) IJソグラフイ一工程で除去した後、非
晶負stv蒸着する。勿論リフト・オフ技術ケ用い酸化
膜及び金属膜ン同時に除去し、その後、再び絶縁膜及び
非晶質s t Y形す見シても良い。その後の工程は第
4図の場合と全く同じである。或いは、上記の標準的な
工程に変えて、ういwD法の如き絶縁膜、金属膜及び非
晶%Si膜の選択形成法ン用いても良い事は貰う迄もな
い。
結晶Stの側壁部に金属膜(12檜被着する。この一連
の工程には、踵々の手法ケ用いら11るが標準的なプロ
セスは以下の様にしで行なわれる。即ち、先ず凸型に整
形した単結晶8+0)表面全域を熱窒化した後、ドライ
・エツチングし、単結晶Stの4J1+1壁邪のみに窒
化膜ン残ず。その試料を熱酸化し、単結晶S iの平面
部のみに酸化SW形成した後、窒化膜のみを選択的にエ
ツチングする。その後、金属膜乞被着すわば単結晶Si
に面接会)M4膜が被着する領域は、単結晶Stの1l
ltl壁部のみとなる。所望領域以外の金tu4膜及び
酸化膜をホ) IJソグラフイ一工程で除去した後、非
晶負stv蒸着する。勿論リフト・オフ技術ケ用い酸化
膜及び金属膜ン同時に除去し、その後、再び絶縁膜及び
非晶質s t Y形す見シても良い。その後の工程は第
4図の場合と全く同じである。或いは、上記の標準的な
工程に変えて、ういwD法の如き絶縁膜、金属膜及び非
晶%Si膜の選択形成法ン用いても良い事は貰う迄もな
い。
第6図の場合、結晶成長は横方向のみに生じる訳である
から、アニール後に得らI9る結晶成長の距離は第4図
の場合と同じであった。
から、アニール後に得らI9る結晶成長の距離は第4図
の場合と同じであった。
ところで、以上、第4〜第6図ケ用い説明1.た本発明
の第1工程に於いては金属膜(12xま被着法に、l1
l)形成されるものとした。この工程tイオン拐込み法
の如き他のプロセスに置換しても追い事は15迄もない
。
の第1工程に於いては金属膜(12xま被着法に、l1
l)形成されるものとした。この工程tイオン拐込み法
の如き他のプロセスに置換しても追い事は15迄もない
。
史に、アニール手段としては、中気炉で行なう場合を例
として説明LfCが、レーザ光、・−子ビーム及びスト
リップ・ヒーターの如き他の手段を用いても良い事も当
然である。
として説明LfCが、レーザ光、・−子ビーム及びスト
リップ・ヒーターの如き他の手段を用いても良い事も当
然である。
本発明に於ける、纂2工程は、こ2′V迄に説明(。
たいずれかの方法で第1工程ン終了した後に行なわれる
。本工程の目的は、絹1工程で形成【−た単結晶diの
上に、更に単結晶Si乞エピタキシャル成長する点にあ
る訳であるから、和に方法には限定さ第1.ない。勿論
、第1工程で形成された単結晶Si内に含まれる金属原
子のi2工橙で形成さ、lする単結晶Si内・\の拡散
は防ぐ必要はめるから、第2工程は600°C以下で行
なう事が望ましい、その観、点からは、分子線エピタキ
シャル法、光化学気相エピタキシャル法又は非晶質St
y堆積したCHC了ニールし固相エピタキシャル成長す
る手法等が有効である。
。本工程の目的は、絹1工程で形成【−た単結晶diの
上に、更に単結晶Si乞エピタキシャル成長する点にあ
る訳であるから、和に方法には限定さ第1.ない。勿論
、第1工程で形成された単結晶Si内に含まれる金属原
子のi2工橙で形成さ、lする単結晶Si内・\の拡散
は防ぐ必要はめるから、第2工程は600°C以下で行
なう事が望ましい、その観、点からは、分子線エピタキ
シャル法、光化学気相エピタキシャル法又は非晶質St
y堆積したCHC了ニールし固相エピタキシャル成長す
る手法等が有効である。
第1工程として、第4図で説明した手法を用い、その後
、第2工程として分子線エピタキシャル成長法を用い形
成しfc紙試料断面構造を第7図に示す。基板当度6[
J0℃に保持しながら、1に伽の速度でSi%5堆積し
た所、単結晶S i (14)ljJ上には単結晶5i
(16)が、又、非晶’jQ 5t(13XvfiCG
:!多結晶5t(1万が形成さ11た。又、これらの試
料tイオン・マイクロ・アナライザーを用い不純物分析
した所、SiJ裔(15)及び(16YS1.J中には
金属原子(12)は全く含まれていなかった。
、第2工程として分子線エピタキシャル成長法を用い形
成しfc紙試料断面構造を第7図に示す。基板当度6[
J0℃に保持しながら、1に伽の速度でSi%5堆積し
た所、単結晶S i (14)ljJ上には単結晶5i
(16)が、又、非晶’jQ 5t(13XvfiCG
:!多結晶5t(1万が形成さ11た。又、これらの試
料tイオン・マイクロ・アナライザーを用い不純物分析
した所、SiJ裔(15)及び(16YS1.J中には
金属原子(12)は全く含まれていなかった。
本発明は、同相成長法で絶縁膜士に単結晶成長を行うの
で、表面が平担な、極めてすぐれた単結晶膜が沓らオフ
、三次元デバイス等に使用する事ができる。
で、表面が平担な、極めてすぐれた単結晶膜が沓らオフ
、三次元デバイス等に使用する事ができる。
第1図は、従来の単結晶成長ケ示す模式図、艙2図はエ
ピタキシャル成長の速度と多結晶の核発生の関係ン示す
図、第6図は従来の単結晶成長を産す模式図、第4〜第
71は本発明の昼なる実施例を示す図である。 1・・・基板、2・・・絶縁膜、6・・・単結晶膜−4
・・・浴融部分、5・・・非晶個展又は多結晶膜、6・
・・レーザ光、7・・・レーザ光の走査方向、8・・・
エピタキシャル成長速度、?・・・多結晶の核発生速度
、1[]・・・多結晶粒、11・・・エピタキシャル成
長ノネ1.12・・・金Ml1m、13・・・非晶質膜
、14・・・単結晶成長層、15・・・単結晶成長層、
16・・・単結晶膜、17・・・多結晶膜。 第1図 第2図 :S戻(°C) ’/AT (eV〜勺 第3図 第 4 聞 第 5 図 第 ム 図
ピタキシャル成長の速度と多結晶の核発生の関係ン示す
図、第6図は従来の単結晶成長を産す模式図、第4〜第
71は本発明の昼なる実施例を示す図である。 1・・・基板、2・・・絶縁膜、6・・・単結晶膜−4
・・・浴融部分、5・・・非晶個展又は多結晶膜、6・
・・レーザ光、7・・・レーザ光の走査方向、8・・・
エピタキシャル成長速度、?・・・多結晶の核発生速度
、1[]・・・多結晶粒、11・・・エピタキシャル成
長ノネ1.12・・・金Ml1m、13・・・非晶質膜
、14・・・単結晶成長層、15・・・単結晶成長層、
16・・・単結晶膜、17・・・多結晶膜。 第1図 第2図 :S戻(°C) ’/AT (eV〜勺 第3図 第 4 聞 第 5 図 第 ム 図
Claims (1)
- 1、単結晶半導体、非晶質半導体膜、絶縁膜及び金属膜
よりなる糸に於いて、非晶質半導体膜は金属膜及び絶縁
膜を介して単結晶半導体と微絖している構造を特徴とし
、上記の非晶質半導体膜ン加熱し、固相成長法にエカ単
結晶化させる方法に於いて、上記の金属膜を介し単結晶
半導体と接続している部分工9固相エピタキシャル成長
させる事を特徴とした半導体結晶膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24383483A JPS60136304A (ja) | 1983-12-26 | 1983-12-26 | 半導体単結晶膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24383483A JPS60136304A (ja) | 1983-12-26 | 1983-12-26 | 半導体単結晶膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60136304A true JPS60136304A (ja) | 1985-07-19 |
Family
ID=17109632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24383483A Pending JPS60136304A (ja) | 1983-12-26 | 1983-12-26 | 半導体単結晶膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60136304A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07321339A (ja) * | 1993-06-25 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US5804473A (en) * | 1995-09-26 | 1998-09-08 | Fujitsu Limited | Thin film semiconductor device having a polycrystal active region and a fabrication process thereof |
US5882960A (en) * | 1993-06-25 | 1999-03-16 | Semiconductor Energy Laboratory Co., Ltd | Method of preparing a semiconductor having a controlled crystal orientation |
US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
JP2004140399A (ja) * | 2003-12-24 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
CN1299331C (zh) * | 1992-12-04 | 2007-02-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
-
1983
- 1983-12-26 JP JP24383483A patent/JPS60136304A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1299331C (zh) * | 1992-12-04 | 2007-02-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US5882960A (en) * | 1993-06-25 | 1999-03-16 | Semiconductor Energy Laboratory Co., Ltd | Method of preparing a semiconductor having a controlled crystal orientation |
US5895933A (en) * | 1993-06-25 | 1999-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
US6756657B1 (en) | 1993-06-25 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of preparing a semiconductor having controlled crystal orientation |
JPH07321339A (ja) * | 1993-06-25 | 1995-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
US6627487B2 (en) | 1994-10-07 | 2003-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6211536B1 (en) | 1994-10-07 | 2001-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
US5942768A (en) * | 1994-10-07 | 1999-08-24 | Semionductor Energy Laboratory Co., Ltd. | Semiconductor device having improved crystal orientation |
US5804473A (en) * | 1995-09-26 | 1998-09-08 | Fujitsu Limited | Thin film semiconductor device having a polycrystal active region and a fabrication process thereof |
JP2004140399A (ja) * | 2003-12-24 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタの作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60136304A (ja) | 半導体単結晶膜の製造方法 | |
JPH0562451B2 (ja) | ||
Celler et al. | Seeded recrystallization of thick polysilicon films on oxidized 3‐in. wafers | |
JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
JPS6119116A (ja) | 半導体装置の製造方法 | |
JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
JPS5825220A (ja) | 半導体基体の製作方法 | |
JPS6163018A (ja) | Si薄膜結晶層の製造方法 | |
JPS5945996A (ja) | 半導体の気相成長方法 | |
JPS6347256B2 (ja) | ||
JPS60234312A (ja) | Soi膜形成方法 | |
JPH0334533A (ja) | 半導体結晶層の製造方法 | |
JPS6317220B2 (ja) | ||
JPS61117821A (ja) | 半導体装置の製造方法 | |
JPS60235788A (ja) | 単結晶膜の形成方法 | |
JPS6236382B2 (ja) | ||
JPS5939022A (ja) | 半導体単結晶薄膜の製造方法 | |
JPH0277113A (ja) | Soi構造の形成方法 | |
JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
JPS6233415A (ja) | 単結晶半導体膜の製造方法 | |
JPH0834176B2 (ja) | 半導体単結晶層の製造方法 | |
JPS59101822A (ja) | 半導体装置用基板の製造方法 | |
JPS61212012A (ja) | Soi構造形成方法 | |
JPS63166213A (ja) | 非単結晶薄膜の溶融再結晶化方法 | |
JPS5812320A (ja) | 半導体装置の製造方法 |