JP2000164894A - 半導体構成素子並びに該半導体構成素子の製造方法 - Google Patents

半導体構成素子並びに該半導体構成素子の製造方法

Info

Publication number
JP2000164894A
JP2000164894A JP11330033A JP33003399A JP2000164894A JP 2000164894 A JP2000164894 A JP 2000164894A JP 11330033 A JP11330033 A JP 11330033A JP 33003399 A JP33003399 A JP 33003399A JP 2000164894 A JP2000164894 A JP 2000164894A
Authority
JP
Japan
Prior art keywords
layer
substrate
epitaxial layer
doping type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11330033A
Other languages
English (en)
Inventor
Guenter Igel
イーゲル ギュンター
Joachim Krumrey
クルムライ ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JP2000164894A publication Critical patent/JP2000164894A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/885—Esaki diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 より向上された電気特性と、特に僅かな順電
圧と、必要に応じて低減された温度係数を有する、ツェ
ナーダイオードを有する半導体構成素子を提供するこ
と。 【解決手段】 第２のドーピングタイプの領域は、高濃
度ドーピング領域であり、該高濃度ドーピング領域は、
ｐｎツェナー接合部の形成のために、基板とエピタキシ
ャル層の間の境界面近傍において基板まで延在してお
り、ショットキー金属層は拡散された領域を少なくとも
部分的に覆っているように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、少なくとも１つの
高濃度ドーピングされたダイオード、例えばツェナーダ
イオードまたはトンネルダイオードを有し、さらに少な
くとも１つの並列に接続されたショットキーダイオード
を有している半導体構成素子であって、第１のドーピン
グタイプで高濃度ドーピングされた基板上に同じドーピ
ングタイプで低濃度ドーピングされたエピタキシャル層
を有しており、前記エピタキシャル層には第２のドーピ
ングタイプの領域が拡散されており、前記エピタキシャ
ル層の基板から離れた側には、当該エピタキシャル層と
ショットキー金属層との間にショットキー接合部が形成
されている半導体構成素子に関しており、さらに本発明
はそのような半導体構成素子の製造方法に関する。
【０００２】
【従来の技術】通常の構造形式のツェナーダイオード
は、通流方向での比較的高い電圧降下のために、出力損
失も相応に大きい。いわゆる逆並列ｐｎ接合部によって
実現されるダブルツェナーダイオードの場合には、１つ
のダイオードのツェナー電圧に対して他方のダイオード
の順方向電圧が加算される。この順方向電圧は、線路抵
抗に基づいて比較的高いプロセス変動の影響を受け、そ
れに応じた製品のばらつきも生じ得る。
【０００３】特許出願文献 JP 8-107 222 A 明細書から
は、ツェナーダイオードを有する次のような半導体構成
素子が公知である。すなわち第１のドーピングタイプで
高濃度ドーピング（Ｎ＋）された基板上に同じドーピン
グタイプで低濃度ドーピング（Ｎ−）されたエピタキシ
ャル層を有し、このエピタキシャル層内へ第２のドーピ
ングタイプ（Ｐ）の領域が拡散され、エピタキシャル層
における基板とは反対の側にショットキー接合部がエピ
タキシャル層とショットキー金属層の間に形成されてい
る半導体構成素子が公知である。
【０００４】しかしながらこの半導体構成素子の層構造
は比較的複雑であり、それに応じて必要な拡散過程やリ
ソグラフィステップも多くなり、このことは構成素子の
製造コストを高める。
【０００５】とりわけショットキー接合部とツェナー接
合部に対して２つの金属化が必要であり、その他にもこ
のショットキー接合部を囲繞する保護リングは別個のス
テップで形成されなければならない。
【０００６】エピタキシャル層内部のツェナー接合部の
位置と基板に接触する外部端子の１つによって、ダイオ
ード電流は比較的低い導電性のエピタキシャル層を介し
て通流し、そのため差異のある、より高いツェナー抵抗
が存在する。
【０００７】特許出願文献 JP 62-165 978 A 明細書か
らは、次のような半導体構成素子が公知である。すなわ
ち基板上に拡散された領域を有しその中にショットキー
接合部を有している半導体構成素子が公知である。相反
する導電タイプと２重の拡散領域は、ショットキー電極
の周囲にあり、オーム電極は外部領域に存在する。ツェ
ナーダイオードは、２重の拡散領域によって形成されて
いる。この構造を用いて一方ではショットキーダイオー
ドが形成され、これは非常に短いスイッチング時間を有
し、他方では並列に接続されたツェナーダイオードが形
成されている。このツェナー電圧は、阻止方向の過電圧
に対して敏感なショットキーダイオードが電圧ピーク前
に保護されるように選定されている。
【０００８】二重拡散された領域によって形成されるツ
ェナー接合部は当該装置の上側に対してほぼ直角に延在
している。それにより２つの領域に対する拡散濃度は表
面から内部方向に向けて均等に低減している。この濃度
の低下によって、ツェナー接合部に対しては非常に狭幅
な表面近傍領域だけしか有効でなく、それによってツェ
ナーダイオードの電流負荷に対する耐性も極僅かなもの
になってしまう。
【０００９】また非対称的な配置構成によって、２つの
フォトリソグラフィステップが必要となり、このためコ
ストも高くなる。その他にも２つの端子が相互に隣接し
て配置されるため、半導体配置構成における有効な面利
用率も低い。
【００１０】
【発明が解決しようとする課題】本発明の課題は、より
向上された電気特性と、特に僅かな順電圧と、必要に応
じて低減された温度係数を有する、ツェナーダイオード
を有する半導体構成素子を提供することである。またそ
の他に、このような半導体構成素子の低コストな製造方
法を実現することである。
【００１１】
【課題を解決するための手段】前記課題は本発明によ
り、第２のドーピングタイプの領域は、高濃度ドーピン
グ領域であり、該高濃度ドーピング領域は、ｐｎツェナ
ー接合部の形成のために、基板とエピタキシャル層の間
の境界面近傍において基板まで延在しており、ショット
キー金属層は拡散された領域を少なくとも部分的に覆っ
ているように構成されて解決される。
【００１２】
【発明の実施の形態】ショットキー接合部によってツェ
ナーダイオードにはショットキーダイオードが並列に接
続される。これはツェナーダイオードの順方向において
電流通流を果たし、そこにおいては比較的僅かな電圧降
下とそれに応じた僅かな損失電力しか生じない。この半
導体構成素子のもとでは、非常に簡単な構造にも係わら
ず特に良好な電気特性が得られる。これは、特に電流耐
性と直通抵抗に関する。なぜなら一方では所要の電流耐
性がツェナー接合部に問題なくマッチングしており、そ
の他にも電流経過において抵抗の高まった層が存在しな
いからである。このことは少ない損失出力に寄与する。
【００１３】本発明によるそのような半導体構成素子の
製造方法においては、第１のドーピングタイプで高濃度
ドーピングされた基板上に同じドーピングタイプで低濃
度ドーピングされたエピタキシャル層を被着し、続いて
該エピタキシャル層内へ、第２のドーピングタイプの高
濃度ドーピング領域を拡散させ、該高濃度ドーピング領
域は基板とエピタキシャル層の間の境界面の近傍におい
て基板層まで延在しており、前記エピタキシャル層の基
板とは離れた側に、拡散された領域の範囲を少なくとも
部分的に覆うショットキー金属層を、エピタキシャル層
とショットキー金属層の間のショットキー接合部形成の
ために、被着される。
【００１４】この方法は、僅かなリソグラフィステップ
と拡散過程のみで実施可能である。特に唯１つの金属化
だけしか必要がなく、エピタキシャル層への高濃度ドー
ピング領域の拡散の際には、ｐｎ接合部の形成のために
同時にショットキー接合部に対する保護リングが形成さ
れる。そのためそれに対して別個の方法ステップが必要
となることはない。総体的にこの本発明による方法での
製造コストは、このような半導体構成素子の従来方式で
の製造方法に比べて約半減できるものである。
【００１５】請求項２に記載の別の実施形態によれば、
第１のドーピングタイプの高濃度ドーピングされた基板
内に、ｐｎツェナー接合部の形成のために第２のドーピ
ングタイプで高濃度ドーピングされた層が領域状に設け
られており、基板内の前記高濃度ドーピングされた層か
らエピタキシャル層内へ第２のドーピングタイプで低濃
度ドーピングされた領域がエピタキシャル層の表面まで
延在しており、ショットキー金属層は、低濃度ドーピン
グされ拡散されている領域を、当該低濃度ドーピング領
域とショットキー金属層の間のさらなるショットキー接
合部の形成と、ショットキー金属層とエピタキシャル層
の間のショットキー接合部の形成のために、少なくとも
部分的に覆われる。
【００１６】この実施形態では、逆に極性付けられたツ
ェナーダイオードとショットキーダイオードの直列接続
によって、ツェナーダイオードが正の温度係数を有して
いる場合、温度係数の低いツェナーダイオードが形成さ
れる。これは約５.６Ｖの場合のものである。その他に
ツェナーダイオードのの順方向において極性付けられ、
ツェナーダイオードと第１のショットキーダイオードか
らなる直列回路に対して並列に接続されたショットキー
ダイオードによって、低い順電圧が達成される。
【００１７】本発明の別の構成例によれば、請求項１ま
たは２による層構造が共通の基板上に相互に隣接して配
置される。請求項１の特徴との組合わせにおいては、次
にような逆並列に接続された配置構成が得られる。この
場合２つの逆並列に接続された分岐は、それぞれ１つの
ツェナーダイオードと、並列に接続されたショットキー
ダイオードを有する。
【００１８】請求項２に記載の特徴部分との組合わせに
おいては、それぞれ逆方向に直列回路内に配設されたツ
ェナーダイオードとショットキーダイオード、並びにこ
の直列回路に並列に接続されツェナーダイオードと同じ
極性付けをされたさらなるショットキーダイオードを有
する、逆並列に接続された装置が得られる。
【００１９】逆並列に接続された複数のダイオードグル
ープを有する２つの配置構成においては、比較的低い温
度係数の他にも所定のツェナー電圧範囲において過電圧
の際の保護機能が得られる。この逆並列な配置構成によ
れば、過電圧の他にも種々の極性が導出される。
【００２０】本発明による半導体構成素子の製造方法の
別の有利な実施例は、従属請求項５および６に記載され
る。
【００２１】
【実施例】次に本発明を図面に基づき以下に詳細に説明
する。
【００２２】図にはそれぞれ半導体構成素子１，１ａ〜
１ｄの外部端子に符号ＡとＢが付されている。図１に示
されている半導体構成素子１は、図２に同じ回路に基づ
いて示されているように、ツェナーダイオード２とショ
ットキーダイオード３からなる並列回路を形成してい
る。図１に示されている構成素子は、第１のドーピング
タイプで高濃度ドーピングされた基板４を有している。
この基板には同じドーピングタイプで低濃度ドーピング
されたエピタキシャル層５が被着されている。このエピ
タキシャル層５内には第２のドーピングタイプで高濃度
ドーピングされた環状の領域６が拡散されている。この
場合この拡散領域６は、少なくとも基板４とエピタキシ
ャル層５の間の境界面７まで延在している。それによ
り、これらの異なるドーピングタイプで高濃度ドーピン
グされた２つの領域間ではツェナーｐｎ接合部８とそれ
に伴う図２によるツェナーダイオード２が形成される。
エピタキシャル層５の上には開口部１０を備えた絶縁層
９が存在する。この開口部１０は、ショットキー金属層
１１によって覆われ、この金属層側では少なくとも部分
的に前記拡散領域６とコンタクトしている。高濃度ドー
ピング領域６とショットキー金属層１１の間には、オー
ム接合部１２が形成される。
【００２３】ショットキー金属層１１は環状の領域６と
のコンタクトの他にもこの環状領域間にあるエピタキシ
ャル層５と面状にコンタクトしており、これらの２つの
層の間では面状のショットキー接合部１３が形成され、
それに伴って図２に示されているショットキーダイオー
ド３が形成される。
【００２４】このショットキーダイオード３とツェナー
ダイオード２との並列接続によって、実質的に、比較的
僅かな順電圧を備えたツェナーダイオードが形成され
る。それに応じて順方向では、簡素なツェナーダイオー
ドに対して実質的に半減された損失出力しか伴わない。
【００２５】図４に示している回路では、図２による配
置構成に対して付加的に１つのショットキーダイオード
１４が逆並列の形態でツェナーダイオード２に対して直
列に接続されている。
【００２６】この回路装置を用いることにより、低減さ
れた順電圧の他にもさらに比較的低い温度係数が所定の
ツェナー電圧範囲において達成される。このことは特に
有利には、約５Ｖのツェナー電圧から顕著となる。
【００２７】図３には、図４に示されているダイオード
回路装置に相応する半導体構成素子１ａの構造が断面図
で示されている。そのような半導体構成素子１ａの製造
に対しては、第１のドーピングタイプで高濃度ドーピン
グされた基板４の上に、特に第２のドーピングタイプで
高濃度ドーピングされた環状の層１５がツェナーｐｎ接
合部１６形成のために領域状に設けられている。
【００２８】第１のドーピングタイプで低濃度ドーピン
グされたエピタキシャル層５の被着に対して、第２のド
ーピングタイプでの高濃度ドーピング層１５からは自動
ドーピングにより低濃度ドーピング領域１７が形成され
る。これはエピタキシャル層５の表面まで延在する。
【００２９】この実施例においても、エピタキシャル層
５が開口部１０を備えた絶縁層９によって領域状に覆わ
れ、この開口部１０はショットキー金属層１１によって
覆われる。第２のドーピングタイプの低濃度ドーピング
領域１７は、このショットキー金属層１１とコンタクト
し、図４のショットキーダイオード１４に相応するショ
ットキー接合部１８を形成している。
【００３０】逆並列に接続されたツェナーダイオード２
とショットキーダイオード１４からなる直列回路に対し
て並列に、ツェナーｐｎ接合部１６とショットキー接合
部１８に相応するショットキーダイオード３（図４）が
接続されている。図３ではショットキー金属層１１と、
環状領域１７間にあるエピタキシャル層５との間にショ
ットキー接合部１３が存在している。
【００３１】図１による装置も図３による装置も基板上
で多重に隣接して形成してもよい。図１による２つの装
置では、相互に隣接してそれぞれツェナーダイオード２
とショットキーダイオード３からなる並列回路をそれぞ
れ備えた２つのダイオードグループが生じる。この場合
これらの２つの装置は、相互に逆並列に接続されてもよ
い。その際には２つのグループ間の接合箇所が基板に４
に相応し得る。
【００３２】図５には図３に示されている装置が相隣接
して２つ設けられている実施例を示したものである。そ
れに対応する回路は図６に示されている。図１もしくは
図３による装置の複数並んだものでは、個々のダイオー
ドグループ（ツェナーダイオード２およびショットキー
ダイオード３ないしツェナーダイオード２および２つの
ショットキーダイオード３，１４）が別個の半導体シス
テムとして１つの回路の内部に設けられている。この場
合注意しなければならないことは、個々のシステム間の
電気的接続が共通の基板によって相応に存在しているこ
とである。これらのシステムの相互に隣接した直接的な
配置構成によりこれらのシステムが実際には製造偏差を
有さず、それによって十分に等しいパラメータないしは
良好な同じ電気特性を有する。
【００３３】図６に示されているように２つのシステム
が使用されている場合（この場合外部端子ＡとＢのみが
使用されている）には、次のようなツェナーダイオード
装置が形成される。すなわち、一方ではツェナーダイオ
ード２，２ａに直列に接続されたショットキーダイオー
ド１４，１４ａによって所定のツェナー電圧範囲におい
て比較的低い温度係数を有し、他方では当該装置のもと
でショットキーダイオード３,３ａによって過電圧保護
機能が外部端子Ａ，Ｂのもとに生じる電圧の極性に依存
せずに存在するようなツェナーダイオード装置が形成さ
れる。
【００３４】図１による装置が２つ相互に隣接して設け
られる場合には、既に前述したように、個々のシステム
自体は１つの回路内に設けられ、別の側では、それぞれ
ツェナーダイオード２とショットキーダイオード３から
なる２つのグループの逆並列な回路と、ツェナーダイオ
ードシステムの保護機能が生じる。なぜなら種々異なる
極性の過電圧が導出されるからである。
【００３５】図７および図８は図２およびず６による回
路のさらなる相応の半導体構成素子を示しており、この
場合は図１および図５からは異なっており、高濃度ドー
ピングされた基板層４に、エピタキシャル層５とは反対
の側にｐ形ドーピングされた半導体材料からなる支持層
１９が設けられている。
【００３６】基板４ａは、この場合比較的薄く形成され
ている。なぜならこの配置構成のもとでは支持層１９が
機械的な安定化を担っているからである。有利にはこの
配置構成は良好な積分手段のためにも集積回路内へ設け
られる。なぜならこの場合基本的にｐ形支持層のもとで
利用されるからである。外部端子Ａ，Ｂは支持層１９と
は反対の構成素子側１ｃ、１ｄに配設される。高濃度ド
ーピング（ｎ＋＋）された基板層４ａの電流通流に有効
な範囲は、比較的狭幅なので、これは相応に薄く形成さ
れてもよいし、例えば約１μｍの厚さを有していてもよ
い。それに対して機械的な安定化に用いられる支持層１
９の層厚さは１００μｍかそれ以上であってもよい。
【００３７】非常に薄い基板層４ａによれば、ツェナー
ダイオードを形成するｐｎ接合部（８，１６）のもとで
トンネルダイオード効果を生じさせ、１つまたは複数の
トンネルダイオードが形成されるくらいに高くドーピン
グさせる手段も成り立つ。このトンネルダイオードを有
する半導体構成素子は、高周波技法で用いられ得る。
【図面の簡単な説明】
【図１】１つのツェナーダイオードに並列に接続された
ショットキーダイオードを有するダイオード配置構成の
断面図である。
【図２】図１に類似したダイオード回路を示した図であ
る。
【図３】ツェナーダイオードに逆並列に接続されたショ
ットキーダイオード、並びにこの直列回路に並列に配置
されたショットキーダイオードを有するダイオード配置
構成の断面図である。
【図４】図３に類似したダイオード回路を示した図であ
る。
【図５】図３によるダイオード構成が隣接して２つ配置
されている実施例の断面図である。
【図６】図５による実施形態に類似した回路構成を示し
た図である。
【図７】図１に相応するダイオード配置構成の断面図で
ある。但しこの場合付加的な支持層と隣接的に配設され
た外部端子を有している。
【図８】図５にほぼ相応するダイオード構成の断面図で
ある。但しここでは付加的な支持層を有している。
【符号の説明】
１ 半導体構成素子 ２ ツェナーダイオード ３ ショットキーダイオード ４ 基板 ５ エピタキシャル層 ６ 拡散領域 ７ 境界面 ８ ツェナーｐｎ接合部 ９ 絶縁層 １０ 開口部 １１ ショットキー金属層 １４ 逆並列ショットキーダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヨアヒム クルムライ ドイツ連邦共和国 ミュンヘン アム リ リエンベルク ４

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも１つの高濃度ドーピングされ
    たダイオード、例えばツェナーダイオードまたはトンネ
    ルダイオードを有し、さらに少なくとも１つの並列に接
    続されたショットキーダイオードを有している半導体構
    成素子であって、 第１のドーピングタイプで高濃度ドーピングされた基板
    （４）上に同じドーピングタイプで低濃度ドーピングさ
    れたエピタキシャル層（５）を有しており、 前記エピタキシャル層には第２のドーピングタイプの領
    域（６）が拡散されており、 前記エピタキシャル層（５）の基板から離れた側には、
    当該エピタキシャル層（５）とショットキー金属層との
    間にショットキー接合部（１３）が形成されている形式
    のものにおいて、 前記第２のドーピングタイプの領域（６）は、高濃度ド
    ーピング領域であり、該高濃度ドーピング領域は、ｐｎ
    ツェナー接合部（８）の形成のために、基板（４）とエ
    ピタキシャル層（５）の間の境界面近傍において基板
    （４）まで延在しており、ショットキー金属層は拡散さ
    れた領域を少なくとも部分的に覆っていることを特徴と
    する半導体構成素子。
  2. 【請求項２】 少なくとも１つのツェナーダイオード
    と、それに対して並列に接続された少なくとも１つのシ
    ョットキーダイオードを有している半導体構成素子であ
    って、 第１のドーピングタイプで高濃度ドーピングされた基板
    （４）上に同じドーピングタイプで低濃度ドーピングさ
    れたエピタキシャル層（５）を有しており、 前記エピタキシャル層内には第２のドーピングタイプの
    領域（６）が拡散されており、 前記エピタキシャル層（５）の基板から離れた側には、
    当該エピタキシャル層（５）とショットキー金属層との
    間にショットキー接合部（１３）が形成されている形式
    のものにおいて、 第１のドーピングタイプの高濃度ドーピングされた基板
    （４）内に、ｐｎツェナー接合部（１６）の形成のため
    に第２のドーピングタイプで高濃度ドーピングされた層
    （１５）が領域状に設けられており、 基板（４）内の前記高濃度ドーピングされた層（１５）
    からエピタキシャル層（５）内へ第２のドーピングタイ
    プで低濃度ドーピングされた領域（１７）がエピタキシ
    ャル層（５）の表面まで延在しており、 ショットキー金属層は、低濃度ドーピングされ拡散され
    ている領域（１７）を、当該低濃度ドーピング領域（１
    ７）とショットキー金属層（１１）の間のさらなるショ
    ットキー接合部（１８）の形成と、ショットキー金属層
    とエピタキシャル層（５）の間のショットキー接合部
    （１８）の形成のために、少なくとも部分的に覆ってい
    ることを特徴とする半導体構成素子。
  3. 【請求項３】 前記請求項１または２による層構造が共
    通の基板（４）上に相互に隣接して配設されている、請
    求項１または２記載の半導体構成素子。
  4. 【請求項４】 前記エピタキシャル層（５）から離れた
    側の高濃度ドーピングされた基板（４ａ）に、ｐ形ドー
    ピングされた半導体材料からなる支持層（１９）が設け
    られており、さらに外部端子（Ａ，Ｂ）が当該構成素子
    の前記支持層（１９）から離れた側に配設されている、
    請求項１〜３いずれか１項記載の半導体構成素子。
  5. 【請求項５】 前記高濃度ドーピングされた基板層（４
    ａ）は、約１μｍの範囲の厚さを有し、前記支持層（１
    ９）は、約１００μｍもしくはそれ以上の範囲の厚さを
    有している、請求項４記載の半導体構成素子。
  6. 【請求項６】 前記薄い基板層（４ａ）のドーピング
    は、当該基板層（４ａ）と別のドーピングタイプの当接
    する高濃度ドーピング層との間のトンネルダイオード効
    果に対して選定されている、請求項４または５記載の半
    導体構成素子。
  7. 【請求項７】 第１のドーピングタイプで高濃度ドーピ
    ングされた基板（４）上に同じドーピングタイプで低濃
    度ドーピングされたエピタキシャル層（５）を被着し、 続いて前記エピタキシャル層（５）内へ、第２のドーピ
    ングタイプの高濃度ドーピング領域（６）を拡散させ、
    該高濃度ドーピング領域（６）は、基板（４）とエピタ
    キシャル層（５）の間の境界面（７）近傍にてｐｎツェ
    ナー接合部（８）形成のために基板層まで延在してお
    り、 前記エピタキシャル層（５）の基板から離れた側に、拡
    散された領域範囲を少なくとも部分的に覆うショットキ
    ー金属層（１１）を被着させ、エピタキシャル層（５）
    とショットキー金属層の間にショットキー接合部（１
    ３）を形成することを特徴とする請求項１に記載の半導
    体構成素子の製造方法。
  8. 【請求項８】 第１のドーピングタイプで高濃度ドーピ
    ングされた基板（４）内に、第２のドーピングタイプで
    高濃度ドーピングされた層（１５）を領域状に設けてｐ
    ｎツェナー接合部（１６）を形成し、 引続き第１のドーピングタイプで低濃度ドーピングされ
    たエピタキシャル層（５）の基板（４）への被着のもと
    で、基板内に設けられた第２のドーピングタイプで高濃
    度ドーピングされた層（１５）からエピタキシャル層
    （５）内部への自動ドーピングによって、第２のドーピ
    ングタイプで低濃度ドーピングされた領域（１７）を形
    成し、該低濃度ドーピング領域（１７）はエピタキシャ
    ル層の表面まで延在しており、エピタキシャル層（５）
    の基板から離れた側に、低濃度ドーピングされた拡散領
    域（１７）を少なくとも部分的に覆うショットキー金属
    層（１１）を被着し、前記低濃度ドーピング領域（１
    ７）とショットキー金属層（１１）の間にショットキー
    接合部（１８）を形成し、ショットキー金属層とエピタ
    キシャル層（５）の間にさらなるショットキー接合部
    （１３）を形成することを特徴とする、請求項２に記載
    の半導体構成素子の製造方法。
  9. 【請求項９】 前記請求項７または８による層構造を共
    通の基板（４）上に相互に隣接するように形成する、請
    求項７または８記載の方法。
JP11330033A 1998-11-21 1999-11-19 半導体構成素子並びに該半導体構成素子の製造方法 Pending JP2000164894A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853743A DE19853743C2 (de) 1998-11-21 1998-11-21 Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente
DE19853743.3 1998-11-21

Publications (1)

Publication Number Publication Date
JP2000164894A true JP2000164894A (ja) 2000-06-16

Family

ID=7888549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11330033A Pending JP2000164894A (ja) 1998-11-21 1999-11-19 半導体構成素子並びに該半導体構成素子の製造方法

Country Status (4)

Country Link
US (1) US6225653B1 (ja)
EP (1) EP1003218A1 (ja)
JP (1) JP2000164894A (ja)
DE (1) DE19853743C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258450A (ja) * 2009-04-25 2010-11-11 ▲徳▼微科技股▲分▼有限公司 改善された高電流挙動を有するショットキーダイオード、およびこれを製造する方法
JP2014078570A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 整流回路及び半導体装置
WO2023243537A1 (ja) * 2022-06-17 2023-12-21 新電元工業株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825073B1 (en) * 2003-09-17 2004-11-30 Chip Integration Tech Co., Ltd. Schottky diode with high field breakdown and low reverse leakage current
US20050269695A1 (en) * 2004-06-07 2005-12-08 Brogle James J Surface-mount chip-scale package
US7304246B2 (en) * 2005-02-15 2007-12-04 Grover Scott Huffman Design for linear broadband low frequency cable
KR100689884B1 (ko) 2005-02-15 2007-03-09 삼성전자주식회사 쇼트키 다이오드를 이용한 노이즈 제거를 위한 반도체 소자및 그 제조방법
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
FR2914784B1 (fr) * 2007-04-05 2009-08-14 St Microelectronics Sa Composant dipolaire unidirectionnel a protection en surintensite.
CN103681318B (zh) * 2012-09-18 2016-06-29 桂林斯壮微电子有限责任公司 使用硅的选择氧化技术制造结势垒肖特基二极管的方法
DE102017121693B4 (de) 2017-09-19 2022-12-08 Infineon Technologies Ag Dotierungsverfahren
CN108400134A (zh) * 2018-05-11 2018-08-14 江苏能华微电子科技发展有限公司 一种肖特基二极管组件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110775A (en) * 1976-08-23 1978-08-29 Festa Thomas A Schottky diode with voltage limiting guard band
DE2916114A1 (de) * 1978-04-21 1979-10-31 Hitachi Ltd Halbleitervorrichtung
JPS5785266A (en) * 1980-11-17 1982-05-27 Toshiba Corp Zener diode
EP0074642B1 (en) * 1981-09-11 1989-06-21 Nippon Telegraph And Telephone Corporation Low-loss and high-speed diodes
JPS58168255A (ja) * 1982-03-30 1983-10-04 Fujitsu Ltd 半導体装置
JPS62165978A (ja) * 1986-01-17 1987-07-22 Sanyo Electric Co Ltd 保護ダイオ−ド
GB8722679D0 (en) * 1987-09-26 1987-11-04 Measurement Tech Ltd Electrical safety barriers
US4890143A (en) * 1988-07-28 1989-12-26 General Electric Company Protective clamp for MOS gated devices
JPH0766975B2 (ja) * 1988-12-09 1995-07-19 サンケン電気株式会社 複合型ダイオード装置
FR2689317B1 (fr) * 1992-03-26 1994-06-17 Sgs Thomson Microelectronics Circuit integre constituant un reseau de diodes de protection.
DE69433738T2 (de) * 1993-09-07 2005-03-17 Murata Mfg. Co., Ltd., Nagaokakyo Halbleiterelement und Verfahren zur Herstellung desselben
JPH08107222A (ja) * 1994-10-05 1996-04-23 Rohm Co Ltd ツェナーダイオード
DE19653457C2 (de) * 1996-12-20 1999-03-25 Gen Semiconductor Ireland Macr Schottky-Diode sowie Verfahren zu ihrer Herstellung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258450A (ja) * 2009-04-25 2010-11-11 ▲徳▼微科技股▲分▼有限公司 改善された高電流挙動を有するショットキーダイオード、およびこれを製造する方法
US8525288B2 (en) 2009-04-25 2013-09-03 Eris Technology Corporation Schottky diode with improved high current behavior
JP2014078570A (ja) * 2012-10-09 2014-05-01 Toshiba Corp 整流回路及び半導体装置
WO2023243537A1 (ja) * 2022-06-17 2023-12-21 新電元工業株式会社 半導体装置

Also Published As

Publication number Publication date
US6225653B1 (en) 2001-05-01
EP1003218A1 (de) 2000-05-24
DE19853743C2 (de) 2000-10-12
DE19853743A1 (de) 2000-05-31

Similar Documents

Publication Publication Date Title
JP4369230B2 (ja) サージ防護半導体装置
KR100916690B1 (ko) 반도체 장치 및 그 제조 방법
JPS6358380B2 (ja)
JP2006173437A (ja) 半導体装置
JP2000164894A (ja) 半導体構成素子並びに該半導体構成素子の製造方法
KR20090047073A (ko) 과도 전압 억제 소자 및 그 제조 방법
JP2000294778A (ja) 半導体装置
KR101621145B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
JP3551154B2 (ja) 半導体素子
JP2719569B2 (ja) 半導体装置
JPH0997901A (ja) 半導体装置
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
JP3963751B2 (ja) サイリスタ
JP4260414B2 (ja) サイリスタ
JP4907341B2 (ja) サイリスタ
JP4697384B2 (ja) 半導体装置
JPS6048906B2 (ja) 集積回路装置用保護回路
JP2881907B2 (ja) 電力用半導体装置
JPH09181335A (ja) 半導体装置
JP3998514B2 (ja) サイリスタ
JP4423855B2 (ja) 複合型半導体素子およびその製造方法
JP2021190531A (ja) Ｔｖｓダイオードおよびｔｖｓダイオードの製造方法
JP2006510197A (ja) バイポーラ横向きパワー・トランジスタを有する半導体構成要素
JPH02256279A (ja) アバランシェ降伏型接合を有する半導体装置
JPH0462838A (ja) 半導体装置