JPH08107222A - ツェナーダイオード - Google Patents
ツェナーダイオードInfo
- Publication number
- JPH08107222A JPH08107222A JP24098394A JP24098394A JPH08107222A JP H08107222 A JPH08107222 A JP H08107222A JP 24098394 A JP24098394 A JP 24098394A JP 24098394 A JP24098394 A JP 24098394A JP H08107222 A JPH08107222 A JP H08107222A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- diffusion region
- semiconductor substrate
- schottky barrier
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ツェナーダイオードに関し、特に順方向電圧
の低いツェナーダイオードを得ることで極性の判別をよ
り確実に行う。 【構成】 Ｎ+型の半導体基板１にＮ-型のエピタキシャ
ル層２が形成されており、このエピタキシャル層２には
Ｎ+ 型拡散領域３が設けられている。このＮ+ 型拡散領
域３内にＰ型拡散領域４が形成されており、Ｎ+ 型拡散
領域３とＰ型拡散領域４のＰＮ接合を用いてツェナーダ
イオードが構成されている。そして、ショットキーバリ
ヤ用金属層８のシリサイド層１３とエピタキシャル層２
とでショットキーバリヤダイオードが構成されており、
半導体基板１の裏面にはカソード用の電極１１が設けら
れている。上述の構成とすることで、１素子内でツェナ
ーダイオードとショットキーバリヤダイオードと並列に
接続し、素子自体の順方向電圧（ＶF）を低くしてい
る。
の低いツェナーダイオードを得ることで極性の判別をよ
り確実に行う。 【構成】 Ｎ+型の半導体基板１にＮ-型のエピタキシャ
ル層２が形成されており、このエピタキシャル層２には
Ｎ+ 型拡散領域３が設けられている。このＮ+ 型拡散領
域３内にＰ型拡散領域４が形成されており、Ｎ+ 型拡散
領域３とＰ型拡散領域４のＰＮ接合を用いてツェナーダ
イオードが構成されている。そして、ショットキーバリ
ヤ用金属層８のシリサイド層１３とエピタキシャル層２
とでショットキーバリヤダイオードが構成されており、
半導体基板１の裏面にはカソード用の電極１１が設けら
れている。上述の構成とすることで、１素子内でツェナ
ーダイオードとショットキーバリヤダイオードと並列に
接続し、素子自体の順方向電圧（ＶF）を低くしてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、ツェナーダイオードに
関し、特に順方向電圧の低いツェナーダイオードに関す
る。
関し、特に順方向電圧の低いツェナーダイオードに関す
る。
【０００２】
【従来の技術】ツェナーダイオードは、ＰＮ接合に逆バ
イアスを印加することで生じる降伏現象（ツェナー降
伏）を利用したダイオードである。ツェナー降伏を生じ
ている範囲では、電圧が一定値に保持される特性を有す
ることからツェナーダイオードは定電圧素子として使用
されている。
イアスを印加することで生じる降伏現象（ツェナー降
伏）を利用したダイオードである。ツェナー降伏を生じ
ている範囲では、電圧が一定値に保持される特性を有す
ることからツェナーダイオードは定電圧素子として使用
されている。
【０００３】一般にツェナーダイオードの構造は、図３
に示すように、高濃度の例えば、Ｎ + 型の半導体基板３
１の表層部の選択箇所にＰ型の拡散領域３２を設けると
共に、拡散領域３２の周辺にＰ+ 型のガードリング３３
を設けている。そして、拡散領域３２上にはＡｌ，Ａｇ
等のアノード用の電極３４が形成されており、半導体基
板３１の裏面にはカソード用の電極３５が形成されてい
る。なお、半導体基板３１の表面は、拡散領域３２上に
形成された電極３４の部分を除き、絶縁膜３６で覆われ
ている。
に示すように、高濃度の例えば、Ｎ + 型の半導体基板３
１の表層部の選択箇所にＰ型の拡散領域３２を設けると
共に、拡散領域３２の周辺にＰ+ 型のガードリング３３
を設けている。そして、拡散領域３２上にはＡｌ，Ａｇ
等のアノード用の電極３４が形成されており、半導体基
板３１の裏面にはカソード用の電極３５が形成されてい
る。なお、半導体基板３１の表面は、拡散領域３２上に
形成された電極３４の部分を除き、絶縁膜３６で覆われ
ている。
【０００４】上述の構造を有するツェナーダイオードの
ツェナー電圧は、Ｎ+ 型半導体基板３１に形成されるＰ
型の拡散領域３２の深さと、Ｎ+ 型半導体基板３１の不
純物濃度によって所定の値に決定される。その値は、拡
散領域３２の深さを浅くし、かつ半導体基板３１の不純
物濃度を高くするほど低く（低電圧化）することがで
き、現在では、ツェナー電圧が３〜５０Ｖのものが一般
に量産されている。
ツェナー電圧は、Ｎ+ 型半導体基板３１に形成されるＰ
型の拡散領域３２の深さと、Ｎ+ 型半導体基板３１の不
純物濃度によって所定の値に決定される。その値は、拡
散領域３２の深さを浅くし、かつ半導体基板３１の不純
物濃度を高くするほど低く（低電圧化）することがで
き、現在では、ツェナー電圧が３〜５０Ｖのものが一般
に量産されている。
【０００５】ところで、近年の電子機器の駆動電圧の低
電圧化に伴いツェナー電圧が１〜２Ｖのツェナーダイオ
ードが求められている。この要望に応えるため、Ｐ型の
拡散領域の深さとＮ+ 型半導体基板の不純物濃度を調整
することで、ツェナー電圧が１〜２Ｖ程度となるツェナ
ーダイオードの開発若しくは製造が進められている。
電圧化に伴いツェナー電圧が１〜２Ｖのツェナーダイオ
ードが求められている。この要望に応えるため、Ｐ型の
拡散領域の深さとＮ+ 型半導体基板の不純物濃度を調整
することで、ツェナー電圧が１〜２Ｖ程度となるツェナ
ーダイオードの開発若しくは製造が進められている。
【０００６】
【発明が解決しようとする課題】ところで、ツェナーダ
イオードのツェナー電圧を１〜２Ｖ程度の低電圧化した
場合、極性判別で次のような問題を生じていた。一般に
ツェナーダイオードの極性の測定は、図４に示すよう
に、被測定ダイオード４１のリード線４２，４３を測定
端子４４，４５に接触させて、リード線４２，４３間の
順方向電圧（ＶF）とツェナー電圧（ＶZ）を測定器４６
で測定することで極性を判別している。従来のツェナー
ダイオードでは、順方向電圧（ＶF） が約０．８〜０．
９Ｖで、ツェナー電圧（ＶZ） が３〜５０Ｖであるの
で、両者の値の差が大きく、極性の判別を正確に行うこ
とができた。
イオードのツェナー電圧を１〜２Ｖ程度の低電圧化した
場合、極性判別で次のような問題を生じていた。一般に
ツェナーダイオードの極性の測定は、図４に示すよう
に、被測定ダイオード４１のリード線４２，４３を測定
端子４４，４５に接触させて、リード線４２，４３間の
順方向電圧（ＶF）とツェナー電圧（ＶZ）を測定器４６
で測定することで極性を判別している。従来のツェナー
ダイオードでは、順方向電圧（ＶF） が約０．８〜０．
９Ｖで、ツェナー電圧（ＶZ） が３〜５０Ｖであるの
で、両者の値の差が大きく、極性の判別を正確に行うこ
とができた。
【０００７】しかし、ツェナー電圧（ＶZ） が１〜２Ｖ
程度に低電圧化されたツェナーダイオードでは、順方向
電圧（ＶF） との差が小さいため極性を逆に判別してし
まうという事態が発生していた。このように、極性を誤
って判別した状態で極性表示のカラーリングや梱包が行
われた場合、実装時に極性が逆に取り付けられてしま
い、所定の動作が得られないという問題も発生してい
た。
程度に低電圧化されたツェナーダイオードでは、順方向
電圧（ＶF） との差が小さいため極性を逆に判別してし
まうという事態が発生していた。このように、極性を誤
って判別した状態で極性表示のカラーリングや梱包が行
われた場合、実装時に極性が逆に取り付けられてしま
い、所定の動作が得られないという問題も発生してい
た。
【０００８】本発明の目的は、上述した問題点を除去し
たツェナーダイオードを提供することにある。
たツェナーダイオードを提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような構成をとる。すなわち、本発
明のツェナーダイオードは、第１導電型の半導体基板
と、該半導体基板の表面部に形成された第２導電型のガ
ード領域と、該ガード領域の内側に形成された第２導電
型の拡散領域と該拡散領域上に設けられた電極を有する
ツェナーダイオードにおいて、前記ガード領域より外側
の半導体基板と接触し、かつ前記電極と電気的に接続す
るショットキーバリヤ用金属層を設けたことを特徴とす
るものである。
達成するために次のような構成をとる。すなわち、本発
明のツェナーダイオードは、第１導電型の半導体基板
と、該半導体基板の表面部に形成された第２導電型のガ
ード領域と、該ガード領域の内側に形成された第２導電
型の拡散領域と該拡散領域上に設けられた電極を有する
ツェナーダイオードにおいて、前記ガード領域より外側
の半導体基板と接触し、かつ前記電極と電気的に接続す
るショットキーバリヤ用金属層を設けたことを特徴とす
るものである。
【００１０】
【作用】本発明によれば、ツェナーダイオードを囲むよ
うにショットキーダイオードを設け、ツェナーダイオー
ドの電極とショットキーバリヤ用金属層とを電気的に接
続することで、１素子内でツェナーダイオードとショッ
トキーバリヤダイオードとを並列に接続している。この
構成にすることで、順方向電圧（ＶF） はショットキー
バリヤダイオードの特性が利用されるので、素子自体の
順方向電圧（ＶF）を約０．４〜０．５Ｖと低くするこ
とができる。従って、ツェナー電圧（ＶZ） が１〜２Ｖ
程度に低電圧化されたツェナーダイオードであっても、
両者の値の差が大きくすることができるので、極性の判
別をより確実にすることができる。
うにショットキーダイオードを設け、ツェナーダイオー
ドの電極とショットキーバリヤ用金属層とを電気的に接
続することで、１素子内でツェナーダイオードとショッ
トキーバリヤダイオードとを並列に接続している。この
構成にすることで、順方向電圧（ＶF） はショットキー
バリヤダイオードの特性が利用されるので、素子自体の
順方向電圧（ＶF）を約０．４〜０．５Ｖと低くするこ
とができる。従って、ツェナー電圧（ＶZ） が１〜２Ｖ
程度に低電圧化されたツェナーダイオードであっても、
両者の値の差が大きくすることができるので、極性の判
別をより確実にすることができる。
【００１１】
【実施例】以下、本発明の実施例を図１及び図２を参照
しつつ説明する。図１に示すように、本発明のツェナー
ダイオードは、Ｎ+型の半導体基板１にＮ-型のエピタキ
シャル層２が形成されており、このエピタキシャル層２
には深さ１μｍ程度のＮ+型拡散領域３が設けられてい
る。このＮ+ 型拡散領域３内に深さ０．２〜０．３μｍ
のＰ型拡散領域４が形成されており、Ｎ+ 型拡散領域３
とＰ型拡散領域４のＰＮ接合を用いてツェナーダイオー
ドが構成されている。尚、本実施例ではツェナー電圧を
より低くする目的からＮ+ 型拡散領域３を設けている
が、必ずしも設ける必要はない。
しつつ説明する。図１に示すように、本発明のツェナー
ダイオードは、Ｎ+型の半導体基板１にＮ-型のエピタキ
シャル層２が形成されており、このエピタキシャル層２
には深さ１μｍ程度のＮ+型拡散領域３が設けられてい
る。このＮ+ 型拡散領域３内に深さ０．２〜０．３μｍ
のＰ型拡散領域４が形成されており、Ｎ+ 型拡散領域３
とＰ型拡散領域４のＰＮ接合を用いてツェナーダイオー
ドが構成されている。尚、本実施例ではツェナー電圧を
より低くする目的からＮ+ 型拡散領域３を設けている
が、必ずしも設ける必要はない。
【００１２】Ｐ型拡散領域４上にはポリシリコンからな
るアノード用の電極５が設けられるとともに、Ｐ型拡散
領域４の周辺にはリング状のＰ型のガード領域６が、ツ
ェナー降伏をできるだけ半導体基板の内部で起こさせる
ために形成されている。さらに、このガード領域６の外
側にはリング状のＰ型の第２のガード領域７が設けられ
ており、ガード領域６及び７に囲まれたエピタキシャル
層２に接触するようにＴｉ／Ａｌから成るショットキー
バリヤ用金属層８が、ツェナーダイオードの電極５と電
気的に接続するように設けられている。ショットキーバ
リヤ用金属層８のシリサイド層１３とエピタキシャル層
２とでショットキーバリヤダイオードが構成されてい
る。エピタキシャル層２の表面には、電極５とショット
キーバリヤ用金属層８とが設けられている箇所以外は酸
化膜９で覆われている。また、素子を保護するために、
ショットキーバリヤ用金属層８上にはツェナーダイオー
ド上の領域を除き窒化膜１０で覆われている。そして、
半導体基板１の裏面にはカソード用の電極１１が設けら
れている。
るアノード用の電極５が設けられるとともに、Ｐ型拡散
領域４の周辺にはリング状のＰ型のガード領域６が、ツ
ェナー降伏をできるだけ半導体基板の内部で起こさせる
ために形成されている。さらに、このガード領域６の外
側にはリング状のＰ型の第２のガード領域７が設けられ
ており、ガード領域６及び７に囲まれたエピタキシャル
層２に接触するようにＴｉ／Ａｌから成るショットキー
バリヤ用金属層８が、ツェナーダイオードの電極５と電
気的に接続するように設けられている。ショットキーバ
リヤ用金属層８のシリサイド層１３とエピタキシャル層
２とでショットキーバリヤダイオードが構成されてい
る。エピタキシャル層２の表面には、電極５とショット
キーバリヤ用金属層８とが設けられている箇所以外は酸
化膜９で覆われている。また、素子を保護するために、
ショットキーバリヤ用金属層８上にはツェナーダイオー
ド上の領域を除き窒化膜１０で覆われている。そして、
半導体基板１の裏面にはカソード用の電極１１が設けら
れている。
【００１３】本発明によれば、ツェナーダイオードとシ
ョットキーバリヤダイオードとを並列接続して１素子と
することで、素子自体の順方向電圧（ＶF） を低くする
ことができ、極性判別をより確実にできる。次に図２を
参照しつつ本発明のツェナーダイオードの製造方法につ
いて説明する。まず、図２（ａ）に示すように、比抵抗
５〜１８ｍΩ・ｃｍのＮ+ 型のシリコンからなる半導体
基板１上に、比抵抗０．９〜１．５Ω・ｃｍで厚さの５
〜１０μｍのＮ- エピタキシャル層２を成長させた後、
その表面に熱酸化により酸化膜９を形成する。
ョットキーバリヤダイオードとを並列接続して１素子と
することで、素子自体の順方向電圧（ＶF） を低くする
ことができ、極性判別をより確実にできる。次に図２を
参照しつつ本発明のツェナーダイオードの製造方法につ
いて説明する。まず、図２（ａ）に示すように、比抵抗
５〜１８ｍΩ・ｃｍのＮ+ 型のシリコンからなる半導体
基板１上に、比抵抗０．９〜１．５Ω・ｃｍで厚さの５
〜１０μｍのＮ- エピタキシャル層２を成長させた後、
その表面に熱酸化により酸化膜９を形成する。
【００１４】次に、図２（ｂ）に示すように、エピタキ
シャル層２の表面に形成された酸化膜９に選択的に開口
部を設け、Ｐ型不純物を拡散して深さ２〜３μｍのガー
ド領域６及び７を形成する。次に、図２（ｃ）に示すよ
うに、ツェナーダイオードが形成される領域上の酸化膜
９を選択的に開口し、この開口部に厚さ１００〜１００
０Å程度のインプラ保護用の酸化膜１２を形成し、リン
または砒素をイオン注入しアニールすることで、ガード
領域５で囲まれた領域に深さ１μｍ程度のＮ+ 型拡散領
域３を形成する。
シャル層２の表面に形成された酸化膜９に選択的に開口
部を設け、Ｐ型不純物を拡散して深さ２〜３μｍのガー
ド領域６及び７を形成する。次に、図２（ｃ）に示すよ
うに、ツェナーダイオードが形成される領域上の酸化膜
９を選択的に開口し、この開口部に厚さ１００〜１００
０Å程度のインプラ保護用の酸化膜１２を形成し、リン
または砒素をイオン注入しアニールすることで、ガード
領域５で囲まれた領域に深さ１μｍ程度のＮ+ 型拡散領
域３を形成する。
【００１５】次に、図２（ｄ）に示すように、酸化膜１
２を除去した後、半導体基板を覆うように厚さ２μｍ程
度のボロンが添加されたポリシコン膜を堆積し、熱処理
を施すことでＮ+ 型拡散領域３内に深さ０．２〜０．３
μｍのＰ型拡散領域４を形成する。その後、ツェナーダ
イオード部分以外のポリシリコン膜をエッチング除去す
る。残留したポリシリコン膜は電極５として利用され
る。
２を除去した後、半導体基板を覆うように厚さ２μｍ程
度のボロンが添加されたポリシコン膜を堆積し、熱処理
を施すことでＮ+ 型拡散領域３内に深さ０．２〜０．３
μｍのＰ型拡散領域４を形成する。その後、ツェナーダ
イオード部分以外のポリシリコン膜をエッチング除去す
る。残留したポリシリコン膜は電極５として利用され
る。
【００１６】次に、図２（ｅ）に示すように、ショット
キーダイオードが形成される領域上の酸化膜９を選択的
に開口し、Ｔｉからなるショットキーバリヤ用金属層８
をスパッタ法や蒸着法で半導体基板上に被着する。次
に、半導体基板を窒素雰囲気中で約６００〜６５０℃で
１０〜２０分間熱処理してショットキーバリヤ用金属層
８のシリサイド層１３をエピタキシャル層２内に形成
し、シリサイド層１３とエピタキシャル層２の接触によ
りショットキーバリヤダイオードを構成している。
キーダイオードが形成される領域上の酸化膜９を選択的
に開口し、Ｔｉからなるショットキーバリヤ用金属層８
をスパッタ法や蒸着法で半導体基板上に被着する。次
に、半導体基板を窒素雰囲気中で約６００〜６５０℃で
１０〜２０分間熱処理してショットキーバリヤ用金属層
８のシリサイド層１３をエピタキシャル層２内に形成
し、シリサイド層１３とエピタキシャル層２の接触によ
りショットキーバリヤダイオードを構成している。
【００１７】次に、ショットキーバリヤ用金属層８上に
Ａｌをスパッタ法や蒸着法で被着するとともに、素子を
保護するためにツェナーダイオード上の領域を除きＡｌ
は窒化膜１０で覆われている。組立工程でツェナーダイ
オード領域上のＡｌにワイヤボンディングがされる。最
後に半導体基板１の裏面にはカソード用の電極１１が形
成される。
Ａｌをスパッタ法や蒸着法で被着するとともに、素子を
保護するためにツェナーダイオード上の領域を除きＡｌ
は窒化膜１０で覆われている。組立工程でツェナーダイ
オード領域上のＡｌにワイヤボンディングがされる。最
後に半導体基板１の裏面にはカソード用の電極１１が形
成される。
【００１８】本実施例では、シリサイド層１３を形成し
た直後にＡｌをショットキーバリヤ用金属層８に被着し
た例を示したが、シリサイド層１３を形成後、ショット
キーバリヤ用金属層８を一旦除去し、再度Ｔｉ／Ａｌを
被着しても良い。また、ショットキーバリヤ用金属層８
としてＴｉを使用した例について説明したが、Ｍｏ等の
半導体基板とショットキーバリヤを形成する金属であれ
ばどのような金属を使用しても良い。
た直後にＡｌをショットキーバリヤ用金属層８に被着し
た例を示したが、シリサイド層１３を形成後、ショット
キーバリヤ用金属層８を一旦除去し、再度Ｔｉ／Ａｌを
被着しても良い。また、ショットキーバリヤ用金属層８
としてＴｉを使用した例について説明したが、Ｍｏ等の
半導体基板とショットキーバリヤを形成する金属であれ
ばどのような金属を使用しても良い。
【００１９】
【効果】上述のように、本発明のツェナーダイオードに
よれば、１素子内でツェナーダイオードとショットキー
バリヤダイオードと並列に接続しているので、極性の判
別に際して、順方向電圧（ＶF） はショットキーバリヤ
ダイオードの特性が利用され、素子自体の順方向電圧
（ＶF）を約０．４〜０．５Ｖと低くすることができ
る。従って、ツェナー電圧（ＶZ） が１〜２Ｖ程度に低
電圧化されたツェナーダイオードであっても、両者の値
の差が大きくすることができるので、極性の判別をより
確実にすることができる。
よれば、１素子内でツェナーダイオードとショットキー
バリヤダイオードと並列に接続しているので、極性の判
別に際して、順方向電圧（ＶF） はショットキーバリヤ
ダイオードの特性が利用され、素子自体の順方向電圧
（ＶF）を約０．４〜０．５Ｖと低くすることができ
る。従って、ツェナー電圧（ＶZ） が１〜２Ｖ程度に低
電圧化されたツェナーダイオードであっても、両者の値
の差が大きくすることができるので、極性の判別をより
確実にすることができる。
【図１】本発明のツェナーダイオードを説明する図面。
【図２】本発明のツェナーダイオードを製造方法を示す
図面
図面
【図３】従来のツェナーダイオードを示す説明図。
【図４】ツェナーダイオードの測定方法を示す説明図。
１ 半導体基板 ２ エピタキシャル層 ３ Ｎ+型拡散領域 ４ Ｐ型拡散領域 ５ 電極 ６，７ ガード領域 ８ ショットキーバリヤ用金属層 ９ 酸化膜 10 窒化膜 11 電極
Claims (1)
- 【請求項１】第１導電型の半導体基板と、該半導体基板
の表面部に形成された第２導電型のガード領域と、該ガ
ード領域の内側隣接して形成された第２導電型の拡散領
域と該拡散領域上に設けられた電極を有するツェナーダ
イオードにおいて、前記ガード領域より外側の半導体基
板と接触し、かつ前記電極と電気的に接続するショット
キーバリヤ用金属層を設けたことを特徴とするツェナー
ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24098394A JPH08107222A (ja) | 1994-10-05 | 1994-10-05 | ツェナーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24098394A JPH08107222A (ja) | 1994-10-05 | 1994-10-05 | ツェナーダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107222A true JPH08107222A (ja) | 1996-04-23 |
Family
ID=17067581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24098394A Pending JPH08107222A (ja) | 1994-10-05 | 1994-10-05 | ツェナーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107222A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19853743A1 (de) * | 1998-11-21 | 2000-05-31 | Micronas Intermetall Gmbh | Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente |
| US7737523B2 (en) | 2005-03-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7875950B2 (en) * | 2007-03-08 | 2011-01-25 | Semiconductor Components Industries, Llc | Schottky diode structure with multi-portioned guard ring and method of manufacture |
| WO2011057841A1 (de) * | 2009-11-11 | 2011-05-19 | Robert Bosch Gmbh | Schutzelement für elektronische schaltungen |
| US8552469B2 (en) * | 2006-09-28 | 2013-10-08 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
-
1994
- 1994-10-05 JP JP24098394A patent/JPH08107222A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19853743A1 (de) * | 1998-11-21 | 2000-05-31 | Micronas Intermetall Gmbh | Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente |
| DE19853743C2 (de) * | 1998-11-21 | 2000-10-12 | Micronas Intermetall Gmbh | Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente |
| US6225653B1 (en) | 1998-11-21 | 2001-05-01 | Micronas Gmbh | Semiconductor components and methods of manufacturing semiconductor components |
| US7737523B2 (en) | 2005-03-30 | 2010-06-15 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US8552469B2 (en) * | 2006-09-28 | 2013-10-08 | Sanyo Semiconductor Co., Ltd. | Semiconductor device |
| US7875950B2 (en) * | 2007-03-08 | 2011-01-25 | Semiconductor Components Industries, Llc | Schottky diode structure with multi-portioned guard ring and method of manufacture |
| WO2011057841A1 (de) * | 2009-11-11 | 2011-05-19 | Robert Bosch Gmbh | Schutzelement für elektronische schaltungen |
| CN102598264A (zh) * | 2009-11-11 | 2012-07-18 | 罗伯特·博世有限公司 | 用于电子电路的保护元件 |
| JP2013511140A (ja) * | 2009-11-11 | 2013-03-28 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子回路用の保護素子 |
| US8816466B2 (en) | 2009-11-11 | 2014-08-26 | Robert Bosch Gmbh | Protective element for electronic circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475252A (en) | Process for manufacture of radiation resistant power MOSFET and radiation resistant power MOSFET | |
| US4602421A (en) | Low noise polycrystalline semiconductor resistors by hydrogen passivation | |
| GB2044534A (en) | Schottky device | |
| US4408216A (en) | Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range | |
| JP2010129707A (ja) | 半導体装置およびその製造方法 | |
| JP4126359B2 (ja) | 炭化けい素ショットキーダイオードおよびその製造方法 | |
| EP0680090B1 (en) | Protection device against electrostatic discharges | |
| JPS61180482A (ja) | バイポーラトランジスタを製造する方法 | |
| JPH08107222A (ja) | ツェナーダイオード | |
| US6770912B2 (en) | Semiconductor device and method for producing the same | |
| US5831318A (en) | Radhard mosfet with thick gate oxide and deep channel region | |
| EP0613180A2 (en) | Semiconductor device having wiring electrodes | |
| US5986327A (en) | Bipolar type diode | |
| US5990534A (en) | Diode | |
| US4960436A (en) | Radiation or light detecting semiconductor element containing heavily doped p-type stopper region | |
| US7528459B2 (en) | Punch-through diode and method of processing the same | |
| JP2005079233A (ja) | ショットキーダイオードとその製造方法 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH01169925A (ja) | 半導体装置の製造方法 | |
| JPH08139316A (ja) | 半導体装置およびその製造方法 | |
| JPH0864843A (ja) | ツェナーダイオードの製造方法 | |
| KR100578268B1 (ko) | 다이오드들의 제조 방법 | |
| EP0851487A1 (en) | Antimony-phosphor buried layer for a MOs FET or like semiconductor device, and method of fabrication | |
| JPS61147581A (ja) | 半導体装置 | |
| JPH09500760A (ja) | ヒ素注入エミッタを有する半導体デバイスの製造プロセス |