JP2000138309A - 導体ペースト、並びに、セラミック多層基板及びその製造方法 - Google Patents

導体ペースト、並びに、セラミック多層基板及びその製造方法

Info

Publication number
JP2000138309A
JP2000138309A JP30849198A JP30849198A JP2000138309A JP 2000138309 A JP2000138309 A JP 2000138309A JP 30849198 A JP30849198 A JP 30849198A JP 30849198 A JP30849198 A JP 30849198A JP 2000138309 A JP2000138309 A JP 2000138309A
Authority
JP
Japan
Prior art keywords
conductor
ceramic
powder
paste
shrinkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30849198A
Other languages
English (en)
Other versions
JP3879276B2 (ja
Inventor
Harufumi Bandai
治文 萬代
Koji Tani
広次 谷
Kimihide Sugo
公英 須郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP30849198A priority Critical patent/JP3879276B2/ja
Publication of JP2000138309A publication Critical patent/JP2000138309A/ja
Application granted granted Critical
Publication of JP3879276B2 publication Critical patent/JP3879276B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 低温焼結セラミックグリーンシートとの同時
焼成後に***、亀裂、セラミック割れ等が発生しにくい
導体ペーストを提供すること。 【解決手段】 導体粉末と有機ビヒクルとからなる導体
ペーストであって、前記導体粉末が、酸化銅粉末を6
0.0〜80.0重量%、銅粉末を20.0〜40.0
重量%、それぞれ混合してなる導体ペースト。或いは、
酸化銅粉末を55.0〜79.5重量%、銅粉末を2
0.0〜40.0重量%、酸化ニッケル、パラジウム及
びタングステンからなる群より選ばれる少なくとも1種
の金属粉末を0.5〜5.0重量%、それぞれ混合して
なる導体ペースト。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビアホール形成等
に用いる導体ペースト、並びに、この導体ペーストを用
いたセラミック多層基板及びその製造方法に関するもの
である。
【0002】
【従来の技術】近年、エレクトロニクス分野における電
子部品の性能向上は著しく、情報化社会を支える大型コ
ンピュータ、パーソナルコンピュータ、携帯端末機器等
に代表される情報処理装置では、情報処理速度の高速
化、装置の小型化、多機能化が進められている。これら
の情報処理装置に用いる電子部品として高性能の半導体
ICをセラミック基板上に複数実装した、いわゆるマル
チチップモジュールが実用化されている。マルチチップ
モジュールにおいて、半導体ICの実装密度を高め、各
半導体IC間を電気的に良好に接続するためには、電極
や回路等の導体パターンの配設された複数のセラミック
層を多層化し、さらに内部の導体パターンをビアホール
(via hole)によって3次元的に接続したセラミック多
層基板が有用である。
【0003】一般に、セラミック多層基板は、 (1)セラミックグリーンシートにドリルやパンチ等を
用いてビアホール用孔を形成する。
【0004】(2)ビアホール用孔に導体ペースト或い
は導電性金属粉末を充填する。
【0005】(3)セラミックグリーンシート表面にス
クリーン印刷等の手法により、電極や回路等の導体パタ
ーンを形成する。
【0006】(4)ビアホール及び導体パターンが形成
されたセラミックグリーンシートを積層及び圧着し、適
当な基板サイズにカットした後、焼成する。
【0007】といった工程を経て製造される。
【0008】上述した製造方法において、一般的に、ビ
アホール用孔に充填する導体粉末には、比抵抗が小さ
く、マイグレーションが発生しにくい、しかも安価であ
る銅粉末が好適に用いられている。また、ビアホール形
成用の導体ペーストとしては、エチルセルロース等を樹
脂成分とする有機ビヒクル中に銅粉末を混合、分散せし
めた導体ペーストが多用されている。
【0009】また、銅粉末を主成分とする導体ペースト
を用いる場合、銅は比較的融点の低い金属であることか
ら、セラミックグリーンシートとしては、銅等の低融点
金属と同時焼結可能なガラス複合材料等の低温焼結セラ
ミック材料が用いられている。
【0010】
【発明が解決しようとする課題】ところで、上述したセ
ラミック多層基板の製造方法においては、焼成工程にて
セラミックグリーンシートとビアホール用孔に充填され
た導体ペーストとが同時に焼成されるが、導体ペースト
とセラミックグリーンシートの焼成時の収縮量差等によ
って、焼成後の導体ペースト(以下、ビアホール導体と
称することがある。)が***したり、セラミック割れが
発生することがある。或いは、ビアホール導体に亀裂が
生じたりすることがある。
【0011】即ち、セラミックグリーンシートの収縮量
よりも導体ペーストの収縮量が小さい場合、図7(A)
に示すように、セラミックグリーンシート22中のビア
ホール用孔24に充填された導体ペースト23は、図7
(B)に示すように、焼成後には、ビアホール導体26
が***し、さらに、ビアホール導体26の圧力によって
セラミック層25に割れ27が生じることがある。一
方、セラミックグリーンシートの収縮量よりも導体ペー
ストの収縮量が大きい場合、図7(C)に示すように、
焼成後のビアホール導体26に亀裂28が生じることが
ある。
【0012】ビアホール導体の***やセラミック割れ、
或いはビアホール導体の亀裂は、ビアホールと導体パタ
ーンとの接続不良や、セラミック多層基板の構造欠陥等
を引き起こし、セラミック多層基板の信頼性を大きく低
下させる要因となる。
【0013】特に、焼成時の表面導体層の収縮による精
度バラツキを抑制するプロセスであって、アルミナ等の
収縮抑制層をセラミックグリーンシート積層体の両主面
に設け、その面方向への収縮を抑制するといった、いわ
ゆる無収縮プロセスでは、セラミックグリーンシート2
2の厚みt1に比べて、焼成後のセラミック層25の厚
みt2が一次元的に大きく減少するため、ビアホール導
体の***、セラミック割れ、ビアホール導体の亀裂とい
った不良が発生し易い。
【0014】本発明は、上述した問題点を解決するもの
であり、その目的は、セラミックグリーンシートとの同
時焼成後に***、亀裂、セラミック割れ等が発生しにく
く、優れた特性を有する導体ペーストを提供することに
ある。
【0015】さらに本発明の他の目的は、ビアホールと
導体パターンとの接続不良や基板の構造欠陥が少なく、
信頼性の高いセラミック多層基板及びその製造方法を提
供することにある。
【0016】
【課題を解決するための手段】即ち、本発明は、導体粉
末と有機ビヒクルとからなる導体ペーストであって、前
記導体粉末が、酸化銅粉末を60.0〜80.0重量
%、銅粉末を20.0〜40.0重量%、それぞれ混合
してなることを特徴とする導体ペースト(以下、本発明
の第1の導体ペーストと称する。)に係るものである。
【0017】また、本発明は、導体粉末と有機ビヒクル
とからなる導体ペーストであって、前記導体粉末が、酸
化銅粉末を55.0〜79.5重量%、銅粉末を20.
0〜40.0重量%、酸化ニッケル、パラジウム及びタ
ングステンからなる群より選ばれる少なくとも1種の粉
末を0.5〜5.0重量%、それぞれ混合してなること
を特徴とする導体ペースト(以下、本発明の第2の導体
ペーストと称する。)に係るものである。
【0018】また、本発明は、ビアホールを有し、低温
焼結セラミック材料からなるセラミックグリーンシート
を積層し、焼成してなるセラミック多層基板において、
前記ビアホールが請求項1又は2に記載の導体ペースト
で形成されていることを特徴とするセラミック多層基板
を提供するものである。
【0019】本発明のセラミック多層基板は、前記低温
焼結セラミック材料がBaO−Al23−SiO2系材
料であることを特徴とする。
【0020】また、本発明は、低温焼結セラミック材料
からなるセラミックグリーンシートに、ビアホール用孔
を形成する工程と、前記ビアホール用孔に請求項1又は
2に記載の導体ペーストを充填してビアホールを形成す
る工程と、前記セラミックグリーンシート上に所定の導
体パターンを形成する工程と、得られたセラミックグリ
ーンシートを積層して第1積層体を作製する工程と、前
記第1積層体の両主面に収縮抑制層を形成し、これを圧
着して第2積層体を作製する工程と、前記第2積層体を非
酸化雰囲気下で焼成する工程と、前記収縮抑制層を剥離
する工程とを有するセラミック多層基板の製造方法を提
供するものである。
【0021】本発明のセラミック多層基板の製造方法
は、前記低温焼結セラミック材料をBaO−Al23
SiO2系材料とすることを特徴とする。
【0022】本発明の第1の導体ペーストは、酸化銅粉
末と銅粉末を所定量混合してなる導体粉末を含むので、
焼成時の導体粉末の体積収縮量がセラミックグリーンシ
ートの収縮量とほぼ等しくなり、セラミックグリーンシ
ートとの同時焼成後にビアホール導体に***、亀裂が発
生しにくく、さらにはセラミックの割れ(クラック)が
抑制され、優れた特性を有する導体ペーストである。
【0023】また、本発明の第2の導体ペーストは、酸
化銅粉末と銅粉末と酸化ニッケル、パラジウム及びタン
グステンからなる群より選ばれる少なくとも1種の粉末
とを所定量混合してなる導体粉末を含むので、焼成時の
導体粉末の体積収縮量がセラミックグリーンシートの収
縮量とほぼ等しくなると共に、導体粉末の経時的な収縮
率(熱収縮曲線)もセラミックグリーンシートの経時的
な収縮率とほぼ等しくなり、セラミックグリーンシート
との同時焼成後にビアホール導体に***、亀裂が発生し
にくく、さらにはセラミックの割れが抑制された、優れ
た特性を有する導体ペーストである。
【0024】なお、本発明の第1の導体ペースト及び本
発明の第2の導体ペーストは、体積収縮量や経時的な収
縮率の点から、特にBaO−Al23−SiO2系材料
等の低温焼結セラミック材料からなるセラミックグリー
ンシートのビアホール形成用の導体ペーストとして用い
ることが望ましい。低温焼結セラミック材料からなるセ
ラミックグリーンシートはガラス成分を含んでいるので
強度が低く割れ易いが、本発明による導体ペーストを導
体パターン形成に用いれば、セラミックの割れが十分に
抑制される。また、本発明の第1の導体ペースト及び本
発明の第2の導体ペーストは、その体積収縮量及び経時
的な熱収縮率から、無収縮プロセスに適用することが望
ましい。
【0025】また、本発明のセラミック多層基板によれ
ば、前記ビアホールが本発明の第1の導体ペースト又は
本発明の第2の導体ペーストによって形成されているの
で、焼成後に、ビアホール導体の***、セラミック割
れ、ビアホール導体の亀裂等が抑えられ、ビアホールと
導体パターンとの接続不良や基板の構造欠陥が少ない、
信頼性の高いセラミック多層基板が得られる。
【0026】また、本発明のセラミック多層基板の製造
方法によれば、いわゆる無収縮プロセスにおいて、前記
ビアホール用孔に本発明の第1の導体ペースト又は本発
明の第2の導体ペーストを充填してビアホールを形成す
るので、表面導体パターンを精度良く形成することがで
きると共に、焼成後に、ビアホール導体の***、セラミ
ック割れ、ビアホール導体の亀裂等が発生しにくく、ビ
アホールと導体パターンとの接続不良や基板の構造欠陥
が少なく、信頼性の高いセラミック多層基板を製造でき
る。
【0027】
【発明の実施の形態】図1〜図6を参照に、本発明のセ
ラミック多層基板の製造方法を説明する。
【0028】まず、図1に示すように、低温焼結セラミ
ック材料からなるセラミックグリーンシート2bにドリ
ル加工、パンチ加工、レーザ加工等の手法により、ビア
ホール用孔3a、3b…を形成する。次いで、ビアホー
ル用孔3a、3b…中にスクリーン印刷法等によって、
本発明の第1の導体ペースト又は第2の導体ペースト4
a、4b…を充填し、乾燥させる。
【0029】次いで、図2に示すように、セラミックグ
リーンシート2bに、電極や回路等を形成するための導
体ペーストをスクリーン印刷して、所定の導体パターン
5a、5b…を形成する。また、図示省略するが、セラ
ミックグリーンシート2a、2c、2d及び2eを同様
にして作製する。
【0030】次いで、図3に示すように、所定の導体パ
ターン4及びビアホール5が形成されたセラミックグリ
ーンシート2a、2b、2c、2d及び2eを順次積層
して、セラミックグリーンシート2a〜2eからなる積
層体2(前記第1積層体に相当)を作製する。
【0031】次いで、図4に示すように、積層体2の両
主面に収縮抑制層7a及び7bを積み重ね、圧着処理を
経て、積層体11(前記第2積層体に相当)を形成した
後、積層体11を所定の寸法にカットする。ここで、積
層体2部分の厚みはT1である。
【0032】次いで、図5に示すように、非酸化雰囲気
中で所定温度、所定時間焼成すると、実質的に面方向に
は収縮せず、厚み方向にのみ収縮したセラミック層6
a、6b、6c、6d及び6eが収縮抑制層7a及び7
bに挟持された構造の積層体12が得られる。ここで、
セラミック層6a〜6eの合計の厚みはT2となり、積
層体2の厚みT1に比べておおよそ60%程度収縮す
る。即ち、積層体12中のビアホール15も実質的に厚
み方向にのみ収縮することになる。次いで、焼成後の積
層体12から、収縮抑制層7a及び7bを剥離して、所
定の導体パターン14及びビアホール15を有するセラ
ミック多層基板13を得る。
【0033】得られたラミック多層基板13は、セラミ
ックグリーンシートとして低温焼結セラミックグリーン
シートが用いられており、かつ、ビアホール形成用の導
体ペースト4として、本発明の第1の導体ペースト或い
は本発明の第2の導体ペーストが用いられているので、
いわゆる無収縮プロセスであっても、セラミックグリー
ンシートと導体ペーストとの焼成収縮量差によるビアホ
ール導体の***、セラミック割れ、ビアホール導体の亀
裂等が発生しにくく、ビアホール4と導体パターン5と
の接続不良や、セラミック多層基板のボイド等による構
造欠陥の少ない、信頼性の高いセラミック多層基板とな
る。
【0034】また、セラミックグリーンシート2a〜2
eとして、BaO−Al23−SiO2系材料を用いる
と、BaO−Al23−SiO2系材料(熱収縮率約1
5%)と本発明の第1の導体ペースト或いは第2の導体
ペースト(いずれも熱収縮率14〜16%)とは収縮量
差が小さいので、ビアホール導体の***、セラミック割
れ、ビアホール導体の亀裂等がさらに抑制され、信頼性
の高いセラミック多層基板が得られる。
【0035】さらに、いわゆる無収縮プロセスを利用し
て製造されているので、セラミック多層基板13の主面
に形成されるビアホールや導体パターンの位置精度が高
く、半導体ICやチップコンデンサ等の表面実装部品を
高精度に搭載できる。
【0036】次に、本発明に係る導体ペーストの作用を
説明する。
【0037】本発明の第1の導体ペーストは、酸化銅粉
末を60.0〜80.0重量%、銅粉末を20.0〜4
0.0重量%、それぞれ混合してなる導体粉末を含んで
いる。
【0038】CuO及び/又はCu2Oの酸化銅粉末を
2−H2O等の非酸化雰囲気下で焼成すると、 CuO→Cu+1/2O2 Cu2O→2Cu+1/2O2 の反応が起こり、酸化銅粉末(CuO及び/又はCu2
O)の体積が収縮する。上述した配合量範囲内で酸化銅
粉末と銅粉末とを混合した本発明の第1の導体ペースト
は、その体積収縮量が、特にBaO−Al23−SiO
2系材料である低温焼結セラミックグリーンシートの焼
成時の収縮量とほぼ等しいので、焼成処理後の***、セ
ラミック割れ、亀裂の発生が抑制される。また、酸化銅
の還元時に発生する酸素ガスは有機ビヒクル中の樹脂成
分を取り除く作用も有している。
【0039】さらに、無収縮プロセスにおいては、通常
のプロセスに比べて、セラミックグリーンシートが厚み
方向へ1次元的に大きく収縮するので、導体ペーストと
セラミックグリーンシートとの収縮量差の厳密な管理が
必要である。本発明の第1の導体ペーストは、この無収
縮プロセスに好適に使用可能である。
【0040】なお、酸化銅粉末の含有量が80重量%を
超え、銅粉末の含有量が20重量%未満になると、ビア
ホールに図7(C)に示したような亀裂が生じる。ま
た、酸化銅粉末の含有量が60重量%未満であって、銅
粉末の含有量が40重量%を超えると、図7(b)に示
したように、ビアホール中の導体材料が***し、セラミ
ック層に割れが発生する。
【0041】また、本発明の第2の導体ペーストは、酸
化銅粉末を55.0〜79.5重量%、銅粉末を20.
0〜40.0重量%、酸化ニッケル、パラジウム及びタ
ングステンからなる群より選ばれる少なくとも1種の粉
末を0.5〜5.0重量%それぞれ混合してなる導体粉
末を含んでいる。
【0042】CuO及び/又はCu2Oの酸化銅粉末と
酸化ニッケルとを含む導体粉末を、N2−H2O等の非酸
化雰囲気下で焼成すると、 CuO→Cu+1/2O2 Cu2O→2Cu+1/2O2 NiO→Ni+1/2O2 の反応が起こり、酸化銅粉末及び酸化ニッケルの体積が
収縮する。さらに、パラジウム、タングステンは銅粉末
等の早急な収縮を阻害し、これによって銅粉末、酸化銅
粉末等の経時的な収縮量変化(即ち熱収縮曲線)をセラ
ミックグリーンシートのそれに近づける作用を有してい
る。従って、特にBaO−Al23−SiO2系材料で
ある低温焼結セラミックグリーンシートの焼成時の収縮
量と上述の導体粉末の収縮量とがほぼ等しくなって、か
つ、導体粉末とセラミックグリーンシートとの熱収縮曲
線もほぼ等しくなって、ビアホール導体の***、セラミ
ック割れ、ビアホール導体の亀裂が発生しにくくなる。
また、酸化銅や酸化ニッケルの還元時に発生する酸素ガ
スは有機ビヒクル中の樹脂成分を取り除く作用も有して
いる。
【0043】さらに、無収縮プロセスにおいては、通常
のプロセスに比べて、セラミックグリーンシートの厚み
方向へ1次元的に大きく収縮するので、導体ペーストと
セラミックグリーンシートとの収縮量の差、及び、導体
ペーストとセラミックグリーンシートとの熱収縮曲線の
差を小さくする必要がある。即ち、本発明の第2の導体
ペーストも、この無収縮プロセスに好適に使用可能であ
る。
【0044】なお、酸化銅粉末の含有量が79.5重量
%を超え、銅粉末の含有量が20重量%未満であると、
ビアホール導体に図7(C)に示したような亀裂が生じ
る。また、酸化銅粉末の含有量が60重量%未満であっ
て、銅粉末の含有量が40重量%を超えると、図7
(B)に示したように、ビアホール導体が***し、セラ
ミック層に割れが発生する。同時に、酸化ニッケル、パ
ラジウム及びタングステンからなる群より選ばれる少な
くとも1種の導体金属の含有量が0.5重量%未満であ
る場合、若しくは、5.0重量%を超える場合は、ビア
ホール導体が***し、セラミック層に割れが発生する。
【0045】特に、上述した理由から、本発明の第2の
導体ペーストは、所定量の酸化銅粉末及び銅粉末を有
し、かつ、少なくとも酸化ニッケルを含み、パラジウム
又はタングステンのいずれか一方を有していることがさ
らに望ましい。
【0046】以上、本発明を実施の形態について説明し
たが、本発明は上述した実施の形態に限定されるもので
はない。
【0047】例えば、低温焼結セラミック材料として
は、Al23にガラス成分を混合せしめたガラス−セラ
ミック複合系の低温焼結セラミック材料や、結晶化ガラ
ス系の低温焼結セラミック材料、セラミック複合系の低
温焼結セラミック材料を用いることができる。また、回
路や電極等の内層導体パターン、表層導体パターン用の
導体材料としては、銅や銀等の低融点金属以外にも、
金、銀−パラジウム合金等の低融点金属を使用してよ
い。
【0048】さらに、本発明のセラミック多層基板は、
チップ多層ディレイラインやチップ多層LCフィルタ等
の他、例えば、電圧制御発振器、デュプレクサ等の誘電
体フィルタ、弾性表面波フィルタ等の多層デバイスや、
ハイブリッドIC等の多層モジュール、セラミックパッ
ケージなど、種々の用途に適用できる。
【0049】
【実施例】以下、本発明を具体的な実施例について説明
する。
【0050】例1〜例15 まず、本発明の第1の導体ペーストを用いたセラミック
多層基板について、ビアホール導体の亀裂、ビアホール
導体の***、セラミックの割れの発生の有無を調べた。
【0051】セラミック多層基板を作製するためのセラ
ミックグリーンシート、収縮抑制層、及び、ビアホール
形成用導体ペーストは、以下の要領に従って作製した。
【0052】[セラミックグリーンシート]BaO−A
23−SiO2系材料に、結合剤としてのポリビニル
ブチラール、可塑剤としてのジオクチルフタレート、及
び、有機溶媒を加えてスラリーを形成し、これをドクタ
ーブレード法にてシート状に成形して、セラミックグリ
ーンシートを作製した。
【0053】[収縮抑制層]Al23(アルミナ)粉末
にポリビニルブチラール、ジオクチルフタレート、有機
溶媒等を加えて、ドクターブレード法によってシート状
に形成し、収縮抑制層を作製した。
【0054】[ビアホール形成用導体ペースト]下記表
1に示す組成及び配合量の酸化銅粉末と銅粉末の混合粉
末を用い、この混合粉末100重量%を、エチルセルロ
ース樹脂をテルピネオール系溶剤に溶解してなる有機ビ
ヒクル15.0重量%中に混合、分散して、ビアホール
形成用の導体ペーストを作製した。
【0055】次に、図1〜図6と同様の工程で、セラミ
ック多層基板を製造した。
【0056】即ち、まず、図1に示したように、上述し
たセラミックグリーンシート2bにドリルによってビア
ホール用孔3a、3b…を形成し、引き続いて、ビアホ
ール用孔3a、3b…中にスクリーン印刷法を用いて、
ビアホール形成用の導体ペースト4a、4b…を充填
し、乾燥した。次いで、図2に示したように、セラミッ
クグリーンシート2bに導体パターン形成用の導体ペー
ストをスクリーン印刷して、所定の導体パターン5a、
5b…を形成した。同様にして、セラミックグリーンシ
ート2a、2c、2d及び2eを作製した。
【0057】次いで、図3に示したように、導体パター
ン4及びビアホール5を形成したセラミックグリーンシ
ート2a、2b、2c、2d及び2eを順次積層して積
層体2を作製した後、図4に示したように、積層体2の
両主面に上述した収縮抑制層7a及び7bを積み重ね、
圧着処理を経て、積層体11を形成し、これを所定の寸
法にカットした。
【0058】次いで、図5に示したように、N2−H2
の非酸化雰囲気中、950度で1時間焼成した後、焼成
後の積層体12から、収縮抑制層7a及び7bを超音波
振動法を利用して剥離し、図6に示したように、ビアホ
ール15及び導体パターン14を有するセラミック多層
基板13を得た。
【0059】このようにして作製したセラミック多層基
板を切断し、その切断面を実体顕微鏡で観察することに
より、ビアホール導体の亀裂の有無、***の有無、及
び、セラミック層の割れの有無を調べた。その測定結果
を下記表1に併せて示す。
【0060】
【表1】
【0061】表1から、酸化銅粉末と銅粉末とを所定の
割合混合してなる導体粉末を含む導体ペーストを用いる
ことによって、導体ペーストとセラミックグリーンシー
トとの収縮量差を小さくし、ビアホール導体の亀裂、隆
起、さらにはセラミックの割れを抑制できることが分か
る。
【0062】即ち、例4〜例11のように、酸化銅(C
uO及び/又はCu2O)粉末60.0〜80.0重量
%と銅(Cu)粉末20.0〜40.0重量%とを混合
してなる導体ペーストを用いた場合、BaO−Al23
−SiO2系材料をセラミックグリーンシートとして用
いた無収縮プロセスにおいて、ビアホール導体の亀裂や
***、セラミック割れが発生していなかった。これは、
ビアホールと導体パターンとの接続不良やセラミック多
層基板の構造欠陥等が殆ど無く、信頼性の高いセラミッ
ク多層基板であることを意味する。
【0063】また、例6、7及び11の場合、ビアホー
ルどう合いの亀裂や***、セラミック割れが発生してい
なかったことに加えて、ビアホール導体の表面形状が極
めて優れており、導体ペーストにおいては、CuO、C
2Oの両者を含むことが望ましいことが分かった。
【0064】これに対して、酸化銅の割合が80.0重
量%よりも多い導体ペーストを用いた例1〜例3では、
導体ペーストの収縮量がセラミックグリーンシートの収
縮量よりも大きかったことによるビアホール導体の亀裂
が発生してしまい、他方、所定量よりも、酸化銅の割合
が60.0重量%よりも少ない導体ペーストを用いた例
12〜例15では、セラミックグリーンシートの収縮量
に比べて導体ペーストの収縮量が少なかったことによ
る、ビアホール導体の***及びセラミック割れが発生し
てしまった。
【0065】例16〜例42 次に、本発明の第2の導体ペーストを用いたセラミック
多層基板について、ビアホール導体の亀裂、ビアホール
導体の***、セラミックの割れの発生の有無を調べた。
【0066】なお、セラミックグリーンシート、収縮抑
制層、及び、ビアホール形成用導体ペーストは、上述し
た例1〜例15と同様の要領で作製し、また、例1〜例
15と同様の工程で、セラミック多層基板を製造した。
また、ビアホール形成用導体ペーストの成分組成は下記
表2に示す。ここでは、有機ビヒクルの量はすべて導体
粉末全量に対して15重量%とした。
【0067】例1〜例15と同様に、作製したセラミッ
ク多層基板を切断し、その切断面を実体顕微鏡で観察す
ることにより、ビアホール内の導体金属の亀裂の有無、
***の有無、及び、セラミック層の割れの有無を調べ
た。その測定結果を下記表2に併せて示す。
【0068】
【表2】
【0069】表2から、酸化銅粉末と銅粉末とを所定の
割合混合してなり、かつ、酸化ニッケル、パラジウム及
びタングステンからなる群より選ばれた少なくとも1種
の導体粉末を含む導体ペーストを用いることによって、
導体ペーストとセラミックグリーンシートとの収縮量差
を小さくし、ビアホール導体の亀裂、***、さらにはセ
ラミックの割れを抑制できることが分かる。
【0070】即ち、例20〜例22、例27〜例34の
ように、酸化銅粉末55.0〜79.5重量%、銅粉末
20.0〜40.0重量%、酸化ニッケル、パラジウム
及びタングステンからなる群より選ばれる少なくとも1
種の金属粉末0.5〜5.0重量%をそれぞれ混合して
なる導体ペーストを用いた場合、BaO−Al23−S
iO2系材料をセラミックグリーンシートとして用いた
無収縮プロセスにおいても、亀裂、***、セラミック割
れが発生しておらず、これは、ビアホールと導体パター
ンとの接続不良や、セラミック多層基板の構造欠陥等が
無く、信頼性の高いセラミック多層基板であることを意
味する。
【0071】また、例22、29、30、33及び34
の場合、ビアホール導体の亀裂や***、セラミック割れ
が発生していなかったことに加えて、ビアホール導体の
表面形状が極めて優れており、導体ペーストにおいて
は、CuO、Cu2Oの両者を含むことが望ましいこと
が分かった。また、例30及び31の場合、より一層優
れた表面形状を有していたので、酸化ニッケル、パラジ
ウム、タングステンの全てを含んでいることがさらに望
ましいことが分かった。
【0072】これに対して、酸化銅の割合が79.5重
量%よりも多い導体ペーストを用いた例16〜例19で
は、導体ペーストの収縮量がセラミックグリーンシート
の収縮量よりも大きかったことによるビアホール導体の
亀裂が発生してしまった。他方、酸化銅の割合が55.
0重量%よりも少ない導体ペーストを用いた例39〜例
42では、セラミックグリーンシートの収縮量に比べて
導体ペーストの収縮量が少なかったことによるビアホー
ル導体の***及びセラミック割れが発生してしまった。
【0073】また、酸化ニッケル、パラジウム及びタン
グステンからなる群より選ばれる少なくとも1種の導体
材料の割合が0.5重量%よりも少ない例23〜例2
6、或いは、前記導体材料の割合が5.0重量%よりも
多い例35〜例38では、セラミックグリーンシートの
収縮量に比べて導体ペーストの収縮量が少なかったこと
によるビアホール導体の***及びセラミック割れが発生
してしまった。
【0074】
【発明の効果】本発明の第1の導体ペーストによれば、
酸化銅粉末及び銅粉末からなる導体粉末の焼成時の体積
収縮量がセラミックグリーンシートの焼成時の収縮量と
ほぼ等しくなり、ビアホール導体の***、セラミック割
れ、ビアホール導体の亀裂等が発生しにくい優れた導体
ペーストが得られる。
【0075】本発明の第2の導体ペーストによれば、酸
化銅粉末、銅粉末及び金属粉末からなる導体粉末の焼成
時の体積収縮量がセラミックグリーンシートの焼成時の
収縮量とほぼ等しくなると共に、導体粉末とセラミック
グリーンシートとの経時的な収縮率(熱収縮曲線)もほ
ぼ等しくなるので、ビアホール導体の***、セラミック
割れ、ビアホール導体の亀裂等がより一層発生しにくい
導体ペーストが得られる。
【0076】本発明のセラミック多層基板によれば、前
記ビアホールが本発明の第1の導体ペースト又は本発明
の第2の導体ペーストで形成されているので、ビアホー
ル導体の***、セラミック割れ、ビアホール導体の亀裂
等が発生しにくく、ビアホールと導体パターンとの接続
不良や基板の構造欠陥が少ない、信頼性の高いセラミッ
ク多層基板が得られる。
【0077】本発明のセラミック多層基板の製造方法に
よれば、いわゆる無収縮プロセスにおいて、前記ビアホ
ール用孔に本発明の第1の導体ペースト又は本発明の第
2の導体ペーストを充填してビアホールを形成している
ので、表面導体パターンを精度良く形成でき、また、焼
成時のビアホール導体の***、セラミック割れ、ビアホ
ール導体の亀裂等が発生しにくく、ビアホールと導体パ
ターンとの接続不良や基板の構造欠陥が少なくて信頼性
の高いセラミック多層基板を製造できる。
【図面の簡単な説明】
【図1】本発明のセラミック多層基板の製造方法の一工
程段階であって、ビアホールの形成されたセラミックグ
リーンシートの概略断面図である。
【図2】同、セラミック多層基板の製造方法の他の一工
程段階であって、電極パターンが印刷されたセラミック
グリーンシートの概略断面図である。
【図3】同、セラミック多層基板の製造方法の他の一工
程段階であって、セラミックグリーンシートが積層され
てなる第1積層体の概略断面図である。
【図4】同、セラミック多層基板の製造方法の他の一工
程段階であって、両主面に収縮抑制層が形成されてなる
第2積層体の概略断面図である。
【図5】同、セラミック多層基板の製造方法の他の一工
程段階であって、焼成処理が施された後の第2積層体の
概略断面図である。
【図6】同、セラミック多層基板の製造方法に従って形
成されたセラミック多層基板の概略断面図である。
【図7】(A)は、ビアホール用孔に導体ペーストが充
填されたせラミックグリーンシートの概略断面図、
(B)は、導体ペーストの***及びセラミック割れが発
生した時のセラミック層の概略断面図、(C)は、亀裂
が発生した導体ペーストを有するセラミック層の概略断
面図である。
【符号の説明】
2…積層体 2a、2b、2c、2d、2e…セラミックグリーンシ
ート、 3a、3b…ビアホール(ビアホール導体)、 4a、4b、4、14…導体ペースト、 5a、5b、5、15…導体パターン、 6a、6b、6c、6d、6e…セラミック層、 7a、7b…収縮抑制層、 11、12…積層体、 13…セラミック多層基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 H N B23K 35/22 310A // B23K 35/22 310 35/30 310C 35/30 310 H01L 23/14 C Fターム(参考) 4E351 AA07 BB31 BB35 BB49 CC12 CC22 CC33 DD04 DD17 DD20 DD31 DD33 DD52 EE01 EE11 GG03 5E317 AA24 BB04 BB12 BB15 BB16 CC22 CC25 CD21 CD32 GG05 5E346 AA12 AA15 AA24 AA43 BB01 CC18 CC31 CC32 CC36 CC37 CC51 DD13 DD34 EE24 EE27 FF18 GG03 GG06 GG08 GG09 HH07 HH11

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 導体粉末と有機ビヒクルとからなる導体
    ペーストであって、前記導体粉末が、 酸化銅粉末を60.0〜80.0重量%、 銅粉末を20.0〜40.0重量%、それぞれ混合して
    なることを特徴とする、導体ペースト。
  2. 【請求項2】 導体粉末と有機ビヒクルとからなる導体
    ペーストであって、前記導体粉末が、 酸化銅粉末を55.0〜79.5重量%、 銅粉末を20.0〜40.0重量%、 酸化ニッケル、パラジウム及びタングステンからなる群
    より選ばれる少なくとも1種の粉末を0.5〜5.0重
    量%、それぞれ混合してなることを特徴とする、導体ペ
    ースト。
  3. 【請求項3】 ビアホールを有し、低温焼結セラミック
    材料からなるセラミックグリーンシートを積層し、焼成
    してなるセラミック多層基板において、 前記ビアホールが請求項1又は2に記載の導体ペースト
    で形成されていることを特徴とする、セラミック多層基
    板。
  4. 【請求項4】 前記低温焼結セラミック材料がBaO−
    Al23−SiO2系材料であることを特徴とする、請
    求項3に記載のセラミック多層基板。
  5. 【請求項5】 低温焼結セラミック材料からなるセラミ
    ックグリーンシートに、ビアホール用孔を形成する工程
    と、 前記ビアホール用孔に請求項1又は2に記載の導体ペー
    ストを充填してビアホールを形成する工程と、 前記セラミックグリーンシート上に所定の導体パターン
    を形成する工程と、 得られたセラミックグリーンシートを積層して第1積層
    体を作製する工程と、 前記第1積層体の両主面に収縮抑制層を形成し、これを
    圧着して第2積層体を作製する工程と、 前記第2積層体を非酸化雰囲気下で焼成する工程と、 前記収縮抑制層を剥離する工程とを有する、セラミック
    多層基板の製造方法。
  6. 【請求項6】 前記低温焼結セラミック材料をBaO−
    Al23−SiO2系材料とすることを特徴とする、請
    求項5に記載のセラミック多層基板の製造方法。
JP30849198A 1998-10-29 1998-10-29 セラミック多層基板の製造方法 Expired - Lifetime JP3879276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30849198A JP3879276B2 (ja) 1998-10-29 1998-10-29 セラミック多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30849198A JP3879276B2 (ja) 1998-10-29 1998-10-29 セラミック多層基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000138309A true JP2000138309A (ja) 2000-05-16
JP3879276B2 JP3879276B2 (ja) 2007-02-07

Family

ID=17981659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30849198A Expired - Lifetime JP3879276B2 (ja) 1998-10-29 1998-10-29 セラミック多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP3879276B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319706A (ja) * 2003-04-15 2004-11-11 Ngk Spark Plug Co Ltd 導体ペースト並びに多層基板及びその製造方法
CN111052879A (zh) * 2017-08-29 2020-04-21 京瓷株式会社 电路基板及具备该电路基板的电子装置
CN114758840A (zh) * 2022-04-25 2022-07-15 苏州晶讯科技股份有限公司 用于高温共烧陶瓷体系的钨铜电极浆料及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319706A (ja) * 2003-04-15 2004-11-11 Ngk Spark Plug Co Ltd 導体ペースト並びに多層基板及びその製造方法
CN111052879A (zh) * 2017-08-29 2020-04-21 京瓷株式会社 电路基板及具备该电路基板的电子装置
CN114758840A (zh) * 2022-04-25 2022-07-15 苏州晶讯科技股份有限公司 用于高温共烧陶瓷体系的钨铜电极浆料及其制造方法
CN114758840B (zh) * 2022-04-25 2023-12-01 苏州晶讯科技股份有限公司 用于高温共烧陶瓷体系的钨铜电极浆料及其制造方法

Also Published As

Publication number Publication date
JP3879276B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
EP1981320B1 (en) Conductive paste, multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate
JP2785544B2 (ja) 多層セラミック基板の製造方法
JP2001291955A (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JPS6014494A (ja) セラミツク多層配線基板およびその製造方法
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
US6942833B2 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
EP0997941B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JP7309666B2 (ja) 多層セラミック基板及び電子装置
JP3003413B2 (ja) 多層セラミック基板の製造方法
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP5229316B2 (ja) セラミック基板の製造方法
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
JPH06237081A (ja) 多層セラミック基板の製造方法
JPH05327218A (ja) 多層セラミック基板の製造方法
JP3879276B2 (ja) セラミック多層基板の製造方法
JP2002043758A (ja) 多層基板及びその製造方法
JP5110420B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
JPH05167253A (ja) 多層セラミック基板の製造方法
JP5110419B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2001143527A (ja) 導電ペースト及びそれを用いたセラミック配線基板
JPH05327220A (ja) 多層セラミック基板の製造方法
JP2812605B2 (ja) 多層セラミック基板の製造方法
JP2004241432A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

EXPY Cancellation because of completion of term