JP2000124884A - クロック系切替回路 - Google Patents
クロック系切替回路Info
- Publication number
- JP2000124884A JP2000124884A JP10297460A JP29746098A JP2000124884A JP 2000124884 A JP2000124884 A JP 2000124884A JP 10297460 A JP10297460 A JP 10297460A JP 29746098 A JP29746098 A JP 29746098A JP 2000124884 A JP2000124884 A JP 2000124884A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- divided
- dividing
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 現用系および予備系のクロック信号のずれの
量に関わらず、系切替時におけるクロック信号の連続性
を保つクロック系切替回路を提供する。 【解決手段】 冗長構成でともに同一構成の第1の系お
よび第2の系を有し、分周回路311、312はそれぞれ
自系の入力クロック301、302を分周する一方、他系
の分周クロックに同期したパルス信号341、342によ
ってそれぞれプリセットされる。切替信号35は、リタ
イミング回路36によってこれら分周クロック331、
332の立ち上がりあるいは立ち下がりで系が切り替わ
らないようなリタイミング切替信号37として生成さ
れ、第1あるいは第2の系分周クロック331、332の
いずれかを選択して、出力クロック38として出力され
る。
量に関わらず、系切替時におけるクロック信号の連続性
を保つクロック系切替回路を提供する。 【解決手段】 冗長構成でともに同一構成の第1の系お
よび第2の系を有し、分周回路311、312はそれぞれ
自系の入力クロック301、302を分周する一方、他系
の分周クロックに同期したパルス信号341、342によ
ってそれぞれプリセットされる。切替信号35は、リタ
イミング回路36によってこれら分周クロック331、
332の立ち上がりあるいは立ち下がりで系が切り替わ
らないようなリタイミング切替信号37として生成さ
れ、第1あるいは第2の系分周クロック331、332の
いずれかを選択して、出力クロック38として出力され
る。
Description
【0001】
【発明の属する技術分野】本発明はクロック系切替回路
に係わり、詳細には冗長構成の系切替時におけるクロッ
クの連続性を保つクロック系切替回路に関する。
に係わり、詳細には冗長構成の系切替時におけるクロッ
クの連続性を保つクロック系切替回路に関する。
【0002】
【従来の技術】従来のこの種のクロック系切替回路は、
冗長構成を採用している装置に供給されるクロック信号
について、予め現用系および予備系のクロック信号の位
相を合わせておく。そして、たとえば現用系のクロック
系に障害が発生した場合に、クロック断検出信号に基づ
いて生成された切替信号により、装置に供給されるクロ
ック信号を予備系の正常なクロックへ切り替える。
冗長構成を採用している装置に供給されるクロック信号
について、予め現用系および予備系のクロック信号の位
相を合わせておく。そして、たとえば現用系のクロック
系に障害が発生した場合に、クロック断検出信号に基づ
いて生成された切替信号により、装置に供給されるクロ
ック信号を予備系の正常なクロックへ切り替える。
【0003】図8は従来提案されたクロック系切替回路
の構成の概要を表わしたものである。このクロック系切
替回路は、冗長構成として第1の系および第2の系を有
しており、ともに同一構成である。以下では第1の系に
ついて説明する。第1の系入力クロック101は、PL
L(Phase Locked Loop)111に入力される。PLL1
11は、電圧制御発振器(Voltage Controlled Oscillat
or:以下、VCOと略す。)121の発振クロック131
と第1の系入力クロック101の同期制御を行う。VC
O121から出力された発振クロック131は、1/n分
周回路141にも入力されており、発振クロック131が
分周された第1の系分周クロック151を生成する。こ
の第1の系分周クロック151は、選択部16に入力さ
れている。さらに、発振クロック131はカウンタ171
に入力されており、この発振クロックに同期したパルス
を生成する。カウンタの出力したパルスは、他系の制御
部に入力される。すなわち、第1の系のカウンタ171
の出力したパルス181は、第2の系の制御部192に入
力され、第2の系のカウンタ172の出力したパルス1
82は、第1の系の制御部191に入力されている。
の構成の概要を表わしたものである。このクロック系切
替回路は、冗長構成として第1の系および第2の系を有
しており、ともに同一構成である。以下では第1の系に
ついて説明する。第1の系入力クロック101は、PL
L(Phase Locked Loop)111に入力される。PLL1
11は、電圧制御発振器(Voltage Controlled Oscillat
or:以下、VCOと略す。)121の発振クロック131
と第1の系入力クロック101の同期制御を行う。VC
O121から出力された発振クロック131は、1/n分
周回路141にも入力されており、発振クロック131が
分周された第1の系分周クロック151を生成する。こ
の第1の系分周クロック151は、選択部16に入力さ
れている。さらに、発振クロック131はカウンタ171
に入力されており、この発振クロックに同期したパルス
を生成する。カウンタの出力したパルスは、他系の制御
部に入力される。すなわち、第1の系のカウンタ171
の出力したパルス181は、第2の系の制御部192に入
力され、第2の系のカウンタ172の出力したパルス1
82は、第1の系の制御部191に入力されている。
【0004】制御部191は、自系が現用系か予備系か
を判別できるようになっており、現用系であると判別さ
れたときには、予備系のクロックに同期させる必要がな
いためパルス182の1/n分周回路141およびカウン
タ171への供給を禁止させる。一方、自系が予備系で
あると判別されたときには、現用系である他系のクロッ
クに同期させるため、パルス182の1/n分周回路1
41およびカウンタ17 1への供給を許可する。なお、制
御部191は、クロック断検出信号などによって生成さ
れた系切替情報およびパッケージの実装状態を示す実装
情報などに基づいて、自系が現用系であるか予備系であ
るかを判別する。
を判別できるようになっており、現用系であると判別さ
れたときには、予備系のクロックに同期させる必要がな
いためパルス182の1/n分周回路141およびカウン
タ171への供給を禁止させる。一方、自系が予備系で
あると判別されたときには、現用系である他系のクロッ
クに同期させるため、パルス182の1/n分周回路1
41およびカウンタ17 1への供給を許可する。なお、制
御部191は、クロック断検出信号などによって生成さ
れた系切替情報およびパッケージの実装状態を示す実装
情報などに基づいて、自系が現用系であるか予備系であ
るかを判別する。
【0005】このようにして各系で生成された分周クロ
ックは、選択部16でクロック断検出信号などによって
生成された切替信号20に基づいて出力クロック21が
択一的に選択される。
ックは、選択部16でクロック断検出信号などによって
生成された切替信号20に基づいて出力クロック21が
択一的に選択される。
【0006】図9は図8に示したクロック系切替回路の
各部の信号波形を表わしたものである。ここでは、現用
系が第2の系であるとして、第1の系で第2の系のクロ
ック信号と位相を合わせるものとする。図9(a)は第
1の系入力クロック101のタイミングチャート、同図
(b)は第2の系入力クロック102のタイミングチャ
ート、同図(c)は発振クロック131のタイミングチ
ャート、同図(d)は発振クロック132のタイミング
チャート、同図(e)は第1の系分周クロック151の
タイミングチャート、同図(f)はパルス182のタイ
ミングチャート、同図(g)は第2の系分周クロック1
52のタイミングチャート、同図(h)切替信号20の
タイミングチャート、同図(j)は出力クロック21の
タイミングチャートを、それぞれ表わしている。すなわ
ち、同図(a)および(b)に示すように第1の系入力
クロック101、102が互いに位相が合っていないと
き、それぞれは独立してVCO121、122により発振
クロック131、132が出力される(同図(c)、
(d))。
各部の信号波形を表わしたものである。ここでは、現用
系が第2の系であるとして、第1の系で第2の系のクロ
ック信号と位相を合わせるものとする。図9(a)は第
1の系入力クロック101のタイミングチャート、同図
(b)は第2の系入力クロック102のタイミングチャ
ート、同図(c)は発振クロック131のタイミングチ
ャート、同図(d)は発振クロック132のタイミング
チャート、同図(e)は第1の系分周クロック151の
タイミングチャート、同図(f)はパルス182のタイ
ミングチャート、同図(g)は第2の系分周クロック1
52のタイミングチャート、同図(h)切替信号20の
タイミングチャート、同図(j)は出力クロック21の
タイミングチャートを、それぞれ表わしている。すなわ
ち、同図(a)および(b)に示すように第1の系入力
クロック101、102が互いに位相が合っていないと
き、それぞれは独立してVCO121、122により発振
クロック131、132が出力される(同図(c)、
(d))。
【0007】ここで、現用系である第2の系のカウンタ
172が発振クロック132の入力をカウントし、同図
(f)に示すように所定のタイミングでパルス182を
生成するものとする。このパルス182は、第1の系の
制御部191に通知される。第1の系は予備系であるの
で、そのままパルス182は、1/n分周回路141およ
びカウンタ171にリセットパルス信号として入力され
る。これにより、1/n分周回路142では、発振クロ
ック132に同期して1/n分周された第2の系分周ク
ロック152を生成する(同図(g))。一方、1/n
分周回路141では、リセットパルス信号および発振ク
ロック131に同期して1/n分周された第1の系分周
クロック151を生成する(同図(e))。
172が発振クロック132の入力をカウントし、同図
(f)に示すように所定のタイミングでパルス182を
生成するものとする。このパルス182は、第1の系の
制御部191に通知される。第1の系は予備系であるの
で、そのままパルス182は、1/n分周回路141およ
びカウンタ171にリセットパルス信号として入力され
る。これにより、1/n分周回路142では、発振クロ
ック132に同期して1/n分周された第2の系分周ク
ロック152を生成する(同図(g))。一方、1/n
分周回路141では、リセットパルス信号および発振ク
ロック131に同期して1/n分周された第1の系分周
クロック151を生成する(同図(e))。
【0008】そこで、同図(h)に示すように切替信号
20により選択される系が第2の系から第1の系に経路
切替が行われるとき、上述した通り同図(e)、(g)
に示すように既に第1の系分周クロック151および第
2の系分周クロック152の位相が合っている。したが
って、切替信号20によって選択部16でこれら分周ク
ロックの切替が行われても、同図(j)に示すように出
力クロック信号21が生成され、“位相飛び”あるいは
“位相の進み”などの系切替時における連続性が損なわ
れるようなことがない。
20により選択される系が第2の系から第1の系に経路
切替が行われるとき、上述した通り同図(e)、(g)
に示すように既に第1の系分周クロック151および第
2の系分周クロック152の位相が合っている。したが
って、切替信号20によって選択部16でこれら分周ク
ロックの切替が行われても、同図(j)に示すように出
力クロック信号21が生成され、“位相飛び”あるいは
“位相の進み”などの系切替時における連続性が損なわ
れるようなことがない。
【0009】このようなクロック系切替回路に関する技
術は、たとえば特開平4−267652号公報「クロッ
ク位相同期システム」に開示されている。
術は、たとえば特開平4−267652号公報「クロッ
ク位相同期システム」に開示されている。
【0010】また、このようなクロック系切替回路に関
する他の技術としては、たとえば特開平2−13001
8号公報「クロックの系切替回路」に開示されているよ
うに、現用系および予備系のクロックそれぞれの変化点
をパルスに変換し、クロックのレベルが定常状態にある
位置まで遅延させる。そして、この変化点パルス信号で
現用系および予備系のクロック信号の系切替を行うため
の切替信号をリタイミングし、このリタイミング信号で
これら現用系および予備系クロックの切り替え制御を行
う。これにより、従来の切り替えられた出力クロックに
おける“クロック割れ”の発生を防止することができ
る。
する他の技術としては、たとえば特開平2−13001
8号公報「クロックの系切替回路」に開示されているよ
うに、現用系および予備系のクロックそれぞれの変化点
をパルスに変換し、クロックのレベルが定常状態にある
位置まで遅延させる。そして、この変化点パルス信号で
現用系および予備系のクロック信号の系切替を行うため
の切替信号をリタイミングし、このリタイミング信号で
これら現用系および予備系クロックの切り替え制御を行
う。これにより、従来の切り替えられた出力クロックに
おける“クロック割れ”の発生を防止することができ
る。
【0011】
【発明が解決しようとする課題】しかしながら特開平4
−267652号公報に開示されている技術では、カウ
ンタ回路を用いてリセットパルスを出力することによっ
て他系のクロック信号の同期をとるようにしているた
め、回路構成が大きくなってしまうという問題がある。
また、非同期の切替信号で系切替を行っているため、ク
ロック信号の周波数が向上するにつれて、両系のゲート
遅延や配線遅延などの差が無視できなくなり、これらの
系切替タイミングによっては上述したようなクロック割
れなどが発生し、切替時におけるクロック信号の連続性
を保つことができなくなるという問題がある。
−267652号公報に開示されている技術では、カウ
ンタ回路を用いてリセットパルスを出力することによっ
て他系のクロック信号の同期をとるようにしているた
め、回路構成が大きくなってしまうという問題がある。
また、非同期の切替信号で系切替を行っているため、ク
ロック信号の周波数が向上するにつれて、両系のゲート
遅延や配線遅延などの差が無視できなくなり、これらの
系切替タイミングによっては上述したようなクロック割
れなどが発生し、切替時におけるクロック信号の連続性
を保つことができなくなるという問題がある。
【0012】また、特開平2−130018号公報に開
示されている技術では、これら切替信号の同期をとって
選択時におけるクロック信号の連続性を保つようにして
いるが、その際に行うリタイミング用のパルス生成に遅
延回路を用いているため、現用系および予備系のクロッ
ク信号のずれの量に応じて遅延すべき時間を変更する必
要がある。これは、製造条件が異なると、さらに複雑な
配慮が必要となる。また、この技術では現用系および予
備系のクロック信号が互いに180度の位相が異なる場
合には、切替時におけるクロック信号の連続性を保つこ
とができないという問題もある。
示されている技術では、これら切替信号の同期をとって
選択時におけるクロック信号の連続性を保つようにして
いるが、その際に行うリタイミング用のパルス生成に遅
延回路を用いているため、現用系および予備系のクロッ
ク信号のずれの量に応じて遅延すべき時間を変更する必
要がある。これは、製造条件が異なると、さらに複雑な
配慮が必要となる。また、この技術では現用系および予
備系のクロック信号が互いに180度の位相が異なる場
合には、切替時におけるクロック信号の連続性を保つこ
とができないという問題もある。
【0013】そこで本発明の目的は、現用系および予備
系のクロック信号のずれの量に関わらず、系切替時にお
けるクロック信号の連続性を保つクロック系切替回路を
提供することにある。
系のクロック信号のずれの量に関わらず、系切替時にお
けるクロック信号の連続性を保つクロック系切替回路を
提供することにある。
【0014】
【課題を解決するための手段】請求項1記載の発明で
は、(イ)第1の系の入力クロックを分周する第1の分
周手段と、(ロ)この第1の分周手段によって分周され
て生成された第1の分周クロックの論理レベルの変化を
検出するレベル変化検出手段と、(ハ)第2の系の入力
クロックを分周する第2の分周手段と、(ニ)第1のレ
ベル変化検出手段の検出結果に基づいて第2の分周手段
の分周出力をプリセットするプリセット手段と、(ホ)
所定の切替信号に基づいて第1および第2の分周クロッ
クから択一的に選択する選択手段とをクロック系切替回
路に具備させる。
は、(イ)第1の系の入力クロックを分周する第1の分
周手段と、(ロ)この第1の分周手段によって分周され
て生成された第1の分周クロックの論理レベルの変化を
検出するレベル変化検出手段と、(ハ)第2の系の入力
クロックを分周する第2の分周手段と、(ニ)第1のレ
ベル変化検出手段の検出結果に基づいて第2の分周手段
の分周出力をプリセットするプリセット手段と、(ホ)
所定の切替信号に基づいて第1および第2の分周クロッ
クから択一的に選択する選択手段とをクロック系切替回
路に具備させる。
【0015】すなわち請求項1記載の発明では、第1お
よび第2の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第1および第2の分周手段
で分周し、第1および第2の分周クロックを生成させ
る。その際、レベル変化検出手段で第1の分周クロック
の論理レベルの変化を検出させ、その検出結果に基づい
て第2の分周手段の分周出力をプリセットさせている。
このようにして生成された第1および第2の分周クロッ
クは互いに同位相となり、所定の切替信号により選択手
段で択一的に選択させて出力クロックを生成するように
している。
よび第2の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第1および第2の分周手段
で分周し、第1および第2の分周クロックを生成させ
る。その際、レベル変化検出手段で第1の分周クロック
の論理レベルの変化を検出させ、その検出結果に基づい
て第2の分周手段の分周出力をプリセットさせている。
このようにして生成された第1および第2の分周クロッ
クは互いに同位相となり、所定の切替信号により選択手
段で択一的に選択させて出力クロックを生成するように
している。
【0016】請求項2記載の発明では、(イ)第1の系
の入力クロックを分周する第1の分周手段と、(ロ)こ
の第1の分周手段によって分周されて生成された第1の
分周クロックの論理レベルの変化を検出する第1のレベ
ル変化検出手段と、(ハ)第2の系の入力クロックを分
周する第2の分周手段と、(ニ)この第2の分周手段に
よって分周されて生成された第2の分周クロックの論理
レベルの変化を検出する第2のレベル変化検出手段と、
(ホ)この第2のレベル変化検出手段の検出結果を第1
の分周手段の分周出力にプリセットする第1のプリセッ
ト手段と、(ヘ)第1のレベル変化検出手段の検出結果
を第2の分周手段の分周出力にプリセットする第2のプ
リセット手段と、(ト)所定の切替信号に基づいて第1
および第2の分周クロックから択一的に選択する選択手
段とをクロック系切替回路に具備させる。
の入力クロックを分周する第1の分周手段と、(ロ)こ
の第1の分周手段によって分周されて生成された第1の
分周クロックの論理レベルの変化を検出する第1のレベ
ル変化検出手段と、(ハ)第2の系の入力クロックを分
周する第2の分周手段と、(ニ)この第2の分周手段に
よって分周されて生成された第2の分周クロックの論理
レベルの変化を検出する第2のレベル変化検出手段と、
(ホ)この第2のレベル変化検出手段の検出結果を第1
の分周手段の分周出力にプリセットする第1のプリセッ
ト手段と、(ヘ)第1のレベル変化検出手段の検出結果
を第2の分周手段の分周出力にプリセットする第2のプ
リセット手段と、(ト)所定の切替信号に基づいて第1
および第2の分周クロックから択一的に選択する選択手
段とをクロック系切替回路に具備させる。
【0017】すなわち請求項2記載の発明では、第1お
よび第2の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第1および第2の分周手段
で分周し、第1および第2の分周クロックを生成させ
る。その際、第1のレベル変化検出手段で第1の分周ク
ロックの論理レベルの変化を検出させ、その検出結果を
第2の分周手段の分周出力にプリセットさせている。ま
た、第2のレベル変化検出手段で第2の分周クロックの
論理レベルの変化を検出させ、その検出結果を第2の分
周手段の分周出力にプリセットさせている。このように
して生成された第1および第2の分周クロックは互いに
同位相となり、所定の切替信号により選択手段で択一的
に選択させて出力クロックを生成するようにしている。
よび第2の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第1および第2の分周手段
で分周し、第1および第2の分周クロックを生成させ
る。その際、第1のレベル変化検出手段で第1の分周ク
ロックの論理レベルの変化を検出させ、その検出結果を
第2の分周手段の分周出力にプリセットさせている。ま
た、第2のレベル変化検出手段で第2の分周クロックの
論理レベルの変化を検出させ、その検出結果を第2の分
周手段の分周出力にプリセットさせている。このように
して生成された第1および第2の分周クロックは互いに
同位相となり、所定の切替信号により選択手段で択一的
に選択させて出力クロックを生成するようにしている。
【0018】請求項3記載の発明では、(イ)自走する
第1の系の入力クロックを分周する第1の分周手段と、
(ロ)この第1の分周手段によって分周されて生成され
た第1の分周クロックの論理レベルの変化を検出する第
1のレベル変化検出手段と、(ハ)第2の系の入力クロ
ックを分周する第2の分周手段と、(ニ)この第2の分
周手段によって分周されて生成された第2の分周クロッ
クの論理レベルの変化を検出する第2のレベル変化検出
手段と、(ホ)第1の系の入力クロックの断状態を判別
する断状態判別手段と、(ヘ)この段状態検出手段によ
って第1の系の入力クロックが断状態あると判別された
ときには第2のレベル変化検出手段の検出結果を第1の
分周手段の分周出力にプリセットする第1のプリセット
手段と、(ト)第1のレベル変化検出手段の検出結果を
第2の分周手段の分周出力にプリセットする第2のプリ
セット手段と、(チ)所定の切替信号に基づいて第1お
よび第2の分周クロックから択一的に選択する選択手段
とをクロック系切替回路に具備させる。
第1の系の入力クロックを分周する第1の分周手段と、
(ロ)この第1の分周手段によって分周されて生成され
た第1の分周クロックの論理レベルの変化を検出する第
1のレベル変化検出手段と、(ハ)第2の系の入力クロ
ックを分周する第2の分周手段と、(ニ)この第2の分
周手段によって分周されて生成された第2の分周クロッ
クの論理レベルの変化を検出する第2のレベル変化検出
手段と、(ホ)第1の系の入力クロックの断状態を判別
する断状態判別手段と、(ヘ)この段状態検出手段によ
って第1の系の入力クロックが断状態あると判別された
ときには第2のレベル変化検出手段の検出結果を第1の
分周手段の分周出力にプリセットする第1のプリセット
手段と、(ト)第1のレベル変化検出手段の検出結果を
第2の分周手段の分周出力にプリセットする第2のプリ
セット手段と、(チ)所定の切替信号に基づいて第1お
よび第2の分周クロックから択一的に選択する選択手段
とをクロック系切替回路に具備させる。
【0019】すなわち請求項3記載の発明では、第1お
よび第2の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第1および第2の分周手段
で分周し、第1および第2の分周クロックを生成させ
る。その際、第1のレベル変化検出手段で第1の分周ク
ロックの論理レベルの変化を、第2のレベル変化検出手
段で第2の分周クロックの論理レベルの変化を、それぞ
れ検出させている。さらに断状態判別手段には第1の系
の入力クロックの断状態を判別させ、その断状態が判別
されたときに、第2のレベル変化検出手段による論理レ
ベルの変化の検出結果を第1の分周手段の分周出力にプ
リセットさせている。これに対して、その断状態の判別
結果に関わらず、第1のレベル変化検出手段による第1
の分周クロックの論理レベルの変化の検出結果を第2の
分周手段の分周出力にプリセットさせている。このよう
にして生成された第1および第2の分周クロックは互い
に同位相となり、所定の切替信号により選択手段で択一
的に選択させて出力クロックを生成するようにしてい
る。
よび第2の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第1および第2の分周手段
で分周し、第1および第2の分周クロックを生成させ
る。その際、第1のレベル変化検出手段で第1の分周ク
ロックの論理レベルの変化を、第2のレベル変化検出手
段で第2の分周クロックの論理レベルの変化を、それぞ
れ検出させている。さらに断状態判別手段には第1の系
の入力クロックの断状態を判別させ、その断状態が判別
されたときに、第2のレベル変化検出手段による論理レ
ベルの変化の検出結果を第1の分周手段の分周出力にプ
リセットさせている。これに対して、その断状態の判別
結果に関わらず、第1のレベル変化検出手段による第1
の分周クロックの論理レベルの変化の検出結果を第2の
分周手段の分周出力にプリセットさせている。このよう
にして生成された第1および第2の分周クロックは互い
に同位相となり、所定の切替信号により選択手段で択一
的に選択させて出力クロックを生成するようにしてい
る。
【0020】請求項4記載の発明では、請求項2または
請求項3記載のクロック系切替回路で、第1および第2
の分周クロックのいずれか一方をその立ち上がりおよび
立ち下がりエッジのうち一方のエッジに同期して逓倍す
る逓倍手段と、この逓倍手段によって逓倍されて生成さ
れた逓倍クロックのエッジと異なる他方のエッジで切替
信号をリタイミングすることによって選択手段の切替信
号を生成するリタイミング手段とを備えることを特徴と
している。
請求項3記載のクロック系切替回路で、第1および第2
の分周クロックのいずれか一方をその立ち上がりおよび
立ち下がりエッジのうち一方のエッジに同期して逓倍す
る逓倍手段と、この逓倍手段によって逓倍されて生成さ
れた逓倍クロックのエッジと異なる他方のエッジで切替
信号をリタイミングすることによって選択手段の切替信
号を生成するリタイミング手段とを備えることを特徴と
している。
【0021】すなわち請求項4記載の発明では、選択手
段で切替制御を行う切替信号の生成を、第1および第2
の分周クロックのいずれか一方をその立ち上がりおよび
立ち下がりエッジのうち一方のエッジに同期して逓倍手
段により逓倍させ、さらにリタイミング手段でこの逓倍
クロックの逓倍時に同期させたエッジと異なる他方のエ
ッジで切替信号をリタイミングさせることによって生成
している。
段で切替制御を行う切替信号の生成を、第1および第2
の分周クロックのいずれか一方をその立ち上がりおよび
立ち下がりエッジのうち一方のエッジに同期して逓倍手
段により逓倍させ、さらにリタイミング手段でこの逓倍
クロックの逓倍時に同期させたエッジと異なる他方のエ
ッジで切替信号をリタイミングさせることによって生成
している。
【0022】請求項5記載の発明では、請求項1〜請求
項4記載のクロック系切替回路で、第1および第2のレ
ベル変化検出手段は、立ち上がりあるいは立ち下がりを
検出することを特徴としている。
項4記載のクロック系切替回路で、第1および第2のレ
ベル変化検出手段は、立ち上がりあるいは立ち下がりを
検出することを特徴としている。
【0023】すなわち請求項5記載の発明では、第1お
よび第2のレベル変化検出手段を、立ち上がりあるいは
立ち下がりを検出回路にすることによって、回路構成の
簡素化を図ることができる。
よび第2のレベル変化検出手段を、立ち上がりあるいは
立ち下がりを検出回路にすることによって、回路構成の
簡素化を図ることができる。
【0024】
【0025】
【実施例】以下実施例につき本発明を詳細に説明する。
【0026】図1は本発明の一実施例におけるクロック
系切替回路の原理的な構成を表わしたものである。この
クロック系切替回路は、冗長構成でともに同一構成の第
1の系および第2の系を有している。第1の系入力クロ
ック301は、分周回路311で分周され、第1の系分周
クロック321としてセレクタ33に対して出力され
る。また、第2の系入力クロック302は、分周回路3
12で分周され、第2の系分周クロック322としてセレ
クタ33に対して出力される。分周回路311、312は
それぞれ自系の入力クロックを分周する一方、他系の分
周クロックに同期したパルス信号341、342によって
それぞれプリセットされることを特徴としている。さら
に、これら第1および第2の系分周クロック321、3
22から択一的に選択するための切替信号35が非同期
に入力され、リタイミング回路36によってリタイミン
グ切替信号37として生成される。このリタイミング切
替信号37は、第1および第2の系分周クロック3
21、322の立ち上がりあるいは立ち下がりで系が切り
替わらないようなタイミングにリタイミングされる。そ
してセレクタ33では、このリタイミング切替信号37
により第1あるいは第2の系分周クロック321、322
のいずれかを選択して、出力クロック38として出力さ
れる。
系切替回路の原理的な構成を表わしたものである。この
クロック系切替回路は、冗長構成でともに同一構成の第
1の系および第2の系を有している。第1の系入力クロ
ック301は、分周回路311で分周され、第1の系分周
クロック321としてセレクタ33に対して出力され
る。また、第2の系入力クロック302は、分周回路3
12で分周され、第2の系分周クロック322としてセレ
クタ33に対して出力される。分周回路311、312は
それぞれ自系の入力クロックを分周する一方、他系の分
周クロックに同期したパルス信号341、342によって
それぞれプリセットされることを特徴としている。さら
に、これら第1および第2の系分周クロック321、3
22から択一的に選択するための切替信号35が非同期
に入力され、リタイミング回路36によってリタイミン
グ切替信号37として生成される。このリタイミング切
替信号37は、第1および第2の系分周クロック3
21、322の立ち上がりあるいは立ち下がりで系が切り
替わらないようなタイミングにリタイミングされる。そ
してセレクタ33では、このリタイミング切替信号37
により第1あるいは第2の系分周クロック321、322
のいずれかを選択して、出力クロック38として出力さ
れる。
【0027】このような構成のクロック系切替回路で
は、入力クロック波形391、392に示すような第1お
よび第2の系入力クロック301、302が、それぞれ分
周回路311、312で分周される。分周回路311、3
12によって生成された第1および第2の系分周クロッ
ク321、322は、セレクタ33に入力される。この
際、第2の系の分周回路312に対して第1の系分周ク
ロック321に同期して生成されたパルス信号341が入
力される。そして、第2の系入力クロック302を分周
する分周回路312で分周信号がプリセットされる。こ
れにより、第2の系分周クロック322は、分周クロッ
ク波形401、402のようになって第1の系分周クロッ
ク321と同位相となる。あるいは、第1の系の分周回
路311に対して第2の系分周クロック322に同期して
生成されたパルス信号342が入力される。そして、第
1の系入力クロック301を分周する分周回路311で分
周信号がプリセットされる。これにより、第1の系分周
クロック321は、分周クロック波形401、402のよ
うになって第2の系分周クロック322と同位相とな
る。
は、入力クロック波形391、392に示すような第1お
よび第2の系入力クロック301、302が、それぞれ分
周回路311、312で分周される。分周回路311、3
12によって生成された第1および第2の系分周クロッ
ク321、322は、セレクタ33に入力される。この
際、第2の系の分周回路312に対して第1の系分周ク
ロック321に同期して生成されたパルス信号341が入
力される。そして、第2の系入力クロック302を分周
する分周回路312で分周信号がプリセットされる。こ
れにより、第2の系分周クロック322は、分周クロッ
ク波形401、402のようになって第1の系分周クロッ
ク321と同位相となる。あるいは、第1の系の分周回
路311に対して第2の系分周クロック322に同期して
生成されたパルス信号342が入力される。そして、第
1の系入力クロック301を分周する分周回路311で分
周信号がプリセットされる。これにより、第1の系分周
クロック321は、分周クロック波形401、402のよ
うになって第2の系分周クロック322と同位相とな
る。
【0028】以下では、本実施例におけるクロック系切
替回路の構成の要部について説明する。
替回路の構成の要部について説明する。
【0029】図2は図1に示した本実施例におけるクロ
ック系切替回路の構成要部を表わしたものである。ただ
し、図1に示すクロック系切替回路と同一部分には同一
符号を付し、適宜説明を省略する。第1の系入力クロッ
ク301は、分周回路411に入力されている。分周回路
411は、プリセット入力ができるバイナリカウンタか
ら構成されており、第1の系入力クロック301を分周
して第1の系分周クロック321を生成し、セレクタ3
3と第2の系の微分回路422に入力されている。この
微分回路422は、入力される第1の系分周クロック3
21の微分結果をパルスとして出力することができるよ
うになっており、本実施例における微分回路では分周ク
ロックの変化点をパルスとして出力する。この微分回路
422による微分出力パルスは第2の系の分周回路412
に入力されている。
ック系切替回路の構成要部を表わしたものである。ただ
し、図1に示すクロック系切替回路と同一部分には同一
符号を付し、適宜説明を省略する。第1の系入力クロッ
ク301は、分周回路411に入力されている。分周回路
411は、プリセット入力ができるバイナリカウンタか
ら構成されており、第1の系入力クロック301を分周
して第1の系分周クロック321を生成し、セレクタ3
3と第2の系の微分回路422に入力されている。この
微分回路422は、入力される第1の系分周クロック3
21の微分結果をパルスとして出力することができるよ
うになっており、本実施例における微分回路では分周ク
ロックの変化点をパルスとして出力する。この微分回路
422による微分出力パルスは第2の系の分周回路412
に入力されている。
【0030】分周回路412は、プリセット入力ができ
るバイナリカウンタから構成されており、第2の系入力
クロック302が入力されて、これを分周し、微分回路
422からの微分出力パルスをロード値入力とする第2
の系分周クロック322を生成する。これにより、分周
回路412は、第2の系入力クロック302を分周すると
ともに、第1の系分周クロック321の変化点に同期し
た第2の系分周クロック322を出力することができ
る。第2の系分周クロック322は、第1の系の微分回
路421およびセレクタ33に入力されている。微分回
路421は、入力される第2の系分周クロック322の微
分結果をパルスとして出力することができるようになっ
ており、本実施例における微分回路では分周クロックの
変化点をパルスとして出力する。この微分回路421に
よる微分出力パルスは第1の系の分周回路411に入力
されている。
るバイナリカウンタから構成されており、第2の系入力
クロック302が入力されて、これを分周し、微分回路
422からの微分出力パルスをロード値入力とする第2
の系分周クロック322を生成する。これにより、分周
回路412は、第2の系入力クロック302を分周すると
ともに、第1の系分周クロック321の変化点に同期し
た第2の系分周クロック322を出力することができ
る。第2の系分周クロック322は、第1の系の微分回
路421およびセレクタ33に入力されている。微分回
路421は、入力される第2の系分周クロック322の微
分結果をパルスとして出力することができるようになっ
ており、本実施例における微分回路では分周クロックの
変化点をパルスとして出力する。この微分回路421に
よる微分出力パルスは第1の系の分周回路411に入力
されている。
【0031】分周回路411では、上述したように第2
の系入力クロック302が入力されてこれを分周する
が、この際、微分回路422からの微分出力パルスをロ
ード値入力とする第1の系分周クロック321を生成す
る。これにより、分周回路411は、第1の系入力クロ
ック301を分周するとともに、第2の系分周クロック
322の変化点に同期した第1の系分周クロック321を
出力することができる。
の系入力クロック302が入力されてこれを分周する
が、この際、微分回路422からの微分出力パルスをロ
ード値入力とする第1の系分周クロック321を生成す
る。これにより、分周回路411は、第1の系入力クロ
ック301を分周するとともに、第2の系分周クロック
322の変化点に同期した第1の系分周クロック321を
出力することができる。
【0032】このようにして生成された第1および第2
の系分周クロック321、322は、セレクタ43にも入
力されている。セレクタ43は切替信号35がリタイミ
ング回路36でリタイミングされたリタイミング切替信
号37によって、第1および第2の系分周クロック32
1、322の中から択一的に選択して選択分周クロック4
4を出力する。選択分周クロック44はリタイミング回
路36に入力されている。リタイミング回路36ではこ
の選択分周クロック44に基づいて切替信号35をリタ
イミングして、リタイミング切替信号37が生成され
る。この際、選択分周クロック44は逓倍され、第1お
よび第2の系分周クロック321、322の立ち上がりお
よび立ち下がりを避けて、分周クロックの論理レベルが
安定している位置で切替が行われるようにリタイミング
される。
の系分周クロック321、322は、セレクタ43にも入
力されている。セレクタ43は切替信号35がリタイミ
ング回路36でリタイミングされたリタイミング切替信
号37によって、第1および第2の系分周クロック32
1、322の中から択一的に選択して選択分周クロック4
4を出力する。選択分周クロック44はリタイミング回
路36に入力されている。リタイミング回路36ではこ
の選択分周クロック44に基づいて切替信号35をリタ
イミングして、リタイミング切替信号37が生成され
る。この際、選択分周クロック44は逓倍され、第1お
よび第2の系分周クロック321、322の立ち上がりお
よび立ち下がりを避けて、分周クロックの論理レベルが
安定している位置で切替が行われるようにリタイミング
される。
【0033】セレクタ33はこのようなリタイミング切
替信号37によって、第1および第2の分周クロック3
21、322の中から択一的に選択して出力クロック38
として外部の図示しない装置の基準クロックとして出力
する。
替信号37によって、第1および第2の分周クロック3
21、322の中から択一的に選択して出力クロック38
として外部の図示しない装置の基準クロックとして出力
する。
【0034】図3は図2に示す微分回路421の構成の
一例を具体的に表わしたものである。微分回路421、
422はともに同一構成である。微分回路421は、遅延
型フリップフロップ(Delayed-Flip Flop:以下、D−
FFと略す。)451と、否定回路461と、2入力論理
積回路471とを備えている。D−FF451のクロック
端子(CK)には、第1の系入力クロック301が入力
されている。また、データ端子(D)には、第2の系分
周クロック322が入力されている。そして、第1の系
入力クロック301で同期化されて出力端子(Q)から
出力される第2の系分周クロック322は、否定回路4
61で論理反転された後、2入力論理積回路471の一方
の入力端子に入力される。この2入力論理積回路471
の他方の入力端子には、第2の系分周クロック322が
入力されている。2入力論理積回路471は、これら2
端子から入力される信号の論理積を、微分出力パルス4
81として出力する。
一例を具体的に表わしたものである。微分回路421、
422はともに同一構成である。微分回路421は、遅延
型フリップフロップ(Delayed-Flip Flop:以下、D−
FFと略す。)451と、否定回路461と、2入力論理
積回路471とを備えている。D−FF451のクロック
端子(CK)には、第1の系入力クロック301が入力
されている。また、データ端子(D)には、第2の系分
周クロック322が入力されている。そして、第1の系
入力クロック301で同期化されて出力端子(Q)から
出力される第2の系分周クロック322は、否定回路4
61で論理反転された後、2入力論理積回路471の一方
の入力端子に入力される。この2入力論理積回路471
の他方の入力端子には、第2の系分周クロック322が
入力されている。2入力論理積回路471は、これら2
端子から入力される信号の論理積を、微分出力パルス4
81として出力する。
【0035】このような構成により、第2の系分周クロ
ック322が第1の系入力クロック301の1クロック分
だけ遅延された信号とその遅延前との論理積である微分
出力パルス481は、第2の系分周クロック322の立ち
上がり検出パルスとなる。
ック322が第1の系入力クロック301の1クロック分
だけ遅延された信号とその遅延前との論理積である微分
出力パルス481は、第2の系分周クロック322の立ち
上がり検出パルスとなる。
【0036】図4は図2に示すリタイミング回路36の
構成の一例を具体的に表わしたものである。このリタイ
ミング回路36は、逓倍回路49と、CK端子に入力さ
れる信号の立ち下がりエッジでD端子の信号をラッチす
るD−FF50とを備えている。選択分周クロック44
は、逓倍回路49に入力され、選択分周クロック44の
立ち上がりに同期して、本実施例では2逓倍される。逓
倍回路49で2逓倍された逓倍クロック51は、D−F
F50のCK端子に入力され、D端子に入力される切替
信号35を、その立ち下がりエッジでラッチし、その出
力をQ端子からリタイミング切替信号37として出力す
る。
構成の一例を具体的に表わしたものである。このリタイ
ミング回路36は、逓倍回路49と、CK端子に入力さ
れる信号の立ち下がりエッジでD端子の信号をラッチす
るD−FF50とを備えている。選択分周クロック44
は、逓倍回路49に入力され、選択分周クロック44の
立ち上がりに同期して、本実施例では2逓倍される。逓
倍回路49で2逓倍された逓倍クロック51は、D−F
F50のCK端子に入力され、D端子に入力される切替
信号35を、その立ち下がりエッジでラッチし、その出
力をQ端子からリタイミング切替信号37として出力す
る。
【0037】このように第1あるいは第2の系分周クロ
ック321、322と同位相の選択分周クロック44を2
逓倍した逓倍クロック51の立ち下がりで切替信号35
をリタイミングすることで、第1および第2の系分周ク
ロック321、322の立ち上がりおよび立ち下がり付近
で切替が行われないようにしている。
ック321、322と同位相の選択分周クロック44を2
逓倍した逓倍クロック51の立ち下がりで切替信号35
をリタイミングすることで、第1および第2の系分周ク
ロック321、322の立ち上がりおよび立ち下がり付近
で切替が行われないようにしている。
【0038】図5は図4に示したリタイミング回路36
の各部信号波形の概要を表わしたものである。図5
(a)は選択分周クロック44のタイミングチャート、
同図(b)は逓倍クロック51のタイミングチャート、
同図(c)は切替信号35のタイミングチャート、同図
(d)はリタイミング切替信号37のタイミングチャー
トをそれぞれ表わしている。すなわち、上述したように
各系の分周回路で他系の分周クロックに同期して分周さ
れた第1および第2の系分周クロック321、322と同
位相の選択分周クロック44(同図(a))は、逓倍回
路49で選択分周クロック44の立ち上がりに同期して
2逓倍されて、同図(b)に示すような逓倍クロック5
1が生成される。そしてD−FF50において、その立
ち下がりエッジで同図(c)に示すように非同期入力さ
れた切替信号35をラッチすることでリタイミングし、
同図(d)に示すリタイミング切替信号37をセレクタ
33、43に対して出力することになる。
の各部信号波形の概要を表わしたものである。図5
(a)は選択分周クロック44のタイミングチャート、
同図(b)は逓倍クロック51のタイミングチャート、
同図(c)は切替信号35のタイミングチャート、同図
(d)はリタイミング切替信号37のタイミングチャー
トをそれぞれ表わしている。すなわち、上述したように
各系の分周回路で他系の分周クロックに同期して分周さ
れた第1および第2の系分周クロック321、322と同
位相の選択分周クロック44(同図(a))は、逓倍回
路49で選択分周クロック44の立ち上がりに同期して
2逓倍されて、同図(b)に示すような逓倍クロック5
1が生成される。そしてD−FF50において、その立
ち下がりエッジで同図(c)に示すように非同期入力さ
れた切替信号35をラッチすることでリタイミングし、
同図(d)に示すリタイミング切替信号37をセレクタ
33、43に対して出力することになる。
【0039】このように第1および第2の系分周クロッ
ク321、322と同位相の選択分周クロック44の立ち
上がりに同期して逓倍し、その立ち下がりエッジで非同
期の切替信号35をリタイミングすることによって、セ
レクタ33、43では第1および第2の系分周クロック
321、322の立ち上がりあるいは立ち下がり付近での
系切替が行われないようにしている。これにより、系切
替時に発生する異常パルスの発生を抑え、システムの動
作を安定化させることができる。
ク321、322と同位相の選択分周クロック44の立ち
上がりに同期して逓倍し、その立ち下がりエッジで非同
期の切替信号35をリタイミングすることによって、セ
レクタ33、43では第1および第2の系分周クロック
321、322の立ち上がりあるいは立ち下がり付近での
系切替が行われないようにしている。これにより、系切
替時に発生する異常パルスの発生を抑え、システムの動
作を安定化させることができる。
【0040】このような構成のクロック系切替回路で
は、さらに上述したように第1および第2の系分周クロ
ック321、322の位相を、それぞれ自系の分周クロッ
クの位相を他系の分周クロックに同期させるようにする
ことによって、系切替時におけるクロック信号の連続性
を保つようにしている。そこで、次に図6を参照して本
実施例におけるクロック系切替回路の位相同期動作の概
要について説明する。
は、さらに上述したように第1および第2の系分周クロ
ック321、322の位相を、それぞれ自系の分周クロッ
クの位相を他系の分周クロックに同期させるようにする
ことによって、系切替時におけるクロック信号の連続性
を保つようにしている。そこで、次に図6を参照して本
実施例におけるクロック系切替回路の位相同期動作の概
要について説明する。
【0041】図6は本実施例におけるクロック系切替回
路の位相同期動作の概要を表わしたものである。同図
(a)は第1の系入力クロック301のタイミングチャ
ート、同図(b)は第1の系の微分回路421によって
生成される微分出力パルス481のタイミングチャー
ト、同図(c)は第2の系入力クロック302のタイミ
ングチャート、同図(d)は第2の系の微分回路422
によって生成される微分出力パルス482のタイミング
チャート、同図(e)は第1の系分周クロック321の
タイミングチャート、同図(f)は第2の系分周クロッ
ク322のタイミングチャートを、それぞれ表わしたも
のである。すなわち分周回路411では、第1の系微分
出力パルス481(同図(b))によってプリセットさ
れたのち、第1の系入力クロック301(同図(a))
に同期して分周された第1の系分周クロック321が出
力されている(同図(e))。
路の位相同期動作の概要を表わしたものである。同図
(a)は第1の系入力クロック301のタイミングチャ
ート、同図(b)は第1の系の微分回路421によって
生成される微分出力パルス481のタイミングチャー
ト、同図(c)は第2の系入力クロック302のタイミ
ングチャート、同図(d)は第2の系の微分回路422
によって生成される微分出力パルス482のタイミング
チャート、同図(e)は第1の系分周クロック321の
タイミングチャート、同図(f)は第2の系分周クロッ
ク322のタイミングチャートを、それぞれ表わしたも
のである。すなわち分周回路411では、第1の系微分
出力パルス481(同図(b))によってプリセットさ
れたのち、第1の系入力クロック301(同図(a))
に同期して分周された第1の系分周クロック321が出
力されている(同図(e))。
【0042】そして、第2の系の微分回路422ではこ
の第1の系分周クロック321の立ち上がり検出された
第2の系微分出力パルス482が生成される(同図
(d))。分周回路412では、第2の系微分出力パル
ス482(同図(d))によってプリセットされたの
ち、第2の系入力クロック302(同図(c))に同期
して分周された第2の系分周クロック322が出力され
ている(同図(f))。
の第1の系分周クロック321の立ち上がり検出された
第2の系微分出力パルス482が生成される(同図
(d))。分周回路412では、第2の系微分出力パル
ス482(同図(d))によってプリセットされたの
ち、第2の系入力クロック302(同図(c))に同期
して分周された第2の系分周クロック322が出力され
ている(同図(f))。
【0043】これまで説明したように本実施例における
クロック系切替回路は、互いに位相の異なる第1および
第2の系入力クロック301、302をそれぞれの系の分
周回路411、412で分周する。その際、各系には微分
回路を有しており、各分周回路は他系の分周後のクロッ
クの変化点を検出した微分出力パルスをロード値入力と
してプリセットできるようにしている。各系の分周回路
411、412で生成される第1の分周クロック321は
第2の分周クロック322の変化点に同期した分周クロ
ックとして生成され、第2の分周クロック322は第1
の分周クロック321の変化点に同期した分周クロック
として生成される。これら分周クロックを択一的に選択
するセレクタ33の切替制御は、第1あるいは第2の分
周クロック321、322のいずれか一方を立ち上がりエ
ッジに同期して逓倍し、この逓倍クロックの立ち下がり
にエッジで非同期に入力される切替信号35をリタイミ
ングしたリタイミング切替信号37で行うようにしてい
る。これにより、両分周クロック321、322の立ち上
がりあるいは立ち下がり付近で行われる切替制御を回避
して、系切替時におけるクロック信号の連続性を保つこ
とができる。また、第1あるいは第2の系の入力クロッ
クのいずれかが障害などによってクロック断状態になっ
たとしても、その復帰時に両分周クロックを同期させて
適切な冗長構成を維持することができる。また、周波数
の低い分周後のクロックに基づいて位相合わせを行って
いるので、クロック周波数が向上したとしても分周前の
クロックに基づいて位相合わせするよりも、簡単に同期
をとることができる。
クロック系切替回路は、互いに位相の異なる第1および
第2の系入力クロック301、302をそれぞれの系の分
周回路411、412で分周する。その際、各系には微分
回路を有しており、各分周回路は他系の分周後のクロッ
クの変化点を検出した微分出力パルスをロード値入力と
してプリセットできるようにしている。各系の分周回路
411、412で生成される第1の分周クロック321は
第2の分周クロック322の変化点に同期した分周クロ
ックとして生成され、第2の分周クロック322は第1
の分周クロック321の変化点に同期した分周クロック
として生成される。これら分周クロックを択一的に選択
するセレクタ33の切替制御は、第1あるいは第2の分
周クロック321、322のいずれか一方を立ち上がりエ
ッジに同期して逓倍し、この逓倍クロックの立ち下がり
にエッジで非同期に入力される切替信号35をリタイミ
ングしたリタイミング切替信号37で行うようにしてい
る。これにより、両分周クロック321、322の立ち上
がりあるいは立ち下がり付近で行われる切替制御を回避
して、系切替時におけるクロック信号の連続性を保つこ
とができる。また、第1あるいは第2の系の入力クロッ
クのいずれかが障害などによってクロック断状態になっ
たとしても、その復帰時に両分周クロックを同期させて
適切な冗長構成を維持することができる。また、周波数
の低い分周後のクロックに基づいて位相合わせを行って
いるので、クロック周波数が向上したとしても分周前の
クロックに基づいて位相合わせするよりも、簡単に同期
をとることができる。
【0044】変形例
【0045】本実施例におけるクロック系切替回路は、
上述したように第1あるいは第2の系のいずれかの入力
クロックが障害などによってクロック断状態になって
も、その復帰時に同期をとって位相を合わせるようにす
るために、一方の系の分周クロックを他方の系の分周ク
ロック生成に戻すという“たすきがけ”を行っていた。
しかし、実装条件あるいは製造条件、信号の入力条件に
よっては両分周クロックが不安定な動作を続ける発振状
態になる可能性があった。そこで、本変形例におけるク
ロック系切替回路では、第1あるいは第2の系のいずれ
か一方に、一種のガード回路を設けていることを特徴と
している。
上述したように第1あるいは第2の系のいずれかの入力
クロックが障害などによってクロック断状態になって
も、その復帰時に同期をとって位相を合わせるようにす
るために、一方の系の分周クロックを他方の系の分周ク
ロック生成に戻すという“たすきがけ”を行っていた。
しかし、実装条件あるいは製造条件、信号の入力条件に
よっては両分周クロックが不安定な動作を続ける発振状
態になる可能性があった。そこで、本変形例におけるク
ロック系切替回路では、第1あるいは第2の系のいずれ
か一方に、一種のガード回路を設けていることを特徴と
している。
【0046】図7は本変形例におけるクロック系切替回
路の構成の概要を表わしたものである。ただし、図2に
示す本実施例におけるクロック系切替回路と同一部分に
は同一符号を付し、適宜説明を省略している。本変形例
におけるクロック系切替回路は、微分回路421の出力
である微分出力パルス481がセレクタ60に入力され
ている。このセレクタ60の他方には固定的に“0”が
入力されるようになっており、セレクタ制御信号61に
よって択一的に選択できるようになっている。この選択
出力62は、本実施例における分周回路411のロード
値入力とされる。セレクタ制御信号61は、図示しない
異常検出部によって検出された第1の系のクロック断状
態に基づいて生成された第1の系異常検出信号を用いる
とともに、第1の系入力クロックは通常、自走するよう
にする。
路の構成の概要を表わしたものである。ただし、図2に
示す本実施例におけるクロック系切替回路と同一部分に
は同一符号を付し、適宜説明を省略している。本変形例
におけるクロック系切替回路は、微分回路421の出力
である微分出力パルス481がセレクタ60に入力され
ている。このセレクタ60の他方には固定的に“0”が
入力されるようになっており、セレクタ制御信号61に
よって択一的に選択できるようになっている。この選択
出力62は、本実施例における分周回路411のロード
値入力とされる。セレクタ制御信号61は、図示しない
異常検出部によって検出された第1の系のクロック断状
態に基づいて生成された第1の系異常検出信号を用いる
とともに、第1の系入力クロックは通常、自走するよう
にする。
【0047】これにより、正常時にはセレクタ制御信号
61で、定常的に“0”が分周回路411に入力される
ように選択しておき、第2の系分周クロック322の微
分出力パルスが第1の系に反映されないようにする。し
たがって、第2の系は第1の系の位相に合わせて分周ク
ロックの位相合わせを行う。これに対して第1の系の異
常が検出されたときにはセレクタ60で第2の系の分周
クロックを第1の系に反映させることによって、第1の
系は第2の系の分周クロックの位相に合うように位相調
整が行われる。このようにセレクタ60からなるガード
回路を設けることによって、定常的に第1の系の分周ク
ロックの微分出力パルスが第2の系に、第2の系の分周
クロックの微分出力パルスが第1の系に、同時に入力さ
れることを回避して本変形例におけるクロック系切替回
路の動作状態が不安定になることを防止している。
61で、定常的に“0”が分周回路411に入力される
ように選択しておき、第2の系分周クロック322の微
分出力パルスが第1の系に反映されないようにする。し
たがって、第2の系は第1の系の位相に合わせて分周ク
ロックの位相合わせを行う。これに対して第1の系の異
常が検出されたときにはセレクタ60で第2の系の分周
クロックを第1の系に反映させることによって、第1の
系は第2の系の分周クロックの位相に合うように位相調
整が行われる。このようにセレクタ60からなるガード
回路を設けることによって、定常的に第1の系の分周ク
ロックの微分出力パルスが第2の系に、第2の系の分周
クロックの微分出力パルスが第1の系に、同時に入力さ
れることを回避して本変形例におけるクロック系切替回
路の動作状態が不安定になることを防止している。
【0048】なお本実施例および本変形例におけるクロ
ック系切替回路は、第1および第2の系で互いに同期を
とるように構成しているが、たとえば第1の系のみを第
2の系に同期させるだけの構成により回路の簡素化を図
ることも可能である。
ック系切替回路は、第1および第2の系で互いに同期を
とるように構成しているが、たとえば第1の系のみを第
2の系に同期させるだけの構成により回路の簡素化を図
ることも可能である。
【0049】
【発明の効果】以上説明したように請求項1記載の発明
によれば、周波数の低い分周後のクロックに基づいて位
相合わせを行っているので、クロック周波数が向上した
としても分周前のクロックに基づいて位相合わせするよ
りも、簡単に同期をとることができる。さらに、両系の
入力クロックの位相のずれに関わりなく、非常に簡素な
構成で系切替時における出力クロックの連続性を保つこ
とができる。
によれば、周波数の低い分周後のクロックに基づいて位
相合わせを行っているので、クロック周波数が向上した
としても分周前のクロックに基づいて位相合わせするよ
りも、簡単に同期をとることができる。さらに、両系の
入力クロックの位相のずれに関わりなく、非常に簡素な
構成で系切替時における出力クロックの連続性を保つこ
とができる。
【0050】また請求項2記載の発明によれば、両系の
うちの一方が障害などによって断状態になったとして
も、その両系のクロックの位相を合わせることができる
とともに、周波数の低い分周後のクロックに基づいて位
相合わせを行っているので、クロック周波数が向上した
としても分周前のクロックに基づいて位相合わせするよ
りも、簡単に同期をとることができる。さらに、両系の
入力クロックの位相のずれに関わりなく、非常に簡素な
構成で系切替時における出力クロックの連続性を保つこ
とができる。
うちの一方が障害などによって断状態になったとして
も、その両系のクロックの位相を合わせることができる
とともに、周波数の低い分周後のクロックに基づいて位
相合わせを行っているので、クロック周波数が向上した
としても分周前のクロックに基づいて位相合わせするよ
りも、簡単に同期をとることができる。さらに、両系の
入力クロックの位相のずれに関わりなく、非常に簡素な
構成で系切替時における出力クロックの連続性を保つこ
とができる。
【0051】さらに請求項3記載の発明によれば、定常
的に第1の系の分周クロックのレベル変化検出結果が第
2の系に、第2の系の分周クロックのレベル変化検出結
果がが第1の系に、同時に入力されることを回避してい
るので、実装条件や製造条件、信号入力条件に依存して
発生する可能性のある発振状態の発生を抑えて、クロッ
ク系切替回路の動作状態が不安定になることを防止する
ことができる。
的に第1の系の分周クロックのレベル変化検出結果が第
2の系に、第2の系の分周クロックのレベル変化検出結
果がが第1の系に、同時に入力されることを回避してい
るので、実装条件や製造条件、信号入力条件に依存して
発生する可能性のある発振状態の発生を抑えて、クロッ
ク系切替回路の動作状態が不安定になることを防止する
ことができる。
【0052】さらにまた請求項4記載の発明によれば、
両分周クロックの立ち上がりあるいは立ち下がり付近で
行われる切替制御を回避して、系切替時におけるクロッ
ク信号の連続性を保つことができる。
両分周クロックの立ち上がりあるいは立ち下がり付近で
行われる切替制御を回避して、系切替時におけるクロッ
ク信号の連続性を保つことができる。
【0053】さらに請求項5記載の発明によれば、第1
および第2のレベル変化検出手段を、立ち上がりあるい
は立ち下がりを検出回路にすることによって、回路構成
の簡素化を図ることができる。
および第2のレベル変化検出手段を、立ち上がりあるい
は立ち下がりを検出回路にすることによって、回路構成
の簡素化を図ることができる。
【図1】本発明の一実施例におけるクロック系切替回路
の原理的構成を示すブロック図である。
の原理的構成を示すブロック図である。
【図2】本実施例におけるクロック系切替回路の構成の
概要を示すブロック図である。
概要を示すブロック図である。
【図3】本実施例における微分回路の構成要部を示すブ
ロック図である。
ロック図である。
【図4】本実施例におけるリタイミング回路の構成要部
を示すブロック図である。
を示すブロック図である。
【図5】本実施例におけるリタイミング回路の各部の動
作波形を示すタイミングチャートである。
作波形を示すタイミングチャートである。
【図6】本実施例におけるクロック系切替回路の同期化
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図7】本発明の変形例におけるクロック系切替回路の
構成の概要を示すブロック図である。
構成の概要を示すブロック図である。
【図8】従来提案されたクロック系切替回路の構成の概
要を示すブロック図である。
要を示すブロック図である。
【図9】図8に示すクロック系切替回路の動作を示すタ
イミングチャートである。
イミングチャートである。
301 第1の系入力クロック 302 第2の系入力クロック 311、312、411、412 分周回路 321 第1の系分周クロック 322 第2の系分周クロック 33、43 セレクタ 341、342 パルス信号 35 切替信号 36 リタイミング回路 37 リタイミング切替信号 38 出力クロック 391、392 入力クロック波形 401、402 分周クロック波形 421、422 微分回路 44 選択分周クロック 481、482 微分出力パルス
Claims (5)
- 【請求項1】 第1の系の入力クロックを分周する第1
の分周手段と、 この第1の分周手段によって分周されて生成された第1
の分周クロックの論理レベルの変化を検出するレベル変
化検出手段と、 第2の系の入力クロックを分周する第2の分周手段と、 前記第1のレベル変化検出手段の検出結果に基づいて前
記第2の分周手段の分周出力をプリセットするプリセッ
ト手段と、 所定の切替信号に基づいて前記第1および第2の分周ク
ロックから択一的に選択する選択手段とを具備すること
を特徴とするクロック系切替回路。 - 【請求項2】 第1の系の入力クロックを分周する第1
の分周手段と、 この第1の分周手段によって分周されて生成された第1
の分周クロックの論理レベルの変化を検出する第1のレ
ベル変化検出手段と、 第2の系の入力クロックを分周する第2の分周手段と、 この第2の分周手段によって分周されて生成された第2
の分周クロックの論理レベルの変化を検出する第2のレ
ベル変化検出手段と、 この第2のレベル変化検出手段の検出結果を前記第1の
分周手段の分周出力にプリセットする第1のプリセット
手段と、 前記第1のレベル変化検出手段の検出結果を前記第2の
分周手段の分周出力にプリセットする第2のプリセット
手段と、 所定の切替信号に基づいて前記第1および第2の分周ク
ロックから択一的に選択する選択手段とを具備すること
を特徴とするクロック系切替回路。 - 【請求項3】 自走する第1の系の入力クロックを分周
する第1の分周手段と、 この第1の分周手段によって分周されて生成された第1
の分周クロックの論理レベルの変化を検出する第1のレ
ベル変化検出手段と、 第2の系の入力クロックを分周する第2の分周手段と、 この第2の分周手段によって分周されて生成された第2
の分周クロックの論理レベルの変化を検出する第2のレ
ベル変化検出手段と、 前記第1の系の入力クロックの断状態を判別する断状態
判別手段と、 この段状態検出手段によって前記第1の系の入力クロッ
クが断状態あると判別されたときには前記第2のレベル
変化検出手段の検出結果を前記第1の分周手段の分周出
力にプリセットする第1のプリセット手段と、 前記第1のレベル変化検出手段の検出結果を前記第2の
分周手段の分周出力にプリセットする第2のプリセット
手段と、 所定の切替信号に基づいて前記第1および第2の分周ク
ロックから択一的に選択する選択手段とを具備すること
を特徴とするクロック系切替回路。 - 【請求項4】 前記第1および第2の分周クロックのい
ずれか一方をその立ち上がりおよび立ち下がりエッジの
うち一方のエッジに同期して逓倍する逓倍手段と、この
逓倍手段によって逓倍されて生成された逓倍クロックの
前記エッジと異なる他方のエッジで切替信号をリタイミ
ングすることによって前記選択手段の切替信号を生成す
るリタイミング手段とを備えることを特徴とする請求項
2または請求項3記載のクロック系切替回路。 - 【請求項5】 前記第1および第2のレベル変化検出手
段は、立ち上がりあるいは立ち下がりを検出することを
特徴とする請求項1〜請求項4記載のクロック系切替回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29746098A JP3500985B2 (ja) | 1998-10-20 | 1998-10-20 | クロック系切替回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29746098A JP3500985B2 (ja) | 1998-10-20 | 1998-10-20 | クロック系切替回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000124884A true JP2000124884A (ja) | 2000-04-28 |
JP3500985B2 JP3500985B2 (ja) | 2004-02-23 |
Family
ID=17846792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29746098A Expired - Fee Related JP3500985B2 (ja) | 1998-10-20 | 1998-10-20 | クロック系切替回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3500985B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114726367A (zh) * | 2022-06-02 | 2022-07-08 | 上海泰矽微电子有限公司 | 一种基于门控的低抖动时钟分频电路及控制方法 |
-
1998
- 1998-10-20 JP JP29746098A patent/JP3500985B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114726367A (zh) * | 2022-06-02 | 2022-07-08 | 上海泰矽微电子有限公司 | 一种基于门控的低抖动时钟分频电路及控制方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3500985B2 (ja) | 2004-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6516422B1 (en) | Computer system including multiple clock sources and failover switching | |
US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
US5852728A (en) | Uninterruptible clock supply apparatus for fault tolerant computer system | |
JP4745127B2 (ja) | クロック切替回路 | |
KR101295657B1 (ko) | 스위치가능 pll 회로 | |
JP3274639B2 (ja) | データ信号切換装置 | |
KR100258278B1 (ko) | 위상 동기 루프 시스템 및 위상 동기 클록 신호의 주파수 전환방법 | |
JP3619466B2 (ja) | 半導体装置 | |
JPH06102964A (ja) | 情報処理システム | |
JP4015254B2 (ja) | ロック検出回路及びpll周波数シンセサイザ | |
JPH04357713A (ja) | 切換機能を有する基準信号発生回路 | |
JP2000124884A (ja) | クロック系切替回路 | |
JP2007049345A (ja) | クロック生成回路 | |
JP2972590B2 (ja) | クロック切替回路 | |
JP3011139B2 (ja) | 系切替方式 | |
JP2000031952A (ja) | クロック切替装置 | |
JPH09307432A (ja) | Pll回路 | |
JPH07273643A (ja) | 位相同期回路 | |
JP3424662B2 (ja) | クロック同期回路 | |
JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
JP3181457B2 (ja) | 冗長クロック回路 | |
JPH11298460A (ja) | クロック切替回路 | |
JP2806661B2 (ja) | 二重ループ形pll回路 | |
JP2001326627A (ja) | 同期源信号切替回路 | |
JP2001186018A (ja) | 入力クロック切替回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |