JP2000124884A - クロック系切替回路 - Google Patents

Abstract

(57)【要約】 【課題】 現用系および予備系のクロック信号のずれの
量に関わらず、系切替時におけるクロック信号の連続性
を保つクロック系切替回路を提供する。 【解決手段】 冗長構成でともに同一構成の第１の系お
よび第２の系を有し、分周回路３１₁、３１₂はそれぞれ
自系の入力クロック３０₁、３０₂を分周する一方、他系
の分周クロックに同期したパルス信号３４₁、３４₂によ
ってそれぞれプリセットされる。切替信号３５は、リタ
イミング回路３６によってこれら分周クロック３３₁、
３３₂の立ち上がりあるいは立ち下がりで系が切り替わ
らないようなリタイミング切替信号３７として生成さ
れ、第１あるいは第２の系分周クロック３３₁、３３₂の
いずれかを選択して、出力クロック３８として出力され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はクロック系切替回路
に係わり、詳細には冗長構成の系切替時におけるクロッ
クの連続性を保つクロック系切替回路に関する。

【０００２】

【従来の技術】従来のこの種のクロック系切替回路は、
冗長構成を採用している装置に供給されるクロック信号
について、予め現用系および予備系のクロック信号の位
相を合わせておく。そして、たとえば現用系のクロック
系に障害が発生した場合に、クロック断検出信号に基づ
いて生成された切替信号により、装置に供給されるクロ
ック信号を予備系の正常なクロックへ切り替える。

【０００３】図８は従来提案されたクロック系切替回路
の構成の概要を表わしたものである。このクロック系切
替回路は、冗長構成として第１の系および第２の系を有
しており、ともに同一構成である。以下では第１の系に
ついて説明する。第１の系入力クロック１０₁は、ＰＬ
Ｌ（Phase Locked Loop）１１₁に入力される。ＰＬＬ１
１₁は、電圧制御発振器（Voltage Controlled Oscillat
or：以下、ＶＣＯと略す。）１２₁の発振クロック１３₁
と第１の系入力クロック１０₁の同期制御を行う。ＶＣ
Ｏ１２₁から出力された発振クロック１３₁は、１／ｎ分
周回路１４₁にも入力されており、発振クロック１３₁が
分周された第１の系分周クロック１５₁を生成する。こ
の第１の系分周クロック１５₁は、選択部１６に入力さ
れている。さらに、発振クロック１３₁はカウンタ１７₁
に入力されており、この発振クロックに同期したパルス
を生成する。カウンタの出力したパルスは、他系の制御
部に入力される。すなわち、第１の系のカウンタ１７₁
の出力したパルス１８₁は、第２の系の制御部１９₂に入
力され、第２の系のカウンタ１７₂の出力したパルス１
８₂は、第１の系の制御部１９₁に入力されている。

【０００４】制御部１９₁は、自系が現用系か予備系か
を判別できるようになっており、現用系であると判別さ
れたときには、予備系のクロックに同期させる必要がな
いためパルス１８₂の１／ｎ分周回路１４₁およびカウン
タ１７₁への供給を禁止させる。一方、自系が予備系で
あると判別されたときには、現用系である他系のクロッ
クに同期させるため、パルス１８₂の１／ｎ分周回路１
４₁およびカウンタ１７ ₁への供給を許可する。なお、制
御部１９₁は、クロック断検出信号などによって生成さ
れた系切替情報およびパッケージの実装状態を示す実装
情報などに基づいて、自系が現用系であるか予備系であ
るかを判別する。

【０００５】このようにして各系で生成された分周クロ
ックは、選択部１６でクロック断検出信号などによって
生成された切替信号２０に基づいて出力クロック２１が
択一的に選択される。

【０００６】図９は図８に示したクロック系切替回路の
各部の信号波形を表わしたものである。ここでは、現用
系が第２の系であるとして、第１の系で第２の系のクロ
ック信号と位相を合わせるものとする。図９（ａ）は第
１の系入力クロック１０₁のタイミングチャート、同図
（ｂ）は第２の系入力クロック１０₂のタイミングチャ
ート、同図（ｃ）は発振クロック１３₁のタイミングチ
ャート、同図（ｄ）は発振クロック１３₂のタイミング
チャート、同図（ｅ）は第１の系分周クロック１５₁の
タイミングチャート、同図（ｆ）はパルス１８₂のタイ
ミングチャート、同図（ｇ）は第２の系分周クロック１
５₂のタイミングチャート、同図（ｈ）切替信号２０の
タイミングチャート、同図（ｊ）は出力クロック２１の
タイミングチャートを、それぞれ表わしている。すなわ
ち、同図（ａ）および（ｂ）に示すように第１の系入力
クロック１０₁、１０₂が互いに位相が合っていないと
き、それぞれは独立してＶＣＯ１２₁、１２₂により発振
クロック１３₁、１３₂が出力される（同図（ｃ）、
（ｄ））。

【０００７】ここで、現用系である第２の系のカウンタ
１７₂が発振クロック１３₂の入力をカウントし、同図
（ｆ）に示すように所定のタイミングでパルス１８₂を
生成するものとする。このパルス１８₂は、第１の系の
制御部１９₁に通知される。第１の系は予備系であるの
で、そのままパルス１８₂は、１／ｎ分周回路１４₁およ
びカウンタ１７₁にリセットパルス信号として入力され
る。これにより、１／ｎ分周回路１４₂では、発振クロ
ック１３₂に同期して１／ｎ分周された第２の系分周ク
ロック１５₂を生成する（同図（ｇ））。一方、１／ｎ
分周回路１４１では、リセットパルス信号および発振ク
ロック１３₁に同期して１／ｎ分周された第１の系分周
クロック１５₁を生成する（同図（ｅ））。

【０００８】そこで、同図（ｈ）に示すように切替信号
２０により選択される系が第２の系から第１の系に経路
切替が行われるとき、上述した通り同図（ｅ）、（ｇ）
に示すように既に第１の系分周クロック１５₁および第
２の系分周クロック１５₂の位相が合っている。したが
って、切替信号２０によって選択部１６でこれら分周ク
ロックの切替が行われても、同図（ｊ）に示すように出
力クロック信号２１が生成され、“位相飛び”あるいは
“位相の進み”などの系切替時における連続性が損なわ
れるようなことがない。

【０００９】このようなクロック系切替回路に関する技
術は、たとえば特開平４−２６７６５２号公報「クロッ
ク位相同期システム」に開示されている。

【００１０】また、このようなクロック系切替回路に関
する他の技術としては、たとえば特開平２−１３００１
８号公報「クロックの系切替回路」に開示されているよ
うに、現用系および予備系のクロックそれぞれの変化点
をパルスに変換し、クロックのレベルが定常状態にある
位置まで遅延させる。そして、この変化点パルス信号で
現用系および予備系のクロック信号の系切替を行うため
の切替信号をリタイミングし、このリタイミング信号で
これら現用系および予備系クロックの切り替え制御を行
う。これにより、従来の切り替えられた出力クロックに
おける“クロック割れ”の発生を防止することができ
る。

【００１１】

【発明が解決しようとする課題】しかしながら特開平４
−２６７６５２号公報に開示されている技術では、カウ
ンタ回路を用いてリセットパルスを出力することによっ
て他系のクロック信号の同期をとるようにしているた
め、回路構成が大きくなってしまうという問題がある。
また、非同期の切替信号で系切替を行っているため、ク
ロック信号の周波数が向上するにつれて、両系のゲート
遅延や配線遅延などの差が無視できなくなり、これらの
系切替タイミングによっては上述したようなクロック割
れなどが発生し、切替時におけるクロック信号の連続性
を保つことができなくなるという問題がある。

【００１２】また、特開平２−１３００１８号公報に開
示されている技術では、これら切替信号の同期をとって
選択時におけるクロック信号の連続性を保つようにして
いるが、その際に行うリタイミング用のパルス生成に遅
延回路を用いているため、現用系および予備系のクロッ
ク信号のずれの量に応じて遅延すべき時間を変更する必
要がある。これは、製造条件が異なると、さらに複雑な
配慮が必要となる。また、この技術では現用系および予
備系のクロック信号が互いに１８０度の位相が異なる場
合には、切替時におけるクロック信号の連続性を保つこ
とができないという問題もある。

【００１３】そこで本発明の目的は、現用系および予備
系のクロック信号のずれの量に関わらず、系切替時にお
けるクロック信号の連続性を保つクロック系切替回路を
提供することにある。

【００１４】

【課題を解決するための手段】請求項１記載の発明で
は、（イ）第１の系の入力クロックを分周する第１の分
周手段と、（ロ）この第１の分周手段によって分周され
て生成された第１の分周クロックの論理レベルの変化を
検出するレベル変化検出手段と、（ハ）第２の系の入力
クロックを分周する第２の分周手段と、（ニ）第１のレ
ベル変化検出手段の検出結果に基づいて第２の分周手段
の分周出力をプリセットするプリセット手段と、（ホ）
所定の切替信号に基づいて第１および第２の分周クロッ
クから択一的に選択する選択手段とをクロック系切替回
路に具備させる。

【００１５】すなわち請求項１記載の発明では、第１お
よび第２の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第１および第２の分周手段
で分周し、第１および第２の分周クロックを生成させ
る。その際、レベル変化検出手段で第１の分周クロック
の論理レベルの変化を検出させ、その検出結果に基づい
て第２の分周手段の分周出力をプリセットさせている。
このようにして生成された第１および第２の分周クロッ
クは互いに同位相となり、所定の切替信号により選択手
段で択一的に選択させて出力クロックを生成するように
している。

【００１６】請求項２記載の発明では、（イ）第１の系
の入力クロックを分周する第１の分周手段と、（ロ）こ
の第１の分周手段によって分周されて生成された第１の
分周クロックの論理レベルの変化を検出する第１のレベ
ル変化検出手段と、（ハ）第２の系の入力クロックを分
周する第２の分周手段と、（ニ）この第２の分周手段に
よって分周されて生成された第２の分周クロックの論理
レベルの変化を検出する第２のレベル変化検出手段と、
（ホ）この第２のレベル変化検出手段の検出結果を第１
の分周手段の分周出力にプリセットする第１のプリセッ
ト手段と、（ヘ）第１のレベル変化検出手段の検出結果
を第２の分周手段の分周出力にプリセットする第２のプ
リセット手段と、（ト）所定の切替信号に基づいて第１
および第２の分周クロックから択一的に選択する選択手
段とをクロック系切替回路に具備させる。

【００１７】すなわち請求項２記載の発明では、第１お
よび第２の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第１および第２の分周手段
で分周し、第１および第２の分周クロックを生成させ
る。その際、第１のレベル変化検出手段で第１の分周ク
ロックの論理レベルの変化を検出させ、その検出結果を
第２の分周手段の分周出力にプリセットさせている。ま
た、第２のレベル変化検出手段で第２の分周クロックの
論理レベルの変化を検出させ、その検出結果を第２の分
周手段の分周出力にプリセットさせている。このように
して生成された第１および第２の分周クロックは互いに
同位相となり、所定の切替信号により選択手段で択一的
に選択させて出力クロックを生成するようにしている。

【００１８】請求項３記載の発明では、（イ）自走する
第１の系の入力クロックを分周する第１の分周手段と、
（ロ）この第１の分周手段によって分周されて生成され
た第１の分周クロックの論理レベルの変化を検出する第
１のレベル変化検出手段と、（ハ）第２の系の入力クロ
ックを分周する第２の分周手段と、（ニ）この第２の分
周手段によって分周されて生成された第２の分周クロッ
クの論理レベルの変化を検出する第２のレベル変化検出
手段と、（ホ）第１の系の入力クロックの断状態を判別
する断状態判別手段と、（ヘ）この段状態検出手段によ
って第１の系の入力クロックが断状態あると判別された
ときには第２のレベル変化検出手段の検出結果を第１の
分周手段の分周出力にプリセットする第１のプリセット
手段と、（ト）第１のレベル変化検出手段の検出結果を
第２の分周手段の分周出力にプリセットする第２のプリ
セット手段と、（チ）所定の切替信号に基づいて第１お
よび第２の分周クロックから択一的に選択する選択手段
とをクロック系切替回路に具備させる。

【００１９】すなわち請求項３記載の発明では、第１お
よび第２の系を有するクロック系切替回路で、各系に入
力されるクロックはそれぞれ第１および第２の分周手段
で分周し、第１および第２の分周クロックを生成させ
る。その際、第１のレベル変化検出手段で第１の分周ク
ロックの論理レベルの変化を、第２のレベル変化検出手
段で第２の分周クロックの論理レベルの変化を、それぞ
れ検出させている。さらに断状態判別手段には第１の系
の入力クロックの断状態を判別させ、その断状態が判別
されたときに、第２のレベル変化検出手段による論理レ
ベルの変化の検出結果を第１の分周手段の分周出力にプ
リセットさせている。これに対して、その断状態の判別
結果に関わらず、第１のレベル変化検出手段による第１
の分周クロックの論理レベルの変化の検出結果を第２の
分周手段の分周出力にプリセットさせている。このよう
にして生成された第１および第２の分周クロックは互い
に同位相となり、所定の切替信号により選択手段で択一
的に選択させて出力クロックを生成するようにしてい
る。

【００２０】請求項４記載の発明では、請求項２または
請求項３記載のクロック系切替回路で、第１および第２
の分周クロックのいずれか一方をその立ち上がりおよび
立ち下がりエッジのうち一方のエッジに同期して逓倍す
る逓倍手段と、この逓倍手段によって逓倍されて生成さ
れた逓倍クロックのエッジと異なる他方のエッジで切替
信号をリタイミングすることによって選択手段の切替信
号を生成するリタイミング手段とを備えることを特徴と
している。

【００２１】すなわち請求項４記載の発明では、選択手
段で切替制御を行う切替信号の生成を、第１および第２
の分周クロックのいずれか一方をその立ち上がりおよび
立ち下がりエッジのうち一方のエッジに同期して逓倍手
段により逓倍させ、さらにリタイミング手段でこの逓倍
クロックの逓倍時に同期させたエッジと異なる他方のエ
ッジで切替信号をリタイミングさせることによって生成
している。

【００２２】請求項５記載の発明では、請求項１〜請求
項４記載のクロック系切替回路で、第１および第２のレ
ベル変化検出手段は、立ち上がりあるいは立ち下がりを
検出することを特徴としている。

【００２３】すなわち請求項５記載の発明では、第１お
よび第２のレベル変化検出手段を、立ち上がりあるいは
立ち下がりを検出回路にすることによって、回路構成の
簡素化を図ることができる。

【００２４】

【発明の実施の形態】

【００２５】

【実施例】以下実施例につき本発明を詳細に説明する。

【００２６】図１は本発明の一実施例におけるクロック
系切替回路の原理的な構成を表わしたものである。この
クロック系切替回路は、冗長構成でともに同一構成の第
１の系および第２の系を有している。第１の系入力クロ
ック３０₁は、分周回路３１₁で分周され、第１の系分周
クロック３２₁としてセレクタ３３に対して出力され
る。また、第２の系入力クロック３０₂は、分周回路３
１₂で分周され、第２の系分周クロック３２₂としてセレ
クタ３３に対して出力される。分周回路３１₁、３１₂は
それぞれ自系の入力クロックを分周する一方、他系の分
周クロックに同期したパルス信号３４₁、３４₂によって
それぞれプリセットされることを特徴としている。さら
に、これら第１および第２の系分周クロック３２₁、３
２₂から択一的に選択するための切替信号３５が非同期
に入力され、リタイミング回路３６によってリタイミン
グ切替信号３７として生成される。このリタイミング切
替信号３７は、第１および第２の系分周クロック３
２₁、３２₂の立ち上がりあるいは立ち下がりで系が切り
替わらないようなタイミングにリタイミングされる。そ
してセレクタ３３では、このリタイミング切替信号３７
により第１あるいは第２の系分周クロック３２₁、３２₂
のいずれかを選択して、出力クロック３８として出力さ
れる。

【００２７】このような構成のクロック系切替回路で
は、入力クロック波形３９₁、３９₂に示すような第１お
よび第２の系入力クロック３０₁、３０₂が、それぞれ分
周回路３１₁、３１₂で分周される。分周回路３１₁、３
１₂によって生成された第１および第２の系分周クロッ
ク３２₁、３２₂は、セレクタ３３に入力される。この
際、第２の系の分周回路３１₂に対して第１の系分周ク
ロック３２₁に同期して生成されたパルス信号３４₁が入
力される。そして、第２の系入力クロック３０₂を分周
する分周回路３１₂で分周信号がプリセットされる。こ
れにより、第２の系分周クロック３２₂は、分周クロッ
ク波形４０₁、４０₂のようになって第１の系分周クロッ
ク３２₁と同位相となる。あるいは、第１の系の分周回
路３１₁に対して第２の系分周クロック３２₂に同期して
生成されたパルス信号３４₂が入力される。そして、第
１の系入力クロック３０₁を分周する分周回路３１₁で分
周信号がプリセットされる。これにより、第１の系分周
クロック３２₁は、分周クロック波形４０₁、４０₂のよ
うになって第２の系分周クロック３２₂と同位相とな
る。

【００２８】以下では、本実施例におけるクロック系切
替回路の構成の要部について説明する。

【００２９】図２は図１に示した本実施例におけるクロ
ック系切替回路の構成要部を表わしたものである。ただ
し、図１に示すクロック系切替回路と同一部分には同一
符号を付し、適宜説明を省略する。第１の系入力クロッ
ク３０₁は、分周回路４１₁に入力されている。分周回路
４１₁は、プリセット入力ができるバイナリカウンタか
ら構成されており、第１の系入力クロック３０₁を分周
して第１の系分周クロック３２₁を生成し、セレクタ３
３と第２の系の微分回路４２₂に入力されている。この
微分回路４２₂は、入力される第１の系分周クロック３
２₁の微分結果をパルスとして出力することができるよ
うになっており、本実施例における微分回路では分周ク
ロックの変化点をパルスとして出力する。この微分回路
４２₂による微分出力パルスは第２の系の分周回路４１₂
に入力されている。

【００３０】分周回路４１₂は、プリセット入力ができ
るバイナリカウンタから構成されており、第２の系入力
クロック３０₂が入力されて、これを分周し、微分回路
４２₂からの微分出力パルスをロード値入力とする第２
の系分周クロック３２₂を生成する。これにより、分周
回路４１₂は、第２の系入力クロック３０₂を分周すると
ともに、第１の系分周クロック３２₁の変化点に同期し
た第２の系分周クロック３２₂を出力することができ
る。第２の系分周クロック３２₂は、第１の系の微分回
路４２₁およびセレクタ３３に入力されている。微分回
路４２₁は、入力される第２の系分周クロック３２₂の微
分結果をパルスとして出力することができるようになっ
ており、本実施例における微分回路では分周クロックの
変化点をパルスとして出力する。この微分回路４２₁に
よる微分出力パルスは第１の系の分周回路４１₁に入力
されている。

【００３１】分周回路４１₁では、上述したように第２
の系入力クロック３０₂が入力されてこれを分周する
が、この際、微分回路４２₂からの微分出力パルスをロ
ード値入力とする第１の系分周クロック３２₁を生成す
る。これにより、分周回路４１₁は、第１の系入力クロ
ック３０₁を分周するとともに、第２の系分周クロック
３２₂の変化点に同期した第１の系分周クロック３２₁を
出力することができる。

【００３２】このようにして生成された第１および第２
の系分周クロック３２₁、３２₂は、セレクタ４３にも入
力されている。セレクタ４３は切替信号３５がリタイミ
ング回路３６でリタイミングされたリタイミング切替信
号３７によって、第１および第２の系分周クロック３２
₁、３２₂の中から択一的に選択して選択分周クロック４
４を出力する。選択分周クロック４４はリタイミング回
路３６に入力されている。リタイミング回路３６ではこ
の選択分周クロック４４に基づいて切替信号３５をリタ
イミングして、リタイミング切替信号３７が生成され
る。この際、選択分周クロック４４は逓倍され、第１お
よび第２の系分周クロック３２₁、３２₂の立ち上がりお
よび立ち下がりを避けて、分周クロックの論理レベルが
安定している位置で切替が行われるようにリタイミング
される。

【００３３】セレクタ３３はこのようなリタイミング切
替信号３７によって、第１および第２の分周クロック３
２₁、３２₂の中から択一的に選択して出力クロック３８
として外部の図示しない装置の基準クロックとして出力
する。

【００３４】図３は図２に示す微分回路４２₁の構成の
一例を具体的に表わしたものである。微分回路４２₁、
４２₂はともに同一構成である。微分回路４２₁は、遅延
型フリップフロップ（Delayed-Flip Flop：以下、Ｄ−
ＦＦと略す。）４５₁と、否定回路４６₁と、２入力論理
積回路４７₁とを備えている。Ｄ−ＦＦ４５₁のクロック
端子（ＣＫ）には、第１の系入力クロック３０₁が入力
されている。また、データ端子（Ｄ）には、第２の系分
周クロック３２₂が入力されている。そして、第１の系
入力クロック３０₁で同期化されて出力端子（Ｑ）から
出力される第２の系分周クロック３２₂は、否定回路４
６₁で論理反転された後、２入力論理積回路４７₁の一方
の入力端子に入力される。この２入力論理積回路４７₁
の他方の入力端子には、第２の系分周クロック３２₂が
入力されている。２入力論理積回路４７₁は、これら２
端子から入力される信号の論理積を、微分出力パルス４
８₁として出力する。

【００３５】このような構成により、第２の系分周クロ
ック３２₂が第１の系入力クロック３０₁の１クロック分
だけ遅延された信号とその遅延前との論理積である微分
出力パルス４８₁は、第２の系分周クロック３２₂の立ち
上がり検出パルスとなる。

【００３６】図４は図２に示すリタイミング回路３６の
構成の一例を具体的に表わしたものである。このリタイ
ミング回路３６は、逓倍回路４９と、ＣＫ端子に入力さ
れる信号の立ち下がりエッジでＤ端子の信号をラッチす
るＤ−ＦＦ５０とを備えている。選択分周クロック４４
は、逓倍回路４９に入力され、選択分周クロック４４の
立ち上がりに同期して、本実施例では２逓倍される。逓
倍回路４９で２逓倍された逓倍クロック５１は、Ｄ−Ｆ
Ｆ５０のＣＫ端子に入力され、Ｄ端子に入力される切替
信号３５を、その立ち下がりエッジでラッチし、その出
力をＱ端子からリタイミング切替信号３７として出力す
る。

【００３７】このように第１あるいは第２の系分周クロ
ック３２₁、３２₂と同位相の選択分周クロック４４を２
逓倍した逓倍クロック５１の立ち下がりで切替信号３５
をリタイミングすることで、第１および第２の系分周ク
ロック３２₁、３２₂の立ち上がりおよび立ち下がり付近
で切替が行われないようにしている。

【００３８】図５は図４に示したリタイミング回路３６
の各部信号波形の概要を表わしたものである。図５
（ａ）は選択分周クロック４４のタイミングチャート、
同図（ｂ）は逓倍クロック５１のタイミングチャート、
同図（ｃ）は切替信号３５のタイミングチャート、同図
（ｄ）はリタイミング切替信号３７のタイミングチャー
トをそれぞれ表わしている。すなわち、上述したように
各系の分周回路で他系の分周クロックに同期して分周さ
れた第１および第２の系分周クロック３２₁、３２₂と同
位相の選択分周クロック４４（同図（ａ））は、逓倍回
路４９で選択分周クロック４４の立ち上がりに同期して
２逓倍されて、同図（ｂ）に示すような逓倍クロック５
１が生成される。そしてＤ−ＦＦ５０において、その立
ち下がりエッジで同図（ｃ）に示すように非同期入力さ
れた切替信号３５をラッチすることでリタイミングし、
同図（ｄ）に示すリタイミング切替信号３７をセレクタ
３３、４３に対して出力することになる。

【００３９】このように第１および第２の系分周クロッ
ク３２₁、３２₂と同位相の選択分周クロック４４の立ち
上がりに同期して逓倍し、その立ち下がりエッジで非同
期の切替信号３５をリタイミングすることによって、セ
レクタ３３、４３では第１および第２の系分周クロック
３２₁、３２₂の立ち上がりあるいは立ち下がり付近での
系切替が行われないようにしている。これにより、系切
替時に発生する異常パルスの発生を抑え、システムの動
作を安定化させることができる。

【００４０】このような構成のクロック系切替回路で
は、さらに上述したように第１および第２の系分周クロ
ック３２₁、３２₂の位相を、それぞれ自系の分周クロッ
クの位相を他系の分周クロックに同期させるようにする
ことによって、系切替時におけるクロック信号の連続性
を保つようにしている。そこで、次に図６を参照して本
実施例におけるクロック系切替回路の位相同期動作の概
要について説明する。

【００４１】図６は本実施例におけるクロック系切替回
路の位相同期動作の概要を表わしたものである。同図
（ａ）は第１の系入力クロック３０₁のタイミングチャ
ート、同図（ｂ）は第１の系の微分回路４２₁によって
生成される微分出力パルス４８₁のタイミングチャー
ト、同図（ｃ）は第２の系入力クロック３０₂のタイミ
ングチャート、同図（ｄ）は第２の系の微分回路４２₂
によって生成される微分出力パルス４８₂のタイミング
チャート、同図（ｅ）は第１の系分周クロック３２₁の
タイミングチャート、同図（ｆ）は第２の系分周クロッ
ク３２₂のタイミングチャートを、それぞれ表わしたも
のである。すなわち分周回路４１₁では、第１の系微分
出力パルス４８₁（同図（ｂ））によってプリセットさ
れたのち、第１の系入力クロック３０₁（同図（ａ））
に同期して分周された第１の系分周クロック３２₁が出
力されている（同図（ｅ））。

【００４２】そして、第２の系の微分回路４２₂ではこ
の第１の系分周クロック３２₁の立ち上がり検出された
第２の系微分出力パルス４８₂が生成される（同図
（ｄ））。分周回路４１₂では、第２の系微分出力パル
ス４８₂（同図（ｄ））によってプリセットされたの
ち、第２の系入力クロック３０₂（同図（ｃ））に同期
して分周された第２の系分周クロック３２₂が出力され
ている（同図（ｆ））。

【００４３】これまで説明したように本実施例における
クロック系切替回路は、互いに位相の異なる第１および
第２の系入力クロック３０₁、３０₂をそれぞれの系の分
周回路４１₁、４１₂で分周する。その際、各系には微分
回路を有しており、各分周回路は他系の分周後のクロッ
クの変化点を検出した微分出力パルスをロード値入力と
してプリセットできるようにしている。各系の分周回路
４１₁、４１₂で生成される第１の分周クロック３２₁は
第２の分周クロック３２₂の変化点に同期した分周クロ
ックとして生成され、第２の分周クロック３２₂は第１
の分周クロック３２₁の変化点に同期した分周クロック
として生成される。これら分周クロックを択一的に選択
するセレクタ３３の切替制御は、第１あるいは第２の分
周クロック３２₁、３２₂のいずれか一方を立ち上がりエ
ッジに同期して逓倍し、この逓倍クロックの立ち下がり
にエッジで非同期に入力される切替信号３５をリタイミ
ングしたリタイミング切替信号３７で行うようにしてい
る。これにより、両分周クロック３２₁、３２₂の立ち上
がりあるいは立ち下がり付近で行われる切替制御を回避
して、系切替時におけるクロック信号の連続性を保つこ
とができる。また、第１あるいは第２の系の入力クロッ
クのいずれかが障害などによってクロック断状態になっ
たとしても、その復帰時に両分周クロックを同期させて
適切な冗長構成を維持することができる。また、周波数
の低い分周後のクロックに基づいて位相合わせを行って
いるので、クロック周波数が向上したとしても分周前の
クロックに基づいて位相合わせするよりも、簡単に同期
をとることができる。

【００４４】変形例

【００４５】本実施例におけるクロック系切替回路は、
上述したように第１あるいは第２の系のいずれかの入力
クロックが障害などによってクロック断状態になって
も、その復帰時に同期をとって位相を合わせるようにす
るために、一方の系の分周クロックを他方の系の分周ク
ロック生成に戻すという“たすきがけ”を行っていた。
しかし、実装条件あるいは製造条件、信号の入力条件に
よっては両分周クロックが不安定な動作を続ける発振状
態になる可能性があった。そこで、本変形例におけるク
ロック系切替回路では、第１あるいは第２の系のいずれ
か一方に、一種のガード回路を設けていることを特徴と
している。

【００４６】図７は本変形例におけるクロック系切替回
路の構成の概要を表わしたものである。ただし、図２に
示す本実施例におけるクロック系切替回路と同一部分に
は同一符号を付し、適宜説明を省略している。本変形例
におけるクロック系切替回路は、微分回路４２₁の出力
である微分出力パルス４８₁がセレクタ６０に入力され
ている。このセレクタ６０の他方には固定的に“０”が
入力されるようになっており、セレクタ制御信号６１に
よって択一的に選択できるようになっている。この選択
出力６２は、本実施例における分周回路４１₁のロード
値入力とされる。セレクタ制御信号６１は、図示しない
異常検出部によって検出された第１の系のクロック断状
態に基づいて生成された第１の系異常検出信号を用いる
とともに、第１の系入力クロックは通常、自走するよう
にする。

【００４７】これにより、正常時にはセレクタ制御信号
６１で、定常的に“０”が分周回路４１₁に入力される
ように選択しておき、第２の系分周クロック３２₂の微
分出力パルスが第１の系に反映されないようにする。し
たがって、第２の系は第１の系の位相に合わせて分周ク
ロックの位相合わせを行う。これに対して第１の系の異
常が検出されたときにはセレクタ６０で第２の系の分周
クロックを第１の系に反映させることによって、第１の
系は第２の系の分周クロックの位相に合うように位相調
整が行われる。このようにセレクタ６０からなるガード
回路を設けることによって、定常的に第１の系の分周ク
ロックの微分出力パルスが第２の系に、第２の系の分周
クロックの微分出力パルスが第１の系に、同時に入力さ
れることを回避して本変形例におけるクロック系切替回
路の動作状態が不安定になることを防止している。

【００４８】なお本実施例および本変形例におけるクロ
ック系切替回路は、第１および第２の系で互いに同期を
とるように構成しているが、たとえば第１の系のみを第
２の系に同期させるだけの構成により回路の簡素化を図
ることも可能である。

【００４９】

【発明の効果】以上説明したように請求項１記載の発明
によれば、周波数の低い分周後のクロックに基づいて位
相合わせを行っているので、クロック周波数が向上した
としても分周前のクロックに基づいて位相合わせするよ
りも、簡単に同期をとることができる。さらに、両系の
入力クロックの位相のずれに関わりなく、非常に簡素な
構成で系切替時における出力クロックの連続性を保つこ
とができる。

【００５０】また請求項２記載の発明によれば、両系の
うちの一方が障害などによって断状態になったとして
も、その両系のクロックの位相を合わせることができる
とともに、周波数の低い分周後のクロックに基づいて位
相合わせを行っているので、クロック周波数が向上した
としても分周前のクロックに基づいて位相合わせするよ
りも、簡単に同期をとることができる。さらに、両系の
入力クロックの位相のずれに関わりなく、非常に簡素な
構成で系切替時における出力クロックの連続性を保つこ
とができる。

【００５１】さらに請求項３記載の発明によれば、定常
的に第１の系の分周クロックのレベル変化検出結果が第
２の系に、第２の系の分周クロックのレベル変化検出結
果がが第１の系に、同時に入力されることを回避してい
るので、実装条件や製造条件、信号入力条件に依存して
発生する可能性のある発振状態の発生を抑えて、クロッ
ク系切替回路の動作状態が不安定になることを防止する
ことができる。

【００５２】さらにまた請求項４記載の発明によれば、
両分周クロックの立ち上がりあるいは立ち下がり付近で
行われる切替制御を回避して、系切替時におけるクロッ
ク信号の連続性を保つことができる。

【００５３】さらに請求項５記載の発明によれば、第１
および第２のレベル変化検出手段を、立ち上がりあるい
は立ち下がりを検出回路にすることによって、回路構成
の簡素化を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるクロック系切替回路
の原理的構成を示すブロック図である。

【図２】本実施例におけるクロック系切替回路の構成の
概要を示すブロック図である。

【図３】本実施例における微分回路の構成要部を示すブ
ロック図である。

【図４】本実施例におけるリタイミング回路の構成要部
を示すブロック図である。

【図５】本実施例におけるリタイミング回路の各部の動
作波形を示すタイミングチャートである。

【図６】本実施例におけるクロック系切替回路の同期化
動作を示すタイミングチャートである。

【図７】本発明の変形例におけるクロック系切替回路の
構成の概要を示すブロック図である。

【図８】従来提案されたクロック系切替回路の構成の概
要を示すブロック図である。

【図９】図８に示すクロック系切替回路の動作を示すタ
イミングチャートである。

【符号の説明】

３０₁ 第１の系入力クロック ３０₂ 第２の系入力クロック ３１₁、３１₂、４１₁、４１₂ 分周回路 ３２₁ 第１の系分周クロック ３２₂ 第２の系分周クロック ３３、４３ セレクタ ３４₁、３４₂ パルス信号 ３５ 切替信号 ３６ リタイミング回路 ３７ リタイミング切替信号 ３８ 出力クロック ３９₁、３９₂ 入力クロック波形 ４０₁、４０₂ 分周クロック波形 ４２₁、４２₂ 微分回路 ４４ 選択分周クロック ４８₁、４８₂ 微分出力パルス

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の系の入力クロックを分周する第１
   の分周手段と、 この第１の分周手段によって分周されて生成された第１
   の分周クロックの論理レベルの変化を検出するレベル変
   化検出手段と、 第２の系の入力クロックを分周する第２の分周手段と、 前記第１のレベル変化検出手段の検出結果に基づいて前
   記第２の分周手段の分周出力をプリセットするプリセッ
   ト手段と、 所定の切替信号に基づいて前記第１および第２の分周ク
   ロックから択一的に選択する選択手段とを具備すること
   を特徴とするクロック系切替回路。
2. 【請求項２】 第１の系の入力クロックを分周する第１
   の分周手段と、 この第１の分周手段によって分周されて生成された第１
   の分周クロックの論理レベルの変化を検出する第１のレ
   ベル変化検出手段と、 第２の系の入力クロックを分周する第２の分周手段と、 この第２の分周手段によって分周されて生成された第２
   の分周クロックの論理レベルの変化を検出する第２のレ
   ベル変化検出手段と、 この第２のレベル変化検出手段の検出結果を前記第１の
   分周手段の分周出力にプリセットする第１のプリセット
   手段と、 前記第１のレベル変化検出手段の検出結果を前記第２の
   分周手段の分周出力にプリセットする第２のプリセット
   手段と、 所定の切替信号に基づいて前記第１および第２の分周ク
   ロックから択一的に選択する選択手段とを具備すること
   を特徴とするクロック系切替回路。
3. 【請求項３】 自走する第１の系の入力クロックを分周
   する第１の分周手段と、 この第１の分周手段によって分周されて生成された第１
   の分周クロックの論理レベルの変化を検出する第１のレ
   ベル変化検出手段と、 第２の系の入力クロックを分周する第２の分周手段と、 この第２の分周手段によって分周されて生成された第２
   の分周クロックの論理レベルの変化を検出する第２のレ
   ベル変化検出手段と、 前記第１の系の入力クロックの断状態を判別する断状態
   判別手段と、 この段状態検出手段によって前記第１の系の入力クロッ
   クが断状態あると判別されたときには前記第２のレベル
   変化検出手段の検出結果を前記第１の分周手段の分周出
   力にプリセットする第１のプリセット手段と、 前記第１のレベル変化検出手段の検出結果を前記第２の
   分周手段の分周出力にプリセットする第２のプリセット
   手段と、 所定の切替信号に基づいて前記第１および第２の分周ク
   ロックから択一的に選択する選択手段とを具備すること
   を特徴とするクロック系切替回路。
4. 【請求項４】 前記第１および第２の分周クロックのい
   ずれか一方をその立ち上がりおよび立ち下がりエッジの
   うち一方のエッジに同期して逓倍する逓倍手段と、この
   逓倍手段によって逓倍されて生成された逓倍クロックの
   前記エッジと異なる他方のエッジで切替信号をリタイミ
   ングすることによって前記選択手段の切替信号を生成す
   るリタイミング手段とを備えることを特徴とする請求項
   ２または請求項３記載のクロック系切替回路。
5. 【請求項５】 前記第１および第２のレベル変化検出手
   段は、立ち上がりあるいは立ち下がりを検出することを
   特徴とする請求項１〜請求項４記載のクロック系切替回
   路。