JP2000091493A - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JP2000091493A JP2000091493A JP28198398A JP28198398A JP2000091493A JP 2000091493 A JP2000091493 A JP 2000091493A JP 28198398 A JP28198398 A JP 28198398A JP 28198398 A JP28198398 A JP 28198398A JP 2000091493 A JP2000091493 A JP 2000091493A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mounting
- semiconductor device
- semiconductor element
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、リード実装面への半田メッキを無
くし、省資源化、環境向上を図るとともに、半導体装置
組立工程をインライン化することのできる表面実装型半
導体装置を提供する。 【解決手段】 内部に半導体素子を含んで封止した樹脂
封止部と、該樹脂封止部の外方に引き出された複数のリ
ードとを備えた表面実装型半導体装置において、前記リ
ード実装面には略凹部が設けられているとともに、当該
略凹部には突出電極部が設けられていることを特徴とす
る表面実装型半導体装置である。
くし、省資源化、環境向上を図るとともに、半導体装置
組立工程をインライン化することのできる表面実装型半
導体装置を提供する。 【解決手段】 内部に半導体素子を含んで封止した樹脂
封止部と、該樹脂封止部の外方に引き出された複数のリ
ードとを備えた表面実装型半導体装置において、前記リ
ード実装面には略凹部が設けられているとともに、当該
略凹部には突出電極部が設けられていることを特徴とす
る表面実装型半導体装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、リード実装面に半
田メッキを施すことなく、実装基板の電極に接続できる
表面実装型半導体装置に関する。
田メッキを施すことなく、実装基板の電極に接続できる
表面実装型半導体装置に関する。
【０００２】
【従来の技術】通常、ＳＯＰ型の表面実装型半導体装置
では、樹脂封止部より引き出されるリードに半田メッキ
あるいは半田メッキ表面にＰｄメッキ等を施し、これを
ガルウィング状に成形して実装基板の電極に接続してい
る。
では、樹脂封止部より引き出されるリードに半田メッキ
あるいは半田メッキ表面にＰｄメッキ等を施し、これを
ガルウィング状に成形して実装基板の電極に接続してい
る。
【０００３】また、近年、従来のリードフレームを基板
に使用した小型パッケージとして注目を集めている、図
７（ａ）に示すようなＱＦＮ（Quad Flat Non-lead）型
の表面実装型半導体装置も、樹脂封止部Ｆの底面より露
出するリード実装面Ｈに半田メッキを施した後、実装基
板の電極に接続している。
に使用した小型パッケージとして注目を集めている、図
７（ａ）に示すようなＱＦＮ（Quad Flat Non-lead）型
の表面実装型半導体装置も、樹脂封止部Ｆの底面より露
出するリード実装面Ｈに半田メッキを施した後、実装基
板の電極に接続している。
【０００４】
【発明が解決しようとする課題】しかしながら、前記Ｓ
ＯＰ型の表面実装型半導体装置においては、リード実装
面の半田メッキ時に、実装基板と接続させる実装面以外
のリード側面や実装面と反対の面までをも含むように半
田メッキを付着させており、実装に必要のない部分にま
で半田メッキをしている。こような半田メッキ方法は材
料資源の無駄使いに他ならないばかりか、半田に含まれ
る鉛の使用は環境上の観点からもできる限り削減しなけ
ればならない。また、現状の半田メッキ工程は、半田メ
ッキ工程前までの連続した組立工程より他の場所に一端
持ち運んで行われるため、半導体装置組立工程のインラ
イン化を妨げているだけなく、前記持ち運び時のハンド
リングによるリード変形等の不良を出す原因ともなって
いる。
ＯＰ型の表面実装型半導体装置においては、リード実装
面の半田メッキ時に、実装基板と接続させる実装面以外
のリード側面や実装面と反対の面までをも含むように半
田メッキを付着させており、実装に必要のない部分にま
で半田メッキをしている。こような半田メッキ方法は材
料資源の無駄使いに他ならないばかりか、半田に含まれ
る鉛の使用は環境上の観点からもできる限り削減しなけ
ればならない。また、現状の半田メッキ工程は、半田メ
ッキ工程前までの連続した組立工程より他の場所に一端
持ち運んで行われるため、半導体装置組立工程のインラ
イン化を妨げているだけなく、前記持ち運び時のハンド
リングによるリード変形等の不良を出す原因ともなって
いる。
【０００５】また、一方の前記ＱＦＮ型の表面実装型半
導体装置においては、図７（ａ）に示すように、樹脂封
止部Ｆの底面とリード実装面Ｈとが同一平面上に位置す
るため、リード実装面Ｈへの正確な半田メッキが非常に
困難であるとともに、前記リード実装面Ｈは曲げ加工に
よって形成されるために、樹脂封止部Ｆとリード実装面
Ｈとの間に位置する境界部Ｋのリード形状はＲ状になっ
ている。このため、樹脂封止の際に図７（ｂ）に示すよ
うに、前記境界部Ｋから封止樹脂がリード実装面Ｈ上に
漏れて覆い被さり、後の半田メッキの付着を阻害するば
かりでなく、前記樹脂漏れによってリードの実装面積が
縮小することにより、半導体装置を実装基板に搭載する
際に接続不良を引き起こしている。
導体装置においては、図７（ａ）に示すように、樹脂封
止部Ｆの底面とリード実装面Ｈとが同一平面上に位置す
るため、リード実装面Ｈへの正確な半田メッキが非常に
困難であるとともに、前記リード実装面Ｈは曲げ加工に
よって形成されるために、樹脂封止部Ｆとリード実装面
Ｈとの間に位置する境界部Ｋのリード形状はＲ状になっ
ている。このため、樹脂封止の際に図７（ｂ）に示すよ
うに、前記境界部Ｋから封止樹脂がリード実装面Ｈ上に
漏れて覆い被さり、後の半田メッキの付着を阻害するば
かりでなく、前記樹脂漏れによってリードの実装面積が
縮小することにより、半導体装置を実装基板に搭載する
際に接続不良を引き起こしている。
【０００６】本発明は、前記実情に鑑みてなされたもの
で、ＳＯＰ型やＱＦＮ型の表面実装型半導体装置におけ
る、リード実装面への半田メッキを無くし、省資源化、
環境向上を図るとともに、半導体装置組立工程をインラ
イン化することを目的とする。
で、ＳＯＰ型やＱＦＮ型の表面実装型半導体装置におけ
る、リード実装面への半田メッキを無くし、省資源化、
環境向上を図るとともに、半導体装置組立工程をインラ
イン化することを目的とする。
【０００７】また、特にＱＦＮ型の表面実装型半導体装
置においては、リード実装面に多少の樹脂漏れがあって
も、半導体装置を実装基板の電極に確実に接続させるこ
とを目的とする。
置においては、リード実装面に多少の樹脂漏れがあって
も、半導体装置を実装基板の電極に確実に接続させるこ
とを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成する請求
項１記載の発明は、内部に半導体素子を含んで封止した
樹脂封止部と、該樹脂封止部の外方に引き出された複数
のリードとを備えた表面実装型半導体装置において、前
記リード実装面には略凹部が設けられているとともに、
当該略凹部には突出電極部が設けられていることを特徴
とする表面実装型半導体装置である。
項１記載の発明は、内部に半導体素子を含んで封止した
樹脂封止部と、該樹脂封止部の外方に引き出された複数
のリードとを備えた表面実装型半導体装置において、前
記リード実装面には略凹部が設けられているとともに、
当該略凹部には突出電極部が設けられていることを特徴
とする表面実装型半導体装置である。
【０００９】また、請求項２記載の発明は、リード実装
面が、樹脂封止部の下面と同一平面上に位置することを
特徴とする請求項１記載の表面実装型半導体装置であ
る。
面が、樹脂封止部の下面と同一平面上に位置することを
特徴とする請求項１記載の表面実装型半導体装置であ
る。
【００１０】
【発明の実施の形態】以下、本発明による一実施例につ
いて添付図面を参照しつつ詳細に説明し、本発明の理解
に共す。
いて添付図面を参照しつつ詳細に説明し、本発明の理解
に共す。
【００１１】図１は、本発明による第一の実施例とし
て、ＳＯＰ型の表面実装型半導体装置を示す図であり、
半導体素子搭載部１およびリード２が同一材料から一体
的に形成されたリードフレームを用い、前記半導体素子
搭載部１にはＡｇペースト等の接着材を介して半導体素
子３が固着搭載され、前記半導体素子３の電極パッドと
リード２の内端部２ａとを金等のボンディングワイヤー
４で接続して電気的導通を図り、これらの構成部位を含
むようにして封止した樹脂封止部Ｆと、この樹脂封止部
Ｆから外部に引き出され、且つ、前記樹脂封止部Ｆの底
面と同一平面上に位置する複数のリード実装面Ｈとを備
えている。そして、前記リード実装面Ｈには凹部５が設
けられており、この凹部５には実装基板の電極と接続さ
れる導電性ボールが固着溶融されてなる突出電極部６が
設けられている。
て、ＳＯＰ型の表面実装型半導体装置を示す図であり、
半導体素子搭載部１およびリード２が同一材料から一体
的に形成されたリードフレームを用い、前記半導体素子
搭載部１にはＡｇペースト等の接着材を介して半導体素
子３が固着搭載され、前記半導体素子３の電極パッドと
リード２の内端部２ａとを金等のボンディングワイヤー
４で接続して電気的導通を図り、これらの構成部位を含
むようにして封止した樹脂封止部Ｆと、この樹脂封止部
Ｆから外部に引き出され、且つ、前記樹脂封止部Ｆの底
面と同一平面上に位置する複数のリード実装面Ｈとを備
えている。そして、前記リード実装面Ｈには凹部５が設
けられており、この凹部５には実装基板の電極と接続さ
れる導電性ボールが固着溶融されてなる突出電極部６が
設けられている。
【００１２】次に、図２は、本発明による第二の実施例
として、ＱＦＮ型の表面実装型半導体装置を示す図であ
り、図３はその底面を示す図である。図２において、半
導体素子搭載部１およびリード２が同一材料から一体的
に形成されたリードフレームを用い、前記半導体素子搭
載部１にはＡｇペースト等の接着材を介して半導体素子
３が固着搭載され、前記半導体素子３の電極パッドとリ
ード２の内端部２ａとを金等のボンディングワイヤ４で
接続して電気的導通を図り、これらの構成部位を含むよ
うにして封止した樹脂封止部Ｆと、この樹脂封止部Ｆの
底面と同一平面に沿って、その一部を露出させる態様で
外部に引き出された複数のリード実装面Ｈとを備えてい
る。そして、前記リード実装面Ｈには凹部５が設けられ
ており、この凹部５には実装基板の電極と接続される導
電性ボールが固着溶融されてなる突出電極部６が設けら
れている。
として、ＱＦＮ型の表面実装型半導体装置を示す図であ
り、図３はその底面を示す図である。図２において、半
導体素子搭載部１およびリード２が同一材料から一体的
に形成されたリードフレームを用い、前記半導体素子搭
載部１にはＡｇペースト等の接着材を介して半導体素子
３が固着搭載され、前記半導体素子３の電極パッドとリ
ード２の内端部２ａとを金等のボンディングワイヤ４で
接続して電気的導通を図り、これらの構成部位を含むよ
うにして封止した樹脂封止部Ｆと、この樹脂封止部Ｆの
底面と同一平面に沿って、その一部を露出させる態様で
外部に引き出された複数のリード実装面Ｈとを備えてい
る。そして、前記リード実装面Ｈには凹部５が設けられ
ており、この凹部５には実装基板の電極と接続される導
電性ボールが固着溶融されてなる突出電極部６が設けら
れている。
【００１３】従って、本発明による前記第一、第二の実
施例では、突出電極部６によって半導体装置を実装基板
の電極に接続するため、リード実装面に半田メッキを施
す必要がなく、その結果、省資源化、環境向上が図れ、
さらに前記突出電極部６形成までの半導体装置組立工程
をインライン化して、連続した工程による生産が可能に
なった。
施例では、突出電極部６によって半導体装置を実装基板
の電極に接続するため、リード実装面に半田メッキを施
す必要がなく、その結果、省資源化、環境向上が図れ、
さらに前記突出電極部６形成までの半導体装置組立工程
をインライン化して、連続した工程による生産が可能に
なった。
【００１４】また、特に前記第二の実施例記載のＱＦＮ
型の表面実装型半導体装置においては、図３にその底面
図で示すように、樹脂封止部Ｆとリード実装面Ｈとの境
界部Ｋから、前記リード実装面Ｈへ多少の樹脂漏れがあ
っても、実装基板との接続は突出電極部６によって行う
ため、樹脂漏れの影響によって半導体装置と実装基板と
が接続不良を生じることがない。
型の表面実装型半導体装置においては、図３にその底面
図で示すように、樹脂封止部Ｆとリード実装面Ｈとの境
界部Ｋから、前記リード実装面Ｈへ多少の樹脂漏れがあ
っても、実装基板との接続は突出電極部６によって行う
ため、樹脂漏れの影響によって半導体装置と実装基板と
が接続不良を生じることがない。
【００１５】次に、前記第一、第二の実施例における凹
部５について説明する。リード実装面Ｈに設けられた凹
部５は、スタンピングやエッチング、機械加工等により
形成されたものであり、その断面形状はＵ字状、Ｖ字状
等の形状に適宜設定可能である。また、凹部５の開口面
積および深さは、リード幅、板厚によって変化するもの
であるが、突出電極部６を形成する導電性ボールを載置
できる範囲であればよく、リード実装面内における凹部
の形成箇所やその数も適宜設定可能である。但し、前記
第二の実施例に記載したＱＦＮ型の表面実装型半導体装
置においては、リード実装面への樹脂漏れの影響をでき
る限り避けるため、凹部ならびに突出電極部は樹脂封止
部周縁付近に設けるのが好ましい。
部５について説明する。リード実装面Ｈに設けられた凹
部５は、スタンピングやエッチング、機械加工等により
形成されたものであり、その断面形状はＵ字状、Ｖ字状
等の形状に適宜設定可能である。また、凹部５の開口面
積および深さは、リード幅、板厚によって変化するもの
であるが、突出電極部６を形成する導電性ボールを載置
できる範囲であればよく、リード実装面内における凹部
の形成箇所やその数も適宜設定可能である。但し、前記
第二の実施例に記載したＱＦＮ型の表面実装型半導体装
置においては、リード実装面への樹脂漏れの影響をでき
る限り避けるため、凹部ならびに突出電極部は樹脂封止
部周縁付近に設けるのが好ましい。
【００１６】また、前記凹部５は導電性ボールを載置す
るにあたって、その表面を予め活性化させたり、Ｐｄメ
ッキやＰｄメッキ表面にＡｕメッキ等の被膜を形成して
おけば、導電性ボールと凹部表面との密着状態がより良
好となる。
るにあたって、その表面を予め活性化させたり、Ｐｄメ
ッキやＰｄメッキ表面にＡｕメッキ等の被膜を形成して
おけば、導電性ボールと凹部表面との密着状態がより良
好となる。
【００１７】次に、前記第一、第二の実施例における突
出電極部６について説明する。突出電極部６は導電性の
ボール、例えば半田、銅、樹脂等からなる導電性ボール
の他、これらボール外周に金メッキやフラックスを塗布
されたもの等を用い、これを凹部５上に位置決めして載
置した後、リフロー工程を経て突出電極部６となる。
出電極部６について説明する。突出電極部６は導電性の
ボール、例えば半田、銅、樹脂等からなる導電性ボール
の他、これらボール外周に金メッキやフラックスを塗布
されたもの等を用い、これを凹部５上に位置決めして載
置した後、リフロー工程を経て突出電極部６となる。
【００１８】そして、前記導電性ボールはその直径が最
大でリード幅を超えない程度のものであればよい。さら
にまた、隣接するリード間のピッチが小さく、隣接配置
されたボール同士が接触を起こすことが懸念される場合
は、リード実装面の凹部の形成位置を隣接するリード交
互にその長手方向に変化させて、突出電極部が千鳥状を
なすように配置してもよい。
大でリード幅を超えない程度のものであればよい。さら
にまた、隣接するリード間のピッチが小さく、隣接配置
されたボール同士が接触を起こすことが懸念される場合
は、リード実装面の凹部の形成位置を隣接するリード交
互にその長手方向に変化させて、突出電極部が千鳥状を
なすように配置してもよい。
【００１９】前記第二の実施例に記載したＱＦＮ型の表
面実装型半導体装置においては、図４に示すように、リ
ード実装面Ｈの境界部Ｋ近傍に予めリードを横断する溝
Ｍを設けておくようにすれば、この溝Ｍがダムの役割を
果たすことにより、樹脂漏れを効果的に防止することが
できるので、リード実装面Ｈ内での凹部ならびに突出電
極部の設定位置に自由度が増す。
面実装型半導体装置においては、図４に示すように、リ
ード実装面Ｈの境界部Ｋ近傍に予めリードを横断する溝
Ｍを設けておくようにすれば、この溝Ｍがダムの役割を
果たすことにより、樹脂漏れを効果的に防止することが
できるので、リード実装面Ｈ内での凹部ならびに突出電
極部の設定位置に自由度が増す。
【００２０】前記第一、第二の実施例において、リード
２はリード内端部２ａより外方に伸びる途中で樹脂封止
下面方向に折り曲げられた第一の屈曲部２ｂと、この第
一の屈曲部より伸びて樹脂封止部Ｆの底面と同一平面上
で外方に向かって屈曲された第二の屈曲部２ｃとを有し
て成形されているが、図５に示すように、第二の屈曲部
２ｃより先端部を内方に向けて屈曲させてもよく、この
実施例では半導体装置の小形化を図り、実装面積をより
小さくしたい場合に有効である。
２はリード内端部２ａより外方に伸びる途中で樹脂封止
下面方向に折り曲げられた第一の屈曲部２ｂと、この第
一の屈曲部より伸びて樹脂封止部Ｆの底面と同一平面上
で外方に向かって屈曲された第二の屈曲部２ｃとを有し
て成形されているが、図５に示すように、第二の屈曲部
２ｃより先端部を内方に向けて屈曲させてもよく、この
実施例では半導体装置の小形化を図り、実装面積をより
小さくしたい場合に有効である。
【００２１】また、例えば図６（ａ）に示すように、リ
ード実装面Ｈの長手方向に所望の長さを有する凹部５を
設け、この凹部５に複数個の導線性ボールＰを搭載した
後、リフロー工程を経て同図（ｂ）に示すような突出電
極部６を形成してもよい。
ード実装面Ｈの長手方向に所望の長さを有する凹部５を
設け、この凹部５に複数個の導線性ボールＰを搭載した
後、リフロー工程を経て同図（ｂ）に示すような突出電
極部６を形成してもよい。
【００２２】前述してきた本実施例では、ＳＯＰ型、Ｑ
ＦＮ型の表面実装型半導体装置を用いて説明をしたが、
本発明はこれに限定されることなく、ＱＦＰ型やＳＯＮ
型の表面実装型半導体装置についても有効である。
ＦＮ型の表面実装型半導体装置を用いて説明をしたが、
本発明はこれに限定されることなく、ＱＦＰ型やＳＯＮ
型の表面実装型半導体装置についても有効である。
【００２３】
【発明の効果】以上、これまで説明してきたように、本
発明による表面実装型半導体装置では、リード実装面に
凹部を設け、さらに前記凹部に設けた導電性ボールを固
着溶融してなる突出電極部によって、半導体装置を実装
基板に接続するため、リード実装面に半田メッキを施す
必要がない。よって半田メッキを無くしたことによる省
資源化、環境向上が図られるとともに、半導体装置組立
工程をインライン化することができ、半導体装置組立時
間の短縮できると同時に、リード変形等の不良も一切発
生することがない
発明による表面実装型半導体装置では、リード実装面に
凹部を設け、さらに前記凹部に設けた導電性ボールを固
着溶融してなる突出電極部によって、半導体装置を実装
基板に接続するため、リード実装面に半田メッキを施す
必要がない。よって半田メッキを無くしたことによる省
資源化、環境向上が図られるとともに、半導体装置組立
工程をインライン化することができ、半導体装置組立時
間の短縮できると同時に、リード変形等の不良も一切発
生することがない
【００２４】また、特にＱＦＮ型の表面実装型半導体装
置においては、リード実装面に多少の樹脂漏れがあって
も、半導体装置と実装基板との接続が確実に行われる。
置においては、リード実装面に多少の樹脂漏れがあって
も、半導体装置と実装基板との接続が確実に行われる。
【図１】本発明による第一の実施例を示す図
【図２】本発明による第二の実施例を示す図
【図３】本発明による第二の実施例の底面を示す図
【図４】本発明による他の実施例を示す図
【図５】本発明による他の実施例を示す図
【図６】本発明による他の実施例を示す図
【図７】従来技術によるＱＦＮ型の半導体装置図
１、半導体素子搭載部 ２、リード ２ａ、リード内端部 ２ｂ、第一屈曲部 ２ｃ、第二屈曲部 ３、半導体素子 ４、ボンディングワイヤー ５、凹部 ６、突出電極部 Ｆ、樹脂封止部 Ｈ、リード実装面 Ｋ、境界部 Ｍ、溝 Ｐ、導電性ボール
Claims (2)
- 【請求項１】 内部に半導体素子を含んで封止した樹脂
封止部と、該樹脂封止部の外方に引き出された複数のリ
ードとを備えた表面実装型半導体装置において、 前記リード実装面には略凹部が設けられているととも
に、当該略凹部には突出電極部が設けられていることを
特徴とする表面実装型半導体装置。 - 【請求項２】 リード実装面が、樹脂封止部の下面と同
一平面上に位置することを特徴とする請求項１記載の表
面実装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28198398A JP2000091493A (ja) | 1998-09-16 | 1998-09-16 | 表面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28198398A JP2000091493A (ja) | 1998-09-16 | 1998-09-16 | 表面実装型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000091493A true JP2000091493A (ja) | 2000-03-31 |
Family
ID=17646618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28198398A Pending JP2000091493A (ja) | 1998-09-16 | 1998-09-16 | 表面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000091493A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006109566A1 (ja) * | 2005-04-08 | 2006-10-19 | Rohm Co., Ltd. | 半導体装置 |
| WO2023199808A1 (ja) * | 2022-04-12 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| WO2023218943A1 (ja) * | 2022-05-09 | 2023-11-16 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-09-16 JP JP28198398A patent/JP2000091493A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006109566A1 (ja) * | 2005-04-08 | 2006-10-19 | Rohm Co., Ltd. | 半導体装置 |
| JP2006294809A (ja) * | 2005-04-08 | 2006-10-26 | Rohm Co Ltd | 半導体装置 |
| WO2023199808A1 (ja) * | 2022-04-12 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| WO2023218943A1 (ja) * | 2022-05-09 | 2023-11-16 | ローム株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP3839321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| JP2000091493A (ja) | 表面実装型半導体装置 | |
| JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| KR0185247B1 (ko) | 수지 밀봉형 반도체 소자의 제조 방법 | |
| JPS61183950A (ja) | 半導体用リ−ドフレ−ムの製造方法 | |
| JPS60241241A (ja) | 半導体装置 | |
| JPS62169457A (ja) | 半導体装置用リ−ドフレ−ム | |
| US20190067033A1 (en) | Surface Mount Semiconductor Device and Method of Manufacture | |
| JPH03149865A (ja) | リードフレーム | |
| KR100386636B1 (ko) | 반도체 패키지용 인쇄회로기판의 제조방법 | |
| JP2000196004A (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 | |
| JPS62198143A (ja) | リ−ドフレ−ム | |
| JP2006351846A (ja) | 半導体装置およびその製造方法 | |
| JPS6193654A (ja) | 樹脂封止型半導体装置 | |
| JPH0526761Y2 (ja) | ||
| KR0169893B1 (ko) | 더미리드와 히트싱크의 직접 전기적 연결 구조를 갖는 파워 패키지 | |
| JP2004335947A (ja) | 半導体装置及び半導体装置の作製方法 | |
| JPH05251607A (ja) | 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法 | |
| JPH11186465A (ja) | 半導体装置およびその製造方法 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2942401B2 (ja) | メッキ用治具 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 |