JPS58123744A - リ−ドフレ−ム及び半導体装置の製造方法 - Google Patents
リ−ドフレ−ム及び半導体装置の製造方法Info
- Publication number
- JPS58123744A JPS58123744A JP569882A JP569882A JPS58123744A JP S58123744 A JPS58123744 A JP S58123744A JP 569882 A JP569882 A JP 569882A JP 569882 A JP569882 A JP 569882A JP S58123744 A JPS58123744 A JP S58123744A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- plated
- semiconductor chip
- metal
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置のリードフレーム及びそのリードフ
レームを使用した半導体装置の製造方法に関するもので
ある。
レームを使用した半導体装置の製造方法に関するもので
ある。
（２）技術の背景
半導体装置の製造に関しては例えば図に示すような１）
−ドフレームが使用されている０図面は連続しているリ
ードフレームの一部であって一半導体装置用のリードフ
レームで、外部端子部分で隣の半導体装置用のり−ドフ
レームの外部端子と接続されている。図に於いて１はフ
レーム部分、２は半導体チップ搭載部、３は外部端子部
、３′は隣接する半導体装置の外部端子部、４はモール
ド封止された時に樹脂の中に位置する部分、５はモ−ル
ド樹脂の流れ防止のための連結部分、５′は連結部分に
接続している端子部分、６は半導体チップとワイヤボン
ディングされるワイヤボンディング部である。
−ドフレームが使用されている０図面は連続しているリ
ードフレームの一部であって一半導体装置用のリードフ
レームで、外部端子部分で隣の半導体装置用のり−ドフ
レームの外部端子と接続されている。図に於いて１はフ
レーム部分、２は半導体チップ搭載部、３は外部端子部
、３′は隣接する半導体装置の外部端子部、４はモール
ド封止された時に樹脂の中に位置する部分、５はモ−ル
ド樹脂の流れ防止のための連結部分、５′は連結部分に
接続している端子部分、６は半導体チップとワイヤボン
ディングされるワイヤボンディング部である。
半導体装量の製造に際しては、半導体チップ搭載部に半
導体チップを熱圧着等で堆付け、半導体チップく形成さ
れたボンディング部分とリードフレームのワイヤボンデ
ィング部６とをアルミニウム或いは金線等で接続し、モ
ールド型内に入れ、樹脂モールドする。この際連結部分
５及び端子部５′の部分で金型がリードフレームと接触
し、この部分でモールドの流れが止められる。モールド
処理後７レーム部分１及び連結部分５は切）離され、且
つ隣接する半導体装置とも切断されて装置は完成する。
導体チップを熱圧着等で堆付け、半導体チップく形成さ
れたボンディング部分とリードフレームのワイヤボンデ
ィング部６とをアルミニウム或いは金線等で接続し、モ
ールド型内に入れ、樹脂モールドする。この際連結部分
５及び端子部５′の部分で金型がリードフレームと接触
し、この部分でモールドの流れが止められる。モールド
処理後７レーム部分１及び連結部分５は切）離され、且
つ隣接する半導体装置とも切断されて装置は完成する。
（３） 従来技術と問題点
このようなリードフレームとして要求される条件として
は、半導体チップの接着が容易で、アルミニウム或いは
金線とのワイヤボンディングが確実に行なえることと、
外部端子をプリント板に実その九め従来は鉄ニツケル合
金であるコバールや４２アロイ、鋼合金である１９４ア
ロイのようなリードフレームの基板材料に、金属及び半
導体との接着が良く且つ半田付特性の嵐い例えば金や銀
を全面メッキし九リードフレームが使用されていた０ しかしながら金中銀は高偵な材料であるため、コスト低
減のために１別のリードフレームが提案されている。こ
れは半導体チップ搭載部２及びワイヤボンディング部６
には、金属及び半導体装置との接着のよい金或いは銀メ
ッキ會行ない、端子部分３には、プリント板実装時の半
田付特性のよいスズ或いは半田メッキを行なり九リード
フレームである。
は、半導体チップの接着が容易で、アルミニウム或いは
金線とのワイヤボンディングが確実に行なえることと、
外部端子をプリント板に実その九め従来は鉄ニツケル合
金であるコバールや４２アロイ、鋼合金である１９４ア
ロイのようなリードフレームの基板材料に、金属及び半
導体との接着が良く且つ半田付特性の嵐い例えば金や銀
を全面メッキし九リードフレームが使用されていた０ しかしながら金中銀は高偵な材料であるため、コスト低
減のために１別のリードフレームが提案されている。こ
れは半導体チップ搭載部２及びワイヤボンディング部６
には、金属及び半導体装置との接着のよい金或いは銀メ
ッキ會行ない、端子部分３には、プリント板実装時の半
田付特性のよいスズ或いは半田メッキを行なり九リード
フレームである。
しかしながらこのリードフレームに於いては連結部分５
及びそれに接−している端子部分５′にはモールドの際
金型が接触し、その部分は１８０℃前後の温度となる丸
め、耐熱性の悪いスズや半田メッキを仁の部分に行なう
ことができなかう九〇このため端子部分５′はメッキ処
理が行なわれず、コバール等の基板が露出した伏線にな
っていた。
及びそれに接−している端子部分５′にはモールドの際
金型が接触し、その部分は１８０℃前後の温度となる丸
め、耐熱性の悪いスズや半田メッキを仁の部分に行なう
ことができなかう九〇このため端子部分５′はメッキ処
理が行なわれず、コバール等の基板が露出した伏線にな
っていた。
特にこの端子部分は製品完成時には曲げ加工を施される
ため、この基板の露出部分で腐蝕が起るという欠点を有
していた。
ため、この基板の露出部分で腐蝕が起るという欠点を有
していた。
（４）発−の目的
本発明は上記欠点を除去したリードフレーム及び半導体
装置の製造方法を得ることを目的とする。
装置の製造方法を得ることを目的とする。
（５）発明の構成
すなわち本発明のリードフレームは基板全面がニッケル
メッキされ、半導体チップ搭載部及びワイヤボンディン
グ部には金属及び半導体との接着性の良い金属のメッキ
が該ニッケル上に施され、モールド処理時の金型接触部
以外の外部端子部にはプリント板実装時の接着を容易に
する金属のメッキが該ニッケルメッキ上に施されている
ことを特徴とする。
メッキされ、半導体チップ搭載部及びワイヤボンディン
グ部には金属及び半導体との接着性の良い金属のメッキ
が該ニッケル上に施され、モールド処理時の金型接触部
以外の外部端子部にはプリント板実装時の接着を容易に
する金属のメッキが該ニッケルメッキ上に施されている
ことを特徴とする。
父上配本発明のり−ド７レームのニッケルメッキの厚さ
は０．３〜３μ説であるとよい。
は０．３〜３μ説であるとよい。
更に本発明は上記リードフレームを使用して半導体装置
を製造することも特徴とするものである。
を製造することも特徴とするものである。
なお上記説明で金属及び半導体との接着性の良い金属と
しては金或いは銀等があり、又プリント板実装時の接着
を容易にする金属としてはスズや半田が好適である。
しては金或いは銀等があり、又プリント板実装時の接着
を容易にする金属としてはスズや半田が好適である。
（６）発明の実施例
ｊｌｌＥ１図によりて本発明の詳細な説明する。まず従
来と同様の材質のリードフレーム基板全面にニッケルメ
ッキを施す。メッキ厚さは０．３〜３Ｊ１１１とする。
来と同様の材質のリードフレーム基板全面にニッケルメ
ッキを施す。メッキ厚さは０．３〜３Ｊ１１１とする。
ニッケルメッキの厚さが０．３ｓ賜以下の場合には腐蝕
防止の効果が薄くな〕一方３ｊｍ以上になると端子部分
５′の曲げ特性が悪くなシ（メツキクラック等が生ずる
）、本来の腐蝕防止効果がうすれる０次に半導体チップ
搭載部２及びワイヤボンデ４ング部６に金或いは銀メッ
キを行ない外部端子部分３にスズ或いは半田メッキを行
なう〇この場合モールド樹脂の流れ防止のための連結部
分５及びそれに接続している端子部分５′にはスズ或い
は半田メッキは行なわない。これは前述の如くこの部分
にはモールド処理時の金臘が接触し、熱によってメッキ
が変形するのを防ぐためである。
防止の効果が薄くな〕一方３ｊｍ以上になると端子部分
５′の曲げ特性が悪くなシ（メツキクラック等が生ずる
）、本来の腐蝕防止効果がうすれる０次に半導体チップ
搭載部２及びワイヤボンデ４ング部６に金或いは銀メッ
キを行ない外部端子部分３にスズ或いは半田メッキを行
なう〇この場合モールド樹脂の流れ防止のための連結部
分５及びそれに接続している端子部分５′にはスズ或い
は半田メッキは行なわない。これは前述の如くこの部分
にはモールド処理時の金臘が接触し、熱によってメッキ
が変形するのを防ぐためである。
（７）発明の効果
以上のように本発明によれば、リードフレーム全面にニ
ッケルメツ中が施されるために、リードフレームの基板
材料が露出することがなく、従ってこの部分の腐蝕を防
止することができる。
ッケルメツ中が施されるために、リードフレームの基板
材料が露出することがなく、従ってこの部分の腐蝕を防
止することができる。
又ニッケルは比較的安価な金属であるため、全面金や鎖
を施したり−ド７レームに比べて安価なリードフレーム
を得ることができ、このリードフレームを使用すること
によシ、低価格の半導体装置の製造方法を得ることがで
きる。本発明は前処理としてのニッケルメッキが耐腐食
性及び価格面から特に最適であることを見出したもので
ある。
を施したり−ド７レームに比べて安価なリードフレーム
を得ることができ、このリードフレームを使用すること
によシ、低価格の半導体装置の製造方法を得ることがで
きる。本発明は前処理としてのニッケルメッキが耐腐食
性及び価格面から特に最適であることを見出したもので
ある。
なお本発明は第１図に示したり−ド７レームで説明した
が、リードフレームの形状としては、このようなもの以
外にも広く適用することができる。
が、リードフレームの形状としては、このようなもの以
外にも広く適用することができる。
、４、図面の簡単な説明
図面は本発明を説明するためのり−ド７レームの上面図
である。図に於いて、ｌ杜７レーム部分。
である。図に於いて、ｌ杜７レーム部分。
２は半導体チップ搭載部、３は外部端子部 ３／は封止
された時に樹脂の中に位置する部分、５はモールド樹脂
の流れ防止の丸めの連結部分、５′は連結部分く接続し
ている端子部分、６はワイヤボンディングである。
された時に樹脂の中に位置する部分、５はモールド樹脂
の流れ防止の丸めの連結部分、５′は連結部分く接続し
ている端子部分、６はワイヤボンディングである。
Claims (3)
- （１）基板全面がニッケルメッキされ、半導体チップ搭
載部及びワイヤボンディング部には金属及び半導体との
接層性の良い金属のメッキが該ニッケルメッキ上に施さ
れ、モールド処理時の金型接触部以外の外部端子部には
プリント板実装時の接着を容易にする金属のメッキが該
ニッケルメッキ上に施されていることを特徴とするリー
ドフレーム。 - （２）ニッケルメッキの厚さは０．３〜３４ｍであるこ
とを特徴とする特許請求の範囲第１項記載のリードフレ
ーム。 - （３）基板全面がニッケルメッキされ、半導体チップ搭
載部及びワイヤボンディング部には金属及び半導体との
接着性の曳い金属のメッキが腋ニッケルメッキ上に施さ
れモールド処理時の金製接触部以外の外部端子部にはプ
リント板実装時の接着を容易にする金属のメッキが該ニ
ッケルメッキ上に施されているリードフレームの該半導
体チップ搭載部に半導体チップを搭載し、該半導体チッ
プとリードフレームをワイヤボンディングし、その後モ
ールド成形により樹脂封止することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP569882A JPS58123744A (ja) | 1982-01-18 | 1982-01-18 | リ−ドフレ−ム及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP569882A JPS58123744A (ja) | 1982-01-18 | 1982-01-18 | リ−ドフレ−ム及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123744A true JPS58123744A (ja) | 1983-07-23 |
Family
ID=11618317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP569882A Pending JPS58123744A (ja) | 1982-01-18 | 1982-01-18 | リ−ドフレ−ム及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139560A (ja) * | 1984-07-30 | 1986-02-25 | Hitachi Ltd | リ−ド取付け方法 |
| CN105702656A (zh) * | 2014-12-10 | 2016-06-22 | 意法半导体私人公司 | 在引线互连点上具有镀层的集成电路器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130170A (en) * | 1975-05-07 | 1976-11-12 | Nec Corp | Ic lead frame process |
| JPS5221769A (en) * | 1975-08-11 | 1977-02-18 | Fujitsu Ltd | Mold ic producing system |
-
1982
- 1982-01-18 JP JP569882A patent/JPS58123744A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130170A (en) * | 1975-05-07 | 1976-11-12 | Nec Corp | Ic lead frame process |
| JPS5221769A (en) * | 1975-08-11 | 1977-02-18 | Fujitsu Ltd | Mold ic producing system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139560A (ja) * | 1984-07-30 | 1986-02-25 | Hitachi Ltd | リ−ド取付け方法 |
| JPH038114B2 (ja) * | 1984-07-30 | 1991-02-05 | Hitachi Ltd | |
| CN105702656A (zh) * | 2014-12-10 | 2016-06-22 | 意法半导体私人公司 | 在引线互连点上具有镀层的集成电路器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| US7256481B2 (en) | Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| US20080224290A1 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0445985B2 (ja) | ||
| US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| US5153706A (en) | Lead frames for use in plastic mold type semiconductor devices | |
| JPS60241241A (ja) | 半導体装置 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2503595B2 (ja) | 半導体リ―ドフレ―ム | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JPS61128551A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH11135546A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07147292A (ja) | 半導体装置の製造方法 | |
| JPH0558259B2 (ja) | ||
| JPH0553310B2 (ja) | ||
| KR19990000416A (ko) | 외부 리드에 구리가 도금된 리드 프레임을 사용하는 반도체 칩 패키지 및 그 제조방법 | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| JPS58192356A (ja) | 樹脂封止半導体装置の製造法 | |
| JPS63202944A (ja) | リ−ドフレ−ム | |
| JPS61131554A (ja) | 半導体装置の外装方法 |