JP2000077507A - 基板の支持装置 - Google Patents

基板の支持装置

Info

Publication number
JP2000077507A
JP2000077507A JP10263962A JP26396298A JP2000077507A JP 2000077507 A JP2000077507 A JP 2000077507A JP 10263962 A JP10263962 A JP 10263962A JP 26396298 A JP26396298 A JP 26396298A JP 2000077507 A JP2000077507 A JP 2000077507A
Authority
JP
Japan
Prior art keywords
wafer
substrate
conductive portion
supporting
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10263962A
Other languages
English (en)
Inventor
Koji Harada
浩二 原田
Mitsuhiro Tagami
光広 田上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP10263962A priority Critical patent/JP2000077507A/ja
Publication of JP2000077507A publication Critical patent/JP2000077507A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 基板に対する静電気の帯電を容易に防止可能
な基板の支持装置を提供する。 【解決手段】 昇降ピン57をセラミックスからなる支
持本体58と,SiCからなり,かつウェハWを直接支
持する導電部59とで構成する。導電部59を通じてウ
ェハWを導通させることができるために,ウェハWの帯
電を容易に除去することができる。導電部59をスパッ
タリングで形成することにより,導電部の厚さが均一化
し,かつ導電部59の厚さを容易に制御することができ
る。導電部59を流れる電流の量を容易に制御でき,ウ
ェハWの帯電量を制御することも容易となる。その結
果,ウェハに静電気が帯電することを従来よりも容易か
つ確実に防止することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,基板を支持する支
持部材を備えた基板の支持装置に関する。
【0002】
【従来の技術】例えば半導体デバイスの製造工程におい
ては,半導体ウェハ(以下,「ウェハ」という。)やL
CD基板の表面にレジスト液を塗布した後,パターンを
形成するフォトリソグラフィ工程が採用されている。フ
ォトリソグラフィ工程にはレジスト塗布工程以外にも,
現像処理工程や加熱処理工程,そして冷却処理工程等の
各種処理工程が含まれており,これらの一連の処理工程
を行うにあたっては塗布現像処理装置が使用されてい
る。
【0003】塗布現像処理装置には,レジスト塗布装
置,アドヒージョン装置,ベーキング装置等の各種処理
装置が備えられており,これら各種処理装置に対するウ
ェハの搬送は搬送装置によって行われている。そして,
例えばべーキング装置でウェハを加熱処理する場合に
は,先ず搬送装置によってウェハをベーキング装置に搬
送し,このウェハを搬送装置からベーキング装置内部を
昇降可能な昇降ピンに受け渡す。次いで昇降ピンに支持
されたウェハを下降させることにより,加熱載置台上に
設けられたプロキシミティピンにウェハを受け渡し,プ
ロキシミティピンに支持されたウェハを加熱載置台から
発せられる熱によって加熱処理する。そして加熱処理が
終了したウェハを昇降ピンに支持させた状態で上昇させ
て,昇降ピンから搬送装置にウェハを受け渡して,この
ウェハを搬送装置によって次の処理装置に搬送する。
【0004】ところで,上記ベーキング装置におけるウ
ェハの受け渡しや,レジスト塗布装置等に具備されたカ
ップの回転運動等により,クリーンルーム内で静電気が
発生する場合がある。そして,かかる静電気がウェハに
帯電した場合,静電気によってレジスト膜の形成や現像
等に悪影響が及び,ひいては歩留まりの低下を引き起こ
す懸念があった。
【0005】そこで,従来では支持ピンをステンレス等
からなる金属で形成することにより,ウェハの帯電を除
去することが行われていた。そして,この支持ピンに所
定の抵抗値をもつ抵抗体を接続することにより支持部材
の抵抗値を制御して,ウェハの帯電量を一定に制御する
ことも行われていた。
【0006】またこれ以外にも,PEEK(ポリエーテ
ルエーテルケトン)材等に例えば炭素等の導電性物質を
混ぜ合わせて成型した支持ピンを使用する場合もあっ
た。この場合,導電性物質の混入量に応じて支持部材の
抵抗値を制御することができ,支持ピンを金属で形成す
る場合と同様に,ウェハに蓄えられる帯電量を一定に制
御することができ,ひいては静電気がウェハに帯電する
ことを防止することが可能であった。
【0007】
【発明が解決しようとする課題】しかしながら支持ピン
を金属で形成した場合には,ウェハと支持ピンとの相互
接触で発生する金属塵により,ウェハの表面が汚染され
てしまうおそれがあった。また,支持ピンと抵抗体とを
接続するために支持ピンの抵抗値にばらつきが発生する
おそれがあり,このばらつきに伴ってウェハの帯電量に
もばらつきが生じるおそれがあった。
【0008】また導電性PEEK材等からなる支持ピン
を使用する場合には,上記金属塵によるウェハの表面の
汚染は防げるものの,導電性物質の混入量を一定に制御
することが困難であり,ウェハの帯電量を好適に制御す
ることができない場合があった。また,導電性物質がP
EEK材中に不均一に混入される場合もあり,支持ピン
の抵抗値を一定に制御することが困難であった。
【0009】本発明はかかる点に鑑みてなされたもので
あり,基板に対する静電気の帯電を容易に防止すること
ができる基板の支持装置を提供することを目的としてい
る。
【0010】
【課題を解決するための手段】上記課題を解決するため
に,請求項1によれば,基板を支持する支持部材を備え
た基板の支持装置であって,前記支持部材は絶縁体から
なる支持本体と,該支持本体の表面に形成された導電部
とで構成されたことを特徴とする,基板の支持装置が提
供される。
【0011】請求項1に記載の基板の支持装置にあって
は,基板と直接接触する支持本体の表面に電流の流れる
導電部を形成するために,この導電部を介して基板の帯
電を除去することができる。そして,導電部の厚さ等を
変化させることにより導電部を流れる電流の量を制御す
ることができるために,基板に蓄えられる帯電量を容易
に制御することができる。
【0012】請求項2に記載の発明は,請求項1に記載
の基板の支持装置において,前記導電部は,SiC(炭
化珪素)からなることを特徴としている。
【0013】請求項2に記載の基板の支持装置にあって
は,基板と接触する導電部を金属よりも硬いSiCで形
成することにより,従来のように導電部を金属で形成す
る場合よりも導電部からの発塵を防止することができ
る。従って,基板の表面の汚染をより効果的に防止する
ことができる。
【0014】請求項3に記載の発明は,請求項1または
2に記載の基板の支持装置において,前記絶縁体は,セ
ラミックスであることを特徴としている。
【0015】請求項3に記載の基板の支持装置にあって
は,支持本体をSiCと親和力の高いセラミックスで形
成するために,導電部をSiCで形成した際には,導電
部と支持本体との密着性が向上する。従って,基板と直
接接触する導電部からの発塵をより効果的に防止するこ
とができる。
【0016】請求項4に記載の発明は,請求項2または
3に記載の基板の支持装置において,前記導電部は,ス
パッタリングまたは蒸着で形成されることを特徴として
いる。
【0017】請求項4に記載の基板の支持装置にあって
は,スパッタリングまたは蒸着によって導電部を形成す
るために,導電部の加工が容易になる。また,導電部の
厚さを容易に変化させることができるために,導電部を
流れる電流の量,ひいては基板に蓄えられる帯電量を制
御し易くなる。
【0018】
【発明の実施の形態】以下,本発明の実施の形態につい
て説明する。図1〜図3は,塗布現像処理装置の外観を
示しており,図1は塗布現像処理装置の平面図を,図2
は正面図を,図3は背面図を各々示している。
【0019】塗布現像処理装置1は図1に示すように,
例えば25枚のウェハWをカセット単位で外部から塗布
現像処理装置1に対して搬入出したり,カセットCに対
してウェハWを搬入出したりするためのカセットステー
ション2と,ウェハWに対する所定の処理を施す枚葉式
の各種処理装置を配置してなる処理ステーション3と,
処理ステーション3及び露光装置(図示せず)の間でウ
ェハWの受け取り,受け渡しを行うインターフェイス部
4とを一体に接続した構成を有している。
【0020】カセットステーション2では,載置部とな
るカセット載置台5上の位置決め突起5aの位置に複数
のカセットCがウェハWの出入口を処理ステーション3
側に向けてX方向(図1中の上下方向)一列に載置自在
である。そして,このカセット配列方向(X方向)及び
カセットCに収容されたウェハWのウェハ配列方向(Z
方向;垂直方向)に移動可能なウェハ搬送体6が搬送路
6aに沿って移動自在であり,各カセットCに対して選
択的にアクセスできるようになっている。
【0021】ウェハ搬送体6はθ方向にも回転自在に構
成されており,後述する処理ステーション3側の第3の
処理装置群G3の多段ユニットに属するアライメント装
置32及びエクステンション装置33にもアクセスでき
るように構成されている。
【0022】処理ステーション3では,その中心部にウ
ェハWを保持する3本のピンセット10,11,12を
上中下に有する主搬送装置13が配置されており,その
周囲にはユニットとしての各種処理装置が多段に積み重
ねられて集積配置された処理装置群を構成している。こ
の塗布現像処理装置1においては,5つの処理装置群G
1,G2,G3,G4,G5が配置可能に構成されており,
第1及び第2の処理装置群G1,G2は塗布現像処理装置
1の正面側に配置されており,第3の処理装置群G3
カセットステーション2側に配置されており,第4の処
理装置群G4はインターフェイス部4側に配置されてお
り,破線で示した第5の処理装置群G5は塗布現像処理
装置1の背面側に配置されている。
【0023】第1の処理装置群G1では図2に示すよう
に,カップCP内でウェハWをスピンチャックに載せて
所定の処理を行う2台のスピンナ型処理装置,例えばレ
ジスト塗布装置15及び現像処理装置16が下から順に
2段に重ねられている。そして第1の処理装置群G1
同様に第2の処理装置群G2においても,例えばレジス
ト塗布装置25及び現像処理装置26が下から順に2段
に重ねられている。
【0024】第3の処理装置群G3では図3に示すよう
に,ウェハWを載置台に載せて所定の処理を行うオーブ
ン型の処理ユニット,例えばウェハWを冷却するクーリ
ング装置30,ウェハとレジストとの密着性を向上させ
るアドヒージョン装置31,ウェハWの位置合わせを行
うアライメント装置32,ウェハWを待機させるエクス
テンション装置33,レジスト液塗布後のウェハWを加
熱処理するプリベーキング装置34,35,現像処理後
のウェハWを加熱処理するポストベーキング装置36,
37が下から順に,例えば7段に積み重ねられている。
第4の処理装置群G4では,クーリング装置40,待機
したウェハWを冷却するエクステンションクーリング装
置41,エクステンション装置42,クーリング装置4
3,露光処理後のウェハWを加熱処理するポストエクス
ポージャベーキング装置44,45,ポストベーキング
装置46,47が下から順に,例えば7段に積み重ねら
れている。
【0025】インタフェイス部4の中央部にはウェハ搬
送体50が設けられている。ウェハ搬送体50はX方
向,Z方向(垂直方向)への移動とθ方向の回転とが自
在となるように構成されており,第4の処理装置群G4
に属する上記エクステンションクーリング装置41,エ
クステンション装置42,ウェハW周辺部のレジスト膜
を除去する周辺露光装置51及び露光装置(図示せず)
にもアクセスできるように構成されている。
【0026】塗布現像処理装置1は以上のように構成さ
れている。次に,本発明の実施の形態にかかる昇降ピン
を備えたプリベーキング装置34,35について説明す
る。なお,プリベーキング装置34,35は基本的に同
一の構成を有しているため,ここでは下側のプリベーキ
ング装置34について説明する。
【0027】プリベーキング装置34には図4に示すよ
うに,本体50内の下部に,ウェハWを加熱する円盤形
状の加熱載置台51が装備されている。加熱載置台51
には例えばヒータ52が内蔵されており,ヒータ52は
本体50外部に設けられた電源53から供給される電力
によって発熱するようになっている。加熱載置台51の
上面にはウェハWを支持可能なプロキシミティピン55
が設けられ,これらプロキシミティピン55の内側には
加熱載置台51を貫通するピン孔56が設けられてい
る。そして,各ピン孔56からは本発明の実施の形態に
かかる昇降ピン57が,昇降機構(図示せず)の稼働に
よって加熱載置台51の上面から上方に突出自在となる
ように構成されている。
【0028】昇降ピン57は図5に示すように,この実
施の形態では上面が曲面形状の支持本体58と,この支
持本体58の表面を覆うように形成された導電部59と
で構成されている。支持本体58は,例えばセラミック
ス等の絶縁体からなり,導電部59は,例えばSiCか
らなる。導電部59はスパッタリングにより支持本体5
8の全面を覆うようにして形成されており,かつ導電部
59の厚さは全体的に均一となるように形成されてい
る。
【0029】なお,加熱載置台51の周囲には,本体5
0の内壁との間に空隙60が形成されており,本体50
の上部中央には適宜の排気手段(図示せず)と接続する
排気口61が設けられている。そして,本体50の下部
にはガス供給源62から供給される例えばN2等のガス
を流通させる管63が設けられている。かかる構成によ
り,ガス供給源62から供給された空気は,管63,空
隙60を通じて本体50内部を流通し,その後排気管6
1から排気されるようになっている。
【0030】プリベーキング装置34,35は以上のよ
うに構成されている。次に,本実施の形態にかかる昇降
ピン57の作用効果について説明する。
【0031】カセットステーション2において,ウェハ
搬送体6がカセット載置台5上の処理前のウェハWを収
容するカセットCにアクセスして,そのカセットCから
1枚のウェハWを取り出す。その後,ウェハ搬送体6に
よりウェハWは第3の処理装置群G3に属するアライメ
ント装置32に移載される。
【0032】アライメント装置32にて位置合わせの終
了したウェハWは,主搬送装置13のピンセット11に
保持された状態で第3の処理装置群G3に属するアドヒ
ージョン装置31に搬送される。アドヒージョン処理の
終了したウェハWは再びピンセット11に保持され,第
1の処理装置群G1に属するレジスト塗布装置15に搬
入されて,レジスト塗布処理が行われる。次いで,レジ
スト塗布処理の終了したウェハWはピンセット10に保
持されて,第3の処理装置群G3に属するプリベーキン
グ装置34に搬送される。
【0033】プリベーキング装置34に搬送されたウェ
ハWは図6の実線で示すように,ピンセット10に保持
された状態でプリベーキング装置34の本体50内部に
搬入された後,図6の1点鎖線で示すように予め上昇し
た状態で待機している昇降ピン57に受け渡される。そ
の後この昇降ピン57に支持されたウェハWは,昇降ピ
ン57の下降で1点鎖線で示す位置から2点鎖線で示す
位置まで下降し,プロキシミティピン55上に支持され
る。そして,加熱載置台51から発せられる輻射熱によ
りレジスト塗布後の加熱処理がこのウェハWに対して施
される。
【0034】次いで所定の加熱処理を終了したウェハW
は,図7の実線の位置から昇降ピン57に支持された状
態で,図7の2点鎖線で示す位置まで上昇する。その後
ウェハWは本体50内部に進入した主搬送装置13のピ
ンセット11に保持されて,本体50内部から搬出され
る。その後,ウェハWは第4の処理装置群G4のエクス
テンションクーリング装置41に搬送される。そして,
ウェハ搬送体50によってエクステンションクーリング
装置41から取り出され,周辺露光装置51を経て露光
装置(図示せず)に搬送され,所定の露光処理が施され
る。
【0035】本発明の実施の形態にかかる昇降ピン57
では,支持本体58の表面にウェハWを直接支持する導
電部59を形成し,この導電部59を例えばSiCで構
成するために,昇降ピン57に支持されたウェハWの帯
電を導電部59を通じて除去することができる。そし
て,導電部59の厚さを制御することにより,導電部5
9を通じて流れる電流の量を調整して,昇降ピン57に
支持されたウェハW上に蓄えられる帯電量を一定にする
ことが可能となる。その結果,例えばピンセット10と
昇降ピン57との間,及び昇降ピン57とプロキシミテ
ィピン55との間におけるウェハWの受け取り,受け渡
しの際に生じる静電気が,ウェハWに帯電することを防
止することができる。
【0036】この場合,ウェハWを直接支持する導電部
59を金属よりも硬いSiCで形成することにより,昇
降ピン57に授受される際のウェハWによって導電部5
9が磨耗したり削り落ちたりすることをより確実に防止
することができる。従って,導電部59からの発塵を効
果的に防止することができる。また,支持本体58をセ
ラミックスで形成することにより,支持本体58と導電
部59との密着性がさらに向上する。従って,導電部5
9からの発塵をより確実に防止することが可能となる。
【0037】さらに,導電部59をスパッタリングで形
成することにより,導電部59を均一な厚さに加工する
こと及び導電部59の厚さを制御することがより容易に
なる。従って,昇降ピン57に支持されたウェハWから
導電部59を通じて流れる電流の量を制御することが容
易となり,ひいてはこのウェハW上に蓄えられる帯電量
を一定にすることがより確実となる。従って,上述した
ようにピンセット10と昇降ピン57との間,及び昇降
ピン57とプロキシミティピン55との間で生じる静電
気が,ウェハWに帯電することをより確実に防止するこ
とが可能となる。
【0038】なお前記実施の形態では,導電部59をス
パッタリングで形成する場合を説明したが,これに替え
て導電部を蒸着によって形成するようにしてもよい。ま
た,昇降ピン57を例に挙げて説明したが,本発明は,
例えばプロキシミティピン55等のウェハWを支持する
他の支持部材にも同様に具体化可能である。さらに,本
発明に使用される基板はウェハWに限定されるものでは
なく,例えばCD基板やLCD基板等の他の基板につい
ても適用が可能である。
【0039】
【発明の効果】請求項1〜4に記載の発明では,基板と
直接接触する導電部を設け,この導電部を通じて基板を
導通させることができ,基板の帯電を容易に除去するこ
とができる。そして,導電部の厚さ等を変えることによ
り支持部材を流れる電流の量を制御して,基板の帯電量
を制御することができる。その結果,基板に静電気が帯
電することを従来よりも容易かつ確実に防止することが
可能となる。
【0040】特に請求項2に記載の発明では,金属より
も硬いSiCで導電部を形成するために,基板と導電部
との接触による発塵を効果的に抑えることができ,基板
表面の汚染を防止することが可能となる。
【0041】特に請求項3に記載の発明では,SiCと
親和力の高いセラミックスで支持本体を形成する。従っ
て,基板と導電部との接触による発塵を請求項2の場合
よりも効果的に防止することが可能となる。
【0042】特に請求項4に記載の発明では,スパッタ
リングまたは蒸着によって導電部を形成するために,従
来よりも導電部の加工が均一化し,かつ導電部の厚さ等
を変化させることも容易となる。従って,導電部を流れ
る電流の量,ひいては基板に蓄えられる帯電量を制御し
易くなり,基板に対する静電気の帯電をより確実に防止
することが可能となる。
【図面の簡単な説明】
【図1】塗布現像処理装置の外観を示す平面図である。
【図2】図1の塗布現像処理装置の正面図である。
【図3】図1の塗布現像処理装置の背面図である。
【図4】本発明の実施の形態にかかる昇降ピンを有する
プリベーキング装置の断面図である。
【図5】本発明の実施の形態にかかる昇降ピンの構成を
示す説明図である。
【図6】図5の昇降ピンがウェハを下降させて加熱載置
台に載置する様子を示す説明図である。
【図7】図5の昇降ピンが加熱処理後のウェハを上昇さ
せて待機させる様子を示す説明図である。
【符号の説明】
1 塗布現像処理装置 13 主搬送装置 34,35 プリベーキング装置 55 プロキシミティピン 57 昇降ピン 58 支持本体 59 導電部 C カセット W ウェハ
フロントページの続き Fターム(参考) 5F031 BB01 CC01 CC04 CC12 EE01 EE12 FF03 KK03 MM06 5F046 CD01 CD05 JA04 JA22 KA04 KA07 LA01 LA18

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板を支持する支持部材を備えた基板の
    支持装置であって,前記支持部材は絶縁体からなる支持
    本体と,該支持本体の表面に形成された導電部とで構成
    されたことを特徴とする,基板の支持装置。
  2. 【請求項2】 前記導電部は,SiCからなることを特
    徴とする,請求項1に記載の基板の支持装置。
  3. 【請求項3】 前記絶縁体は,セラミックスであること
    を特徴とする,請求項1または2に記載の基板の支持装
    置。
  4. 【請求項4】 前記導電部は,スパッタリングまたは蒸
    着で形成されることを特徴とする,請求項2または3に
    記載の基板の支持装置。
JP10263962A 1998-09-02 1998-09-02 基板の支持装置 Pending JP2000077507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10263962A JP2000077507A (ja) 1998-09-02 1998-09-02 基板の支持装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10263962A JP2000077507A (ja) 1998-09-02 1998-09-02 基板の支持装置

Publications (1)

Publication Number Publication Date
JP2000077507A true JP2000077507A (ja) 2000-03-14

Family

ID=17396662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10263962A Pending JP2000077507A (ja) 1998-09-02 1998-09-02 基板の支持装置

Country Status (1)

Country Link
JP (1) JP2000077507A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332465A (ja) * 2000-05-22 2001-11-30 Tokyo Electron Ltd 枚葉式処理装置
KR20040026427A (ko) * 2002-09-24 2004-03-31 삼성전자주식회사 리프트 핀 및 이를 이용한 기판 리프팅 방법
KR100780366B1 (ko) 2005-10-12 2007-11-29 세메스 주식회사 반도체 제조 장치
JP2010226039A (ja) * 2009-03-25 2010-10-07 Oki Semiconductor Co Ltd ウエハ保持装置、半導体製造装置およびウエハ吸着方法
CN108155094A (zh) * 2016-12-05 2018-06-12 东京毅力科创株式会社 等离子体处理装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332465A (ja) * 2000-05-22 2001-11-30 Tokyo Electron Ltd 枚葉式処理装置
JP4744671B2 (ja) * 2000-05-22 2011-08-10 東京エレクトロン株式会社 枚葉式処理装置
KR20040026427A (ko) * 2002-09-24 2004-03-31 삼성전자주식회사 리프트 핀 및 이를 이용한 기판 리프팅 방법
KR100780366B1 (ko) 2005-10-12 2007-11-29 세메스 주식회사 반도체 제조 장치
JP2010226039A (ja) * 2009-03-25 2010-10-07 Oki Semiconductor Co Ltd ウエハ保持装置、半導体製造装置およびウエハ吸着方法
CN108155094A (zh) * 2016-12-05 2018-06-12 东京毅力科创株式会社 等离子体处理装置
CN108155094B (zh) * 2016-12-05 2022-02-15 东京毅力科创株式会社 等离子体处理装置

Similar Documents

Publication Publication Date Title
US6780251B2 (en) Substrate processing apparatus and method for fabricating semiconductor device
JP3792986B2 (ja) 膜形成方法及び膜形成装置
KR101059309B1 (ko) 가열 장치, 도포, 현상 장치 및 가열 방법
JP3571471B2 (ja) 処理方法,塗布現像処理システム及び処理システム
JP2004207573A (ja) 塗布処理装置
JPH1074818A (ja) 処理装置
EP0843343B1 (en) Processing system
US6185370B1 (en) Heating apparatus for heating an object to be processed
US20030205196A1 (en) Substrate processing apparatus and substrate processing method
JP2000124127A (ja) レジスト塗布・現像装置、ならびにそれに用いる基板加熱処理装置および基板搬送装置
JP2000077507A (ja) 基板の支持装置
JP3441681B2 (ja) 処理装置
JP5322847B2 (ja) 加熱処理装置及び熱処理装置
JP2003158061A (ja) 基板処理装置および基板処理方法
JP2001168009A (ja) 基板処理装置
JP2000058438A (ja) 処理装置
JP3854757B2 (ja) 基板処理装置
JP3634983B2 (ja) 加熱処理装置
JP3576826B2 (ja) 加熱処理装置および加熱処理方法
JPH06224113A (ja) 塗布装置
JP2000114152A (ja) 基板処理装置
JP3340956B2 (ja) 塗布現像処理装置
JP2001230201A (ja) 加熱・冷却処理装置及び方法,基板処理装置
JP2002208554A (ja) 基板処理装置
JP3822752B2 (ja) 処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060620