JP2000019212A - 基板検査方法及びその装置 - Google Patents
基板検査方法及びその装置Info
- Publication number
- JP2000019212A JP2000019212A JP10189538A JP18953898A JP2000019212A JP 2000019212 A JP2000019212 A JP 2000019212A JP 10189538 A JP10189538 A JP 10189538A JP 18953898 A JP18953898 A JP 18953898A JP 2000019212 A JP2000019212 A JP 2000019212A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- electronic component
- soldering
- board
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 プリント基板に実装される電子部品の半田付
け良否を、簡便で速みやかに、しかし、確実に行える基
板検査方法、及びその装置を提供する。 【解決手段】 検査対象をリードフレーム２ａとする場
合に、最初に、リードフレーム２ａとリードフレーム２
ｂ，２ｃ・・・が結線された共通導線５とを電流測定計
６を介して結線し、電子部品２内のＩＣチップとの間で
閉回路を形成するとともに、電子部品２の表面に回転磁
界を生成すると、当該回転磁界がリードフレーム２ａ等
及びこれらと電子部品２内のＩＣチップとを結ぶボンデ
ィングワイヤを横切るので、上記閉回路に誘導電流が流
れる。この閉回路に流れる電流のうち、電流測定計６を
流れる電流を測定して、所定の電流値、例えば１μＡを
越えていれば、リードフレーム２ａにおける半田付けは
良好であるとし、１μＡ以下であれば、リードフレーム
２ａにおける半田付けは不良であるとする。
け良否を、簡便で速みやかに、しかし、確実に行える基
板検査方法、及びその装置を提供する。 【解決手段】 検査対象をリードフレーム２ａとする場
合に、最初に、リードフレーム２ａとリードフレーム２
ｂ，２ｃ・・・が結線された共通導線５とを電流測定計
６を介して結線し、電子部品２内のＩＣチップとの間で
閉回路を形成するとともに、電子部品２の表面に回転磁
界を生成すると、当該回転磁界がリードフレーム２ａ等
及びこれらと電子部品２内のＩＣチップとを結ぶボンデ
ィングワイヤを横切るので、上記閉回路に誘導電流が流
れる。この閉回路に流れる電流のうち、電流測定計６を
流れる電流を測定して、所定の電流値、例えば１μＡを
越えていれば、リードフレーム２ａにおける半田付けは
良好であるとし、１μＡ以下であれば、リードフレーム
２ａにおける半田付けは不良であるとする。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線され
た基板（以下、プリント基板という）に実装される電子
部品に対し、電子部品のリードフレームがプリント基板
の所定プリント配線に確かに半田付けされていることを
検査する基板検査方法、及びその方法を実現するための
検査装置に関する。
た基板（以下、プリント基板という）に実装される電子
部品に対し、電子部品のリードフレームがプリント基板
の所定プリント配線に確かに半田付けされていることを
検査する基板検査方法、及びその方法を実現するための
検査装置に関する。
【０００２】
【従来の技術】電子部品をプリント基板に実装する際、
通常、電子部品のリードフレームはプリント基板の所定
プリント配線に半田付けされる。しかるに、最近のＩＣ
等の高集積化、高機能化に伴ってリードフレームの数が
増し、リードフレーム間のピッチが極めて狭くなってき
ており、半田付け部位の検査、即ち、リードフレームが
プリント基板の所定プリント配線に確かに半田付けされ
ていることの検査においては、簡便で速みやかに、しか
し、確実に行うことができることがますます要求され
る。そして、かかる検査は、所謂インサーキット測定、
即ち電子部品がプリント基板に実装された状態で行われ
る。この種の検査方法においては、従来から、特開平６
−３４７１４に開示されているものが多用されている。
この方法は、図６に示すようなシステム１００で構成さ
れるものであり、当該システム１００は、プリント基板
に実装されたＩＣ１０１のリードフレーム１０２を検査
対象とする場合に、リードフレーム１０２に１０ＫＨｚ
の交流電流信号を供給する発信器１０３と、ＩＣ１０１
の上に絶縁体１０４を介して配置される導電性電極１０
５と、この電極１０５に接続される電流計１０６と、こ
の電流計１０６を上記発信器１０３に接続させる共通信
号帰路１０７とを備えるものであり、好ましくは、電源
又は接地回路に接続するリードフレーム１０８を共通信
号帰路１０７に連結するようにしたものである。このシ
ステム１００による半田付け良否検査は、発信器１０３
の電圧が、検査対象のリードフレーム１０２に印加され
ると、容量結合によって、電流が電極１０５を介して電
流計１０６に送られるので、この電流計１０６で測定さ
れる電流が、所定の限界内であれば、リードフレーム１
０２の半田付けは良好であるとし、測定されない場合に
は、リードフレーム１０２の半田付けは不良であるとす
るものである。
通常、電子部品のリードフレームはプリント基板の所定
プリント配線に半田付けされる。しかるに、最近のＩＣ
等の高集積化、高機能化に伴ってリードフレームの数が
増し、リードフレーム間のピッチが極めて狭くなってき
ており、半田付け部位の検査、即ち、リードフレームが
プリント基板の所定プリント配線に確かに半田付けされ
ていることの検査においては、簡便で速みやかに、しか
し、確実に行うことができることがますます要求され
る。そして、かかる検査は、所謂インサーキット測定、
即ち電子部品がプリント基板に実装された状態で行われ
る。この種の検査方法においては、従来から、特開平６
−３４７１４に開示されているものが多用されている。
この方法は、図６に示すようなシステム１００で構成さ
れるものであり、当該システム１００は、プリント基板
に実装されたＩＣ１０１のリードフレーム１０２を検査
対象とする場合に、リードフレーム１０２に１０ＫＨｚ
の交流電流信号を供給する発信器１０３と、ＩＣ１０１
の上に絶縁体１０４を介して配置される導電性電極１０
５と、この電極１０５に接続される電流計１０６と、こ
の電流計１０６を上記発信器１０３に接続させる共通信
号帰路１０７とを備えるものであり、好ましくは、電源
又は接地回路に接続するリードフレーム１０８を共通信
号帰路１０７に連結するようにしたものである。このシ
ステム１００による半田付け良否検査は、発信器１０３
の電圧が、検査対象のリードフレーム１０２に印加され
ると、容量結合によって、電流が電極１０５を介して電
流計１０６に送られるので、この電流計１０６で測定さ
れる電流が、所定の限界内であれば、リードフレーム１
０２の半田付けは良好であるとし、測定されない場合に
は、リードフレーム１０２の半田付けは不良であるとす
るものである。
【０００３】
【発明が解決しようとする課題】この種の従来方法は、
検査対象のＩＣに配置された電極とそのリードフレー
ム、正確には、このリードフレームに接続する当該ＩＣ
内部の導体との間が静電容量で結合されていることに着
眼し、この容量結合を含む閉回路に低周波数の発信器を
挿入し、当該閉回路を流れる電流によって当該リードフ
レームの半田付け良否検査を行うものである。本発明に
おいても、所定の閉回路を構成し、そこに流れる電流を
測定することによって上記検査を行うのであるが、従来
方法と異なって、磁界の変化に基づく誘導電流を所定の
閉回路に流し、それに基づく電流を測定することによっ
て上記検査を行うものであるために、検査対象のＩＣ上
に配設される図６のような絶縁体の厚みを十分薄くして
上記静電容量値を確保することは必要とせず、しかも、
上述した従来方法では当該検査が不可能であった電子部
品、例えばソケット、リレーなどの各種デバイスに対し
ても可能とするものである。
検査対象のＩＣに配置された電極とそのリードフレー
ム、正確には、このリードフレームに接続する当該ＩＣ
内部の導体との間が静電容量で結合されていることに着
眼し、この容量結合を含む閉回路に低周波数の発信器を
挿入し、当該閉回路を流れる電流によって当該リードフ
レームの半田付け良否検査を行うものである。本発明に
おいても、所定の閉回路を構成し、そこに流れる電流を
測定することによって上記検査を行うのであるが、従来
方法と異なって、磁界の変化に基づく誘導電流を所定の
閉回路に流し、それに基づく電流を測定することによっ
て上記検査を行うものであるために、検査対象のＩＣ上
に配設される図６のような絶縁体の厚みを十分薄くして
上記静電容量値を確保することは必要とせず、しかも、
上述した従来方法では当該検査が不可能であった電子部
品、例えばソケット、リレーなどの各種デバイスに対し
ても可能とするものである。
【０００４】本発明の目的は、プリント基板に実装され
る電子部品の半田付け良否を、簡便で速みやかに、しか
し、確実に行える基板検査方法を提供することにある。
また、本発明の目的は、プリント基板に実装される電子
部品の半田付け良否を簡便で安価にできる基板検査装置
を提供することにある。
る電子部品の半田付け良否を、簡便で速みやかに、しか
し、確実に行える基板検査方法を提供することにある。
また、本発明の目的は、プリント基板に実装される電子
部品の半田付け良否を簡便で安価にできる基板検査装置
を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の基板検査方法は、プリント基板に実装され
るＩＣやＬＳＩ、或いは、ソケット、リレー等の電子部
品について、これら電子部品のリードフレームの、上記
プリント基板の所定プリント配線に対する半田付け良否
を検査する場合に、電子部品の表面に載置された磁気誘
導部材内に回転磁界を生成し、かかる回転磁界が電子部
品のリードフレーム、及びこのリードフレームと電子部
品内のＩＣチップとを結ぶボンディングワイヤを横切る
ようにすると、リードフレーム及びボンディングワイヤ
に誘導電流が生じ、この誘導電流がＩＣチップに流れる
ようになるので、検査対象のリードフレームとこれ以外
の全てのリードフレームが結線された共通導線との間に
流れる電流を測定することによって、検査対象のリード
フレームに対する半田付け良否を検査できるようにした
ものであり、簡便で安価に実現できる。本方法は、電流
を測定することによって半田付け良否を検査するように
しており、例えば、電子部品と当該方法を実現する基板
検査装置との間のインピーダンスや静電容量の影響、或
いは電子部品におけるリードフレーム間のインピーダン
スや静電容量の影響を受け難く、したがって、ノイズな
どの影響を受け難いので安定して検査を行うことができ
る。
に、本発明の基板検査方法は、プリント基板に実装され
るＩＣやＬＳＩ、或いは、ソケット、リレー等の電子部
品について、これら電子部品のリードフレームの、上記
プリント基板の所定プリント配線に対する半田付け良否
を検査する場合に、電子部品の表面に載置された磁気誘
導部材内に回転磁界を生成し、かかる回転磁界が電子部
品のリードフレーム、及びこのリードフレームと電子部
品内のＩＣチップとを結ぶボンディングワイヤを横切る
ようにすると、リードフレーム及びボンディングワイヤ
に誘導電流が生じ、この誘導電流がＩＣチップに流れる
ようになるので、検査対象のリードフレームとこれ以外
の全てのリードフレームが結線された共通導線との間に
流れる電流を測定することによって、検査対象のリード
フレームに対する半田付け良否を検査できるようにした
ものであり、簡便で安価に実現できる。本方法は、電流
を測定することによって半田付け良否を検査するように
しており、例えば、電子部品と当該方法を実現する基板
検査装置との間のインピーダンスや静電容量の影響、或
いは電子部品におけるリードフレーム間のインピーダン
スや静電容量の影響を受け難く、したがって、ノイズな
どの影響を受け難いので安定して検査を行うことができ
る。
【０００６】とりわけ、本方法の優れているところは、
ＩＣやＬＳＩの電子部品については、検査対象のリード
フレーム、電子部品内のＩＣチップ、及び共通導線間に
おいては少なくとも一つの閉回路が形成されることに着
眼してなされ、また、ソケットやリレーなどの電子部品
については、このような電子部品もリードフレームによ
ってプリント基板に実装されており、したがって、リー
ドフレーム間には浮遊容量が存在しており、リードフレ
ーム間が高周波的に接続される状態になることに着眼し
てなされているために、上記回転磁界の周波数を適宜選
択すれば、プリント基板に実装される全ての電子部品に
係る半田付け良否が判別できることである。ところで、
この方法は、検査装置の、例えばプローブをリードフレ
ームに直接接触させて半田付け良否を行うものでないた
め、リードフレームが電子部品の周辺に突設される、所
謂ＱＦＰやＴＡＢ方式のＩＣパッケージのものに限ら
ず、パッケージの底部にエリアアレイ状に配列した、所
謂ＢＧＡやＣＳＰ方式のものについても適用できること
はもちろんである。
ＩＣやＬＳＩの電子部品については、検査対象のリード
フレーム、電子部品内のＩＣチップ、及び共通導線間に
おいては少なくとも一つの閉回路が形成されることに着
眼してなされ、また、ソケットやリレーなどの電子部品
については、このような電子部品もリードフレームによ
ってプリント基板に実装されており、したがって、リー
ドフレーム間には浮遊容量が存在しており、リードフレ
ーム間が高周波的に接続される状態になることに着眼し
てなされているために、上記回転磁界の周波数を適宜選
択すれば、プリント基板に実装される全ての電子部品に
係る半田付け良否が判別できることである。ところで、
この方法は、検査装置の、例えばプローブをリードフレ
ームに直接接触させて半田付け良否を行うものでないた
め、リードフレームが電子部品の周辺に突設される、所
謂ＱＦＰやＴＡＢ方式のＩＣパッケージのものに限ら
ず、パッケージの底部にエリアアレイ状に配列した、所
謂ＢＧＡやＣＳＰ方式のものについても適用できること
はもちろんである。
【０００７】また、本発明の基板検査装置は、プリント
基板に実装される電子部品について、この電子部品のリ
ードフレームの、上記プリント基板の所定プリント配線
に対する半田付け良否を検査する装置で、電子部品の表
面に載置する導磁用ヨークと、この導磁用ヨークに配設
され、電子部品の表面上に回転磁界を生成するための、
例えば交流電流が供給される巻線コイルと、検査対象の
リードフレーム以外の全てのリードフレームが結線され
た共通導線と、この共通導線と検査対象のリードフレー
ムとの間に配設される電流測定計とを備えてなるもので
あり、簡便で安価な装置である。上記導磁用ヨークは、
フェライト、場合により珪素鋼板などで構成され、これ
に巻線コイルを配設する。巻線コイルを配設する際に
は、例えば、全コイル導線を４等分し、対向するコイル
を直列にそれぞれ接続して所謂二相巻線としたり、全コ
イル導線を６等分し、対向するコイルを直列にそれぞれ
接続して所謂三相巻線としたりすればよく、また、直列
接続でなく並列接続であってもよい。そして、二相巻線
の場合には、所定周波数で９０度位相のずれた交流電流
を供給し、また、三相巻線の場合には、所定周波数で１
２０度位相のずれた交流電流を供給すると、電子部品の
表面上に回転磁界が生成される。しかるに、当該回転磁
界については、電子部品内のＩＣチップに大きな誘導電
流が流れないように、また、リードフレームに誘導電流
に基づく大きな力が加わらないように比較的弱く生成さ
れるようにするのが好ましく、したがって、電流測定計
は、高感度のものを使用することが好ましい。
基板に実装される電子部品について、この電子部品のリ
ードフレームの、上記プリント基板の所定プリント配線
に対する半田付け良否を検査する装置で、電子部品の表
面に載置する導磁用ヨークと、この導磁用ヨークに配設
され、電子部品の表面上に回転磁界を生成するための、
例えば交流電流が供給される巻線コイルと、検査対象の
リードフレーム以外の全てのリードフレームが結線され
た共通導線と、この共通導線と検査対象のリードフレー
ムとの間に配設される電流測定計とを備えてなるもので
あり、簡便で安価な装置である。上記導磁用ヨークは、
フェライト、場合により珪素鋼板などで構成され、これ
に巻線コイルを配設する。巻線コイルを配設する際に
は、例えば、全コイル導線を４等分し、対向するコイル
を直列にそれぞれ接続して所謂二相巻線としたり、全コ
イル導線を６等分し、対向するコイルを直列にそれぞれ
接続して所謂三相巻線としたりすればよく、また、直列
接続でなく並列接続であってもよい。そして、二相巻線
の場合には、所定周波数で９０度位相のずれた交流電流
を供給し、また、三相巻線の場合には、所定周波数で１
２０度位相のずれた交流電流を供給すると、電子部品の
表面上に回転磁界が生成される。しかるに、当該回転磁
界については、電子部品内のＩＣチップに大きな誘導電
流が流れないように、また、リードフレームに誘導電流
に基づく大きな力が加わらないように比較的弱く生成さ
れるようにするのが好ましく、したがって、電流測定計
は、高感度のものを使用することが好ましい。
【０００８】上記電流測定計は、具体的には、検査対象
のリードフレームとの接続ポイントをイマジナリ・ショ
ート状態にさせてなる、ＯＰアンプを使用した所謂電流
ー電圧変換回路で構成されるものが好ましく、場合によ
っては、電荷ー電圧変換回路（チャージ・アンプ）であ
ってもよく、微小レベルの信号検出に最適である。接続
ポイントをイマジナリ・ショート状態にさせると、外部
回路の影響を無視できるので、当該検査の安定性や正確
性が向上する。
のリードフレームとの接続ポイントをイマジナリ・ショ
ート状態にさせてなる、ＯＰアンプを使用した所謂電流
ー電圧変換回路で構成されるものが好ましく、場合によ
っては、電荷ー電圧変換回路（チャージ・アンプ）であ
ってもよく、微小レベルの信号検出に最適である。接続
ポイントをイマジナリ・ショート状態にさせると、外部
回路の影響を無視できるので、当該検査の安定性や正確
性が向上する。
【０００９】
【発明の実施の形態】本発明の実施の形態に係る基板検
査方法及びそれを実現する装置１の一例を図面を参照し
て説明する。電子部品２は、図１のように、そのリード
フレーム２ａ等を半田付けすることによってプリント基
板（図示せず）に実装される。本装置１は、上記リード
フレーム２ａ等の半田付け良否を検査するもので、電子
部品２の表面に載置される導磁用ヨーク（磁気誘導部
材）３と、この導磁用ヨーク３に配設され、電子部品２
の表面上に回転磁界を生成するための交流電流が供給さ
れる巻線コイル（磁気誘導部材）４と、検査対象のリー
ドフレーム２ａ以外の全てのリードフレーム２ｂ，２ｃ
・・・が結線された共通導線５と、この共通導線５とリ
ードフレーム２ａとの間に配設される電流測定計６とを
備えている（図２及び５）。
査方法及びそれを実現する装置１の一例を図面を参照し
て説明する。電子部品２は、図１のように、そのリード
フレーム２ａ等を半田付けすることによってプリント基
板（図示せず）に実装される。本装置１は、上記リード
フレーム２ａ等の半田付け良否を検査するもので、電子
部品２の表面に載置される導磁用ヨーク（磁気誘導部
材）３と、この導磁用ヨーク３に配設され、電子部品２
の表面上に回転磁界を生成するための交流電流が供給さ
れる巻線コイル（磁気誘導部材）４と、検査対象のリー
ドフレーム２ａ以外の全てのリードフレーム２ｂ，２ｃ
・・・が結線された共通導線５と、この共通導線５とリ
ードフレーム２ａとの間に配設される電流測定計６とを
備えている（図２及び５）。
【００１０】上記導磁用ヨーク３は、フェライト、場合
により珪素鋼板などを材質とする４角形の平板で、且
つ、その各辺縁に凸部３ａ〜３ｄがそれぞれ設けられ、
そして、この凸部３ａ〜３ｄが電子部品２の表面に当接
して、導磁用ヨーク３が電子部品２の表面全体を覆うよ
うに載置される（図１及び２）。かかる導磁用ヨーク３
には、図２に示すように、その凸部３ａ〜３ｄの所定位
置に巻線コイル４が巻回される。即ち、本実施の形態で
は、対向する凸部３ａ及び３ｃに巻回されるコイル４ａ
を直列に接続し、また、対向する凸部３ｂ及び３ｄに巻
回されるコイル４ｂを直列に接続して二相巻線としてい
る。このようなコイル４ａとコイル４ｂとに９０度位相
のずれた所定周波数の交流電流が供給される。
により珪素鋼板などを材質とする４角形の平板で、且
つ、その各辺縁に凸部３ａ〜３ｄがそれぞれ設けられ、
そして、この凸部３ａ〜３ｄが電子部品２の表面に当接
して、導磁用ヨーク３が電子部品２の表面全体を覆うよ
うに載置される（図１及び２）。かかる導磁用ヨーク３
には、図２に示すように、その凸部３ａ〜３ｄの所定位
置に巻線コイル４が巻回される。即ち、本実施の形態で
は、対向する凸部３ａ及び３ｃに巻回されるコイル４ａ
を直列に接続し、また、対向する凸部３ｂ及び３ｄに巻
回されるコイル４ｂを直列に接続して二相巻線としてい
る。このようなコイル４ａとコイル４ｂとに９０度位相
のずれた所定周波数の交流電流が供給される。
【００１１】図３は、上述したような９０度位相のずれ
た交流電流をコイル４ａ及びコイル４ｂにそれぞれ流し
た場合に生ずる磁界、並びに、それらによる合成磁界の
模式図を示したもので、かかる合成磁界は、コイル４ａ
及びコイル４ｂに流す電流を適宜選ぶと、各瞬時にはそ
の大きさが等しく、その方向が一定方向に回転する回転
磁界となる。このような回転磁界は、電子部品２の表面
の極近傍において、当該電子部品２に電磁的に作用す
る。即ち、当該回転磁界は、電子部品２のリードフレー
ム２ａ等、及びこのリードフレーム２ａ等と電子部品２
内のＩＣチップとを結ぶボンディングワイヤ７とを横切
ることになり（図４）、したがって、リードフレーム２
ａ等及びボンディングワイヤ７に生じた誘導電流が、電
子部品２内のＩＣチップに流れるようにできる。
た交流電流をコイル４ａ及びコイル４ｂにそれぞれ流し
た場合に生ずる磁界、並びに、それらによる合成磁界の
模式図を示したもので、かかる合成磁界は、コイル４ａ
及びコイル４ｂに流す電流を適宜選ぶと、各瞬時にはそ
の大きさが等しく、その方向が一定方向に回転する回転
磁界となる。このような回転磁界は、電子部品２の表面
の極近傍において、当該電子部品２に電磁的に作用す
る。即ち、当該回転磁界は、電子部品２のリードフレー
ム２ａ等、及びこのリードフレーム２ａ等と電子部品２
内のＩＣチップとを結ぶボンディングワイヤ７とを横切
ることになり（図４）、したがって、リードフレーム２
ａ等及びボンディングワイヤ７に生じた誘導電流が、電
子部品２内のＩＣチップに流れるようにできる。
【００１２】図５は、上述した誘導電流に基づき、検査
対象であるリードフレーム２ａの半田付け良否を検査す
るための回路構成図であり、上記共通導線５及び電流測
定計６は、同図のように結線される。即ち、検査対象の
リードフレーム２ａ以外の全てのリードフレーム２ｂ，
２ｃ・・・を共通導線５に結線して短絡させ、この共通
導線５を電流測定計６の接地点に結線するとともに、リ
ードフレーム２ａを電流測定計６の入力端子（後述のよ
うなＯＰアンプを使用する場合、反転入力端子）に接続
させる。かかる電流測定計６は、同図に示すように、リ
ードフレーム２ａとの接続ポイントをイマジナリ・ショ
ート状態にさせてなる、ＯＰアンプを使用した電流ー電
圧変換回路で構成されるもので、このような回路を使用
すると、外部回路の影響を無視でき、当該検査の安定性
や正確性が向上する。
対象であるリードフレーム２ａの半田付け良否を検査す
るための回路構成図であり、上記共通導線５及び電流測
定計６は、同図のように結線される。即ち、検査対象の
リードフレーム２ａ以外の全てのリードフレーム２ｂ，
２ｃ・・・を共通導線５に結線して短絡させ、この共通
導線５を電流測定計６の接地点に結線するとともに、リ
ードフレーム２ａを電流測定計６の入力端子（後述のよ
うなＯＰアンプを使用する場合、反転入力端子）に接続
させる。かかる電流測定計６は、同図に示すように、リ
ードフレーム２ａとの接続ポイントをイマジナリ・ショ
ート状態にさせてなる、ＯＰアンプを使用した電流ー電
圧変換回路で構成されるもので、このような回路を使用
すると、外部回路の影響を無視でき、当該検査の安定性
や正確性が向上する。
【００１３】次に、本装置１を用いて半田付け良否を検
査する場合の検査態様を、図４，５を参照しつつ説明す
る。検査対象をリードフレーム２ａとする場合に、最初
に、リードフレーム２ａとリードフレーム２ｂ，２ｃ・
・・が結線された共通導線５とを電流測定計６を介して
結線し、電子部品２内のＩＣチップとの間で閉回路を形
成するとともに、導磁用ヨーク３を電子部品２の表面に
当接させる。しかる後、導磁用ヨーク３のコイル４ａと
コイル４ｂとに９０度位相のずれた所定周波数の交流電
流をそれぞれ供給する。すると、当該交流電流に基づく
回転磁界がリードフレーム２ａ等及びボンディングワイ
ヤ７を横切るので、上記閉回路に誘導電流が流れる。こ
の閉回路に流れる電流のうち、電流測定計６を流れる電
流を測定して、所定の電流値、例えば１μＡを越えてい
れば、リードフレーム２ａにおける半田付けは良好であ
るとし、１μＡ以下であれば、リードフレーム２ａにお
ける半田付けは不良であるとする。尚、かかる電流計６
では、実際には、入力電流値に応じた出力電圧値として
測定される。このようにしてリードフレーム２ａに対す
る半田付け良否の検査が終了すると、次に、リードフレ
ーム２ｂについて同様に検査を行い、以下、リードフレ
ーム２ｃ・・・について同様に検査を行って、当該電子
部品２についての半田付け良否に係る検査が完了する。
査する場合の検査態様を、図４，５を参照しつつ説明す
る。検査対象をリードフレーム２ａとする場合に、最初
に、リードフレーム２ａとリードフレーム２ｂ，２ｃ・
・・が結線された共通導線５とを電流測定計６を介して
結線し、電子部品２内のＩＣチップとの間で閉回路を形
成するとともに、導磁用ヨーク３を電子部品２の表面に
当接させる。しかる後、導磁用ヨーク３のコイル４ａと
コイル４ｂとに９０度位相のずれた所定周波数の交流電
流をそれぞれ供給する。すると、当該交流電流に基づく
回転磁界がリードフレーム２ａ等及びボンディングワイ
ヤ７を横切るので、上記閉回路に誘導電流が流れる。こ
の閉回路に流れる電流のうち、電流測定計６を流れる電
流を測定して、所定の電流値、例えば１μＡを越えてい
れば、リードフレーム２ａにおける半田付けは良好であ
るとし、１μＡ以下であれば、リードフレーム２ａにお
ける半田付けは不良であるとする。尚、かかる電流計６
では、実際には、入力電流値に応じた出力電圧値として
測定される。このようにしてリードフレーム２ａに対す
る半田付け良否の検査が終了すると、次に、リードフレ
ーム２ｂについて同様に検査を行い、以下、リードフレ
ーム２ｃ・・・について同様に検査を行って、当該電子
部品２についての半田付け良否に係る検査が完了する。
【００１４】
【発明の効果】本発明の基板検査方法によれば、プリン
ト基板に実装される電子部品の半田付け良否を、簡便で
速みやかに、しかし、確実に行うことができる。また、
本発明の基板検査装置によれば、プリント基板に実装さ
れる電子部品の半田付け良否を簡便で安価にできる。
ト基板に実装される電子部品の半田付け良否を、簡便で
速みやかに、しかし、確実に行うことができる。また、
本発明の基板検査装置によれば、プリント基板に実装さ
れる電子部品の半田付け良否を簡便で安価にできる。
【図１】 本発明の実施の形態に係る基板検査装置を用
いて電子部品の半田付け検査態様を示す斜視図である。
いて電子部品の半田付け検査態様を示す斜視図である。
【図２】 本装置の磁気誘導部材の構成を示す外観斜視
図である。
図である。
【図３】 図２の磁気誘導部材によって形成される磁界
の説明図である。
の説明図である。
【図４】 測定対象の電子部品に作用する回転磁界及び
当該電子部品に生ずる誘導電流の説明図である。
当該電子部品に生ずる誘導電流の説明図である。
【図５】 半田付け良否を検査するための回路構成図で
ある。
ある。
【図６】 従来の基板検査装置に係る半田付け良否を検
査するための回路構成図である。
査するための回路構成図である。
１ 基板検査装置 ２ 電子部品 ２ａ，２ｂ，２ｃ・・・ リードフレーム ３ 導磁用ヨーク（磁気誘導部
材） ４ 巻線コイル（磁気誘導部
材） ５ 共通導線 ６ 電流測定計 ７ ボンディングワイヤ
材） ４ 巻線コイル（磁気誘導部
材） ５ 共通導線 ６ 電流測定計 ７ ボンディングワイヤ
Claims (3)
- 【請求項１】 プリント基板に実装される電子部品につ
いて、該電子部品のリードフレームの、前記プリント基
板の所定プリント配線に対する半田付け良否を検査する
基板検査方法において、前記電子部品の表面に載置され
た磁気誘導部材内に回転磁界を生成し、該回転磁界が前
記リードフレーム及び該リードフレームと前記電子部品
内のＩＣチップとを結ぶボンディングワイヤを横切るこ
とによって生ずる誘導電流について、検査対象の前記リ
ードフレームとこれ以外の全てのリードフレームが結線
された共通導線との間に流れる前記誘導電流を測定する
ことによって、前記リードフレームの半田付け良否を検
査することを特徴とする基板検査方法。 - 【請求項２】 プリント基板に実装される電子部品につ
いて、該電子部品のリードフレームの、前記プリント基
板の所定プリント配線に対する半田付け良否を検査する
基板検査装置において、前記電子部品の表面に載置する
導磁用ヨークと、該導磁用ヨークに配設され、前記表面
上に回転磁界を生成するための電流が供給される巻線コ
イルと、検査対象の前記リードフレーム以外の全てのリ
ードフレームが結線された共通導線と、該共通導線と前
記検査対象のリードフレームとの間に配設される電流測
定計とを備えてなることを特徴とする基板検査装置。 - 【請求項３】 前記電流測定計は、検査対象の前記リー
ドフレームとの接続ポイントをイマジナリ・ショート状
態にさせてなることを特徴とする請求項２に記載の基板
検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189538A JP2000019212A (ja) | 1998-07-06 | 1998-07-06 | 基板検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189538A JP2000019212A (ja) | 1998-07-06 | 1998-07-06 | 基板検査方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000019212A true JP2000019212A (ja) | 2000-01-21 |
Family
ID=16242994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10189538A Pending JP2000019212A (ja) | 1998-07-06 | 1998-07-06 | 基板検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000019212A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250608A (ja) * | 2005-03-09 | 2006-09-21 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
| CN104635141A (zh) * | 2015-01-30 | 2015-05-20 | 华为技术有限公司 | 一种集成电路检测方法、装置及*** |
-
1998
- 1998-07-06 JP JP10189538A patent/JP2000019212A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250608A (ja) * | 2005-03-09 | 2006-09-21 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
| CN104635141A (zh) * | 2015-01-30 | 2015-05-20 | 华为技术有限公司 | 一种集成电路检测方法、装置及*** |
| WO2016119755A1 (zh) * | 2015-01-30 | 2016-08-04 | 华为技术有限公司 | 一种集成电路检测方法、装置及*** |
| CN104635141B (zh) * | 2015-01-30 | 2018-07-03 | 华为技术有限公司 | 一种集成电路检测方法、装置及*** |
| US10466297B2 (en) | 2015-01-30 | 2019-11-05 | Huawei Technologies Co., Ltd. | Detection points of a printed circuit board to determine electrical parameter of an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087842A (en) | Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| JPH07191080A (ja) | 電気接続の完全性を測定するための装置と方法 | |
| JP2004519684A (ja) | 電源試験インタフェースを備えた集積回路 | |
| KR100499739B1 (ko) | 집적회로에서도체를포함하는접속검사방법및집적회로 | |
| US20080061812A1 (en) | Component-attach test vehicle | |
| JP2000019212A (ja) | 基板検査方法及びその装置 | |
| JP2001050996A (ja) | プローブ接触状態検出方法およびプローブ接触状態検出装置 | |
| JP3249865B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2657315B2 (ja) | プローブカード | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
| JP2002131365A (ja) | 検査方法及び検査装置 | |
| US20230207401A1 (en) | Analog sense points for measuring circuit die | |
| JPH03205843A (ja) | プローブ装置 | |
| JP2008205282A (ja) | プローブカード | |
| JPH11133075A (ja) | 電気的特性測定装置及び測定方法 | |
| JPH0315765A (ja) | テストボード | |
| JPS5942707Y2 (ja) | ハンドリング装置の電極子 | |
| JP2002176078A (ja) | プローブカード | |
| JPH0736415B2 (ja) | ウエハテスト装置 | |
| JP2009115719A (ja) | 基板検査装置及び基板検査方法 | |
| KR980012185A (ko) | 웨이퍼의 전기적 테스트 장치 | |
| JP2009150731A (ja) | 基板検査装置及び基板検査方法 | |
| JPH0541419A (ja) | 検査装置の評価方法 |