JP2000012766A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000012766A JP2000012766A JP10180624A JP18062498A JP2000012766A JP 2000012766 A JP2000012766 A JP 2000012766A JP 10180624 A JP10180624 A JP 10180624A JP 18062498 A JP18062498 A JP 18062498A JP 2000012766 A JP2000012766 A JP 2000012766A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- pad
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、外部基板上に線対称な位置
関係で搭載される複数の半導体装置等の電気的装置を安
価に提供することである。 【解決手段】 本発明の代表的な発明では、基板３表面
に配置された半導体チップ１等から出力された信号が、
基板３裏面の対向する２辺近傍にそれぞれ配置された第
１及び第２のパッド部５Ａ，５Ｂに実質的に同時に到達
するように、半導体チップ１から第１及び第２のパッド
部までの配線６が配置される。
関係で搭載される複数の半導体装置等の電気的装置を安
価に提供することである。 【解決手段】 本発明の代表的な発明では、基板３表面
に配置された半導体チップ１等から出力された信号が、
基板３裏面の対向する２辺近傍にそれぞれ配置された第
１及び第２のパッド部５Ａ，５Ｂに実質的に同時に到達
するように、半導体チップ１から第１及び第２のパッド
部までの配線６が配置される。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子等の電気
的な素子が基板の表面に搭載され、その基板の裏面に外
部基板と電気的に接続する複数の接続部が形成されるよ
うな半導体装置等の電気的装置の配線のレイアウトに関
するものである。
的な素子が基板の表面に搭載され、その基板の裏面に外
部基板と電気的に接続する複数の接続部が形成されるよ
うな半導体装置等の電気的装置の配線のレイアウトに関
するものである。
【０００２】
【従来の技術】近年、半導体装置等の電気機器の高密度
な実装化に伴い、様々なパッケージ構造を備えた装置が
提案されている。
な実装化に伴い、様々なパッケージ構造を備えた装置が
提案されている。
【０００３】例えば、１９９３年６月１日に登録された
米国特許第５，２１６２７８号特許公報、１９９５年１
１月１４日に公開された特開平７ー３０２８５８号公開
公報、１９９７年１月２１日に公開された特開平９ー２
２９７７号公開公報、同年８月２６日に公開された特開
平９ー２２３８６１号公開公報に開示されたものがあ
る。
米国特許第５，２１６２７８号特許公報、１９９５年１
１月１４日に公開された特開平７ー３０２８５８号公開
公報、１９９７年１月２１日に公開された特開平９ー２
２９７７号公開公報、同年８月２６日に公開された特開
平９ー２２３８６１号公開公報に開示されたものがあ
る。
【０００４】このような半導体装置では、１つの半導体
装置と外部装置とが組み合わされて用いられることに加
え、同一機能の複数個の半導体装置が外部基板上に実装
され、それが１つの電気的装置として用いられることも
ある。
装置と外部装置とが組み合わされて用いられることに加
え、同一機能の複数個の半導体装置が外部基板上に実装
され、それが１つの電気的装置として用いられることも
ある。
【０００５】例えば、複数のダイナミック型ランダムア
クセスメモリ（ＤＲＡＭ）が搭載されたシングル・イン
ライン・メモリ・モジュール（ＳＩＭＭ）及びデゥアル
・インライン・メモリ・モジュール（ＤＩＭＭ）、複数
のＬＣＤドライバが搭載されたＬＣＤドライバ基板等が
知られている。
クセスメモリ（ＤＲＡＭ）が搭載されたシングル・イン
ライン・メモリ・モジュール（ＳＩＭＭ）及びデゥアル
・インライン・メモリ・モジュール（ＤＩＭＭ）、複数
のＬＣＤドライバが搭載されたＬＣＤドライバ基板等が
知られている。
【０００６】
【発明が解決しようとする課題】半導体素子等の電気的
な素子が基板の表面に搭載され、その基板の裏面に外部
基板と電気的に接続する複数の接続部が形成されるよう
な半導体装置が外部基板上に複数個実装される場合、以
下のような問題が発生する。
な素子が基板の表面に搭載され、その基板の裏面に外部
基板と電気的に接続する複数の接続部が形成されるよう
な半導体装置が外部基板上に複数個実装される場合、以
下のような問題が発生する。
【０００７】すなわち、図２に示されるように外部基板
２００上に同一機能を有する半導体装置X、Yが実装され
た場合、半導体装置Xの信号が出力される端子x１と外部
基板２００上の出力端子２０１との間の配線２０２の距
離と、半導体装置Yの信号が出力される端子y１と出力端
子２０１との間の配線２０２の距離とが大きく異なる。
これは図３のように半導体装置Yが１８０度回転されて
配置された場合も同様である。
２００上に同一機能を有する半導体装置X、Yが実装され
た場合、半導体装置Xの信号が出力される端子x１と外部
基板２００上の出力端子２０１との間の配線２０２の距
離と、半導体装置Yの信号が出力される端子y１と出力端
子２０１との間の配線２０２の距離とが大きく異なる。
これは図３のように半導体装置Yが１８０度回転されて
配置された場合も同様である。
【０００８】端子x１、y１は半導体装置X、Yの下側に配
置されているので、実際、それらの端子を上方から見る
ことはできないが、理解を容易にするためにそれらの端
子は図面では模式的に点線で現わされている。
置されているので、実際、それらの端子を上方から見る
ことはできないが、理解を容易にするためにそれらの端
子は図面では模式的に点線で現わされている。
【０００９】この距離の違いは、半導体装置が高速動作
すればするほど、顕著な問題として浮かび上がる。すな
わち、半導体装置Xから外部端子２０１までの信号の伝
搬時間と半導体装置Yから外部端子２０１までの信号の
伝搬時間とが異なるので、外部端子２０１に現われる信
号のタイミングがそれぞれ異なってくる。
すればするほど、顕著な問題として浮かび上がる。すな
わち、半導体装置Xから外部端子２０１までの信号の伝
搬時間と半導体装置Yから外部端子２０１までの信号の
伝搬時間とが異なるので、外部端子２０１に現われる信
号のタイミングがそれぞれ異なってくる。
【００１０】このことは、上述のような外部基板を搭載
する電気機器全体の動作速度にも影響を及ぼし、また、
電気機器の設計上、タイミングの設定を非常に困難にす
る。
する電気機器全体の動作速度にも影響を及ぼし、また、
電気機器の設計上、タイミングの設定を非常に困難にす
る。
【００１１】例えば、ＳＩＭＭが搭載されるパソコン等
を想像すれば、このことが容易に理解されるであろう。
を想像すれば、このことが容易に理解されるであろう。
【００１２】また、このような点を解消するために線対
象な関係にある２種類の基板を用いることも考えられ
る。しかし、このことは、基板と半導体素子とを接続す
る配線の長さが各半導体装置内で異なることになってし
まうので、半導体装置間で動作速度が異なってしまう。
さらに、２種類の基板に加え、線対処な関係にある２種
類の半導体素子を用いることも考えられる。このような
構成を用いれば、両者の電気的特性は同一になると思わ
れるが、計りしれない程のコストの増加に繋がる。
象な関係にある２種類の基板を用いることも考えられ
る。しかし、このことは、基板と半導体素子とを接続す
る配線の長さが各半導体装置内で異なることになってし
まうので、半導体装置間で動作速度が異なってしまう。
さらに、２種類の基板に加え、線対処な関係にある２種
類の半導体素子を用いることも考えられる。このような
構成を用いれば、両者の電気的特性は同一になると思わ
れるが、計りしれない程のコストの増加に繋がる。
【００１３】
【課題を解決するための手段】本発明の目的は、高速動
作に対応できる半導体装置等の電気的装置を提供するこ
とである。
作に対応できる半導体装置等の電気的装置を提供するこ
とである。
【００１４】本発明の他の目的は、外部基板上に線対称
な位置関係で搭載される複数の半導体装置等の電気的装
置を安価に提供することである。
な位置関係で搭載される複数の半導体装置等の電気的装
置を安価に提供することである。
【００１５】本発明の他の目的は、外部基板の設計の自
由度を大幅に増加させた回路基板を提供することであ
る。
由度を大幅に増加させた回路基板を提供することであ
る。
【００１６】このような目的を達成する為、本発明の代
表的な発明では、基板表面に配置された半導体チップ等
の電気的な素子から出力された信号が、基板裏面の対向
する２辺近傍にそれぞれ配置された第１及び第２のパッ
ド部に実質的に同時に到達するように、半導体チップか
ら第１及び第２のパッド部までの配線が配置される。
表的な発明では、基板表面に配置された半導体チップ等
の電気的な素子から出力された信号が、基板裏面の対向
する２辺近傍にそれぞれ配置された第１及び第２のパッ
ド部に実質的に同時に到達するように、半導体チップか
ら第１及び第２のパッド部までの配線が配置される。
【００１７】このような構成により、高速動作に対応で
きる装置を安価に提供することが可能になる。
きる装置を安価に提供することが可能になる。
【００１８】
【発明の実施の形態】以下に図面を参照しながら本発明
の実施の形態が説明される。以下の説明では、本発明に
直接係わる部分が中心に説明され、それ以外の部分につ
いては説明が省略される。省略された部分は、上述の公
報等を参酌すれば容易に理解されるであろう。
の実施の形態が説明される。以下の説明では、本発明に
直接係わる部分が中心に説明され、それ以外の部分につ
いては説明が省略される。省略された部分は、上述の公
報等を参酌すれば容易に理解されるであろう。
【００１９】最初に本発明が適用されるような半導体装
置の例が紹介される。以下の説明では、外部基板と接続
される接続部がボール状の金属層により構成されたボー
ル・グリッド・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）の例が示される。
置の例が紹介される。以下の説明では、外部基板と接続
される接続部がボール状の金属層により構成されたボー
ル・グリッド・アレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）の例が示される。
【００２０】しかし、本発明はボール・グリッド・アレ
イ構造にのみ適用されるものではなく、パッケージの面
積がその内部に実装された半導体チップに近いチップ・
サイズ・パッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）、外部基板と接続される接続部が平板状の金属層
により構成されたランド・グリッド・アレイ（Ｌａｎｄ
Ｇｒｉｄ Ａｒｒａｙ）等の様々な構造の半導体装置
に適用できることは以下の説明から明確に理解されるで
あろう。
イ構造にのみ適用されるものではなく、パッケージの面
積がその内部に実装された半導体チップに近いチップ・
サイズ・パッケージ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａ
ｇｅ）、外部基板と接続される接続部が平板状の金属層
により構成されたランド・グリッド・アレイ（Ｌａｎｄ
Ｇｒｉｄ Ａｒｒａｙ）等の様々な構造の半導体装置
に適用できることは以下の説明から明確に理解されるで
あろう。
【００２１】図１には、ボール・グリッド・アレイ構造
の半導体装置の断面図が示されている。
の半導体装置の断面図が示されている。
【００２２】図１には、ボール・グリッド・アレイ構造
の半導体装置であって、その内部で半導体チップと基板
とがバンプ電極を介して接続されるフリップ・チップ
（Ｆｌｉｐ Ｃｈｉｐ）方式と呼ばれる構造が示され
る。
の半導体装置であって、その内部で半導体チップと基板
とがバンプ電極を介して接続されるフリップ・チップ
（Ｆｌｉｐ Ｃｈｉｐ）方式と呼ばれる構造が示され
る。
【００２３】同様のボール・グリッド・アレイ構造の半
導体装置であっても、その内部で半導体チップと基板と
がワイヤーを介して接続されるワイヤー・ボンディング
（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）方式も存在する。このワ
イヤー・ボンディング方式については、上述の公報にも
紹介されており、これを参照すれば容易に理解される。
導体装置であっても、その内部で半導体チップと基板と
がワイヤーを介して接続されるワイヤー・ボンディング
（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）方式も存在する。このワ
イヤー・ボンディング方式については、上述の公報にも
紹介されており、これを参照すれば容易に理解される。
【００２４】図１の装置では、半導体チップ１の回路が
形成される面に複数の電極２が形成されている。これら
の電極２の所定の電極から半導体チップ１内で発生され
た電気的な信号が外部へ出力される。また、他の電極に
外部からの電気的な信号が与えられる。
形成される面に複数の電極２が形成されている。これら
の電極２の所定の電極から半導体チップ１内で発生され
た電気的な信号が外部へ出力される。また、他の電極に
外部からの電気的な信号が与えられる。
【００２５】パッケージ基板３（この基板は、セラミッ
クまたは有機物質を主な材料として形成される）には、
電極２に対応する位置に図示されていないが、複数のパ
ッドが設けられている。各電極２と各パッドとは電気的
に接続される。この接続には、金属間に化合物を形成す
ることにより接続を行う方法、有機導電性ペーストによ
り接続を行う方法、半田により接続を行う方法等が考え
られる。この接続部分は封止材４により封止される。こ
の封止により外部からの水分の侵入を原因とする接続部
及び配線の腐食が防止される。各パッドは基板３上及び
基板中に形成された配線または回路を介して基板裏面の
半田により形成された複数のボール状の接続部５にそれ
ぞれ接続される。このボール状の接続部５は外部基板等
の機器との接続に用いられる。
クまたは有機物質を主な材料として形成される）には、
電極２に対応する位置に図示されていないが、複数のパ
ッドが設けられている。各電極２と各パッドとは電気的
に接続される。この接続には、金属間に化合物を形成す
ることにより接続を行う方法、有機導電性ペーストによ
り接続を行う方法、半田により接続を行う方法等が考え
られる。この接続部分は封止材４により封止される。こ
の封止により外部からの水分の侵入を原因とする接続部
及び配線の腐食が防止される。各パッドは基板３上及び
基板中に形成された配線または回路を介して基板裏面の
半田により形成された複数のボール状の接続部５にそれ
ぞれ接続される。このボール状の接続部５は外部基板等
の機器との接続に用いられる。
【００２６】図４には、図１の装置に本発明が適用され
た第１の実施の形態が模式的に示されている。図４に
は、その例の断面図及び基板を裏面からみた場合の平面
図が示されている。ここでは、説明を容易に理解するた
めにボール状の接続部は、接続部５Ａ、５Bの２つのみ
が示されるが、実際には多数のボール状接続部がアレイ
状に配置されている（図示は省略されている）。このア
レイは上述の公報に開示されている。
た第１の実施の形態が模式的に示されている。図４に
は、その例の断面図及び基板を裏面からみた場合の平面
図が示されている。ここでは、説明を容易に理解するた
めにボール状の接続部は、接続部５Ａ、５Bの２つのみ
が示されるが、実際には多数のボール状接続部がアレイ
状に配置されている（図示は省略されている）。このア
レイは上述の公報に開示されている。
【００２７】本実施の形態では、パッケージ基板３の表
面に配置され電極２に接続されるパッドPとパッケージ
基板３の裏面に配置された接続部５Ａ、５Bとが配線に
より接続される。図面中では、基板表面に配置された配
線は理解を容易にするため、模式的に点線で現わされて
いる。
面に配置され電極２に接続されるパッドPとパッケージ
基板３の裏面に配置された接続部５Ａ、５Bとが配線に
より接続される。図面中では、基板表面に配置された配
線は理解を容易にするため、模式的に点線で現わされて
いる。
【００２８】この配線は、パッドPからノードNまでの共
通の配線６’と、ノードNから分岐する枝配線とから構
成される。この枝配線は、第１の枝配線と第２の枝配線
とから構成される。
通の配線６’と、ノードNから分岐する枝配線とから構
成される。この枝配線は、第１の枝配線と第２の枝配線
とから構成される。
【００２９】第１の枝配線はノードNと基板３中に設け
られたスルーホールTＡとを接続する配線６Ａ１と、ス
ルーホールＴＡと接続部５Ａとを接続する配線６Ａ２と
から成る。配線６Ａ１は基板３の表面上に形成され、配
線６Ａ２は基板３の裏面上に形成される。その形成方法
については上述の公報が参照される。
られたスルーホールTＡとを接続する配線６Ａ１と、ス
ルーホールＴＡと接続部５Ａとを接続する配線６Ａ２と
から成る。配線６Ａ１は基板３の表面上に形成され、配
線６Ａ２は基板３の裏面上に形成される。その形成方法
については上述の公報が参照される。
【００３０】スルーホールTＡは、導電性を有するよう
に構成される。例えば、上述の公報に示されるようにそ
の内表面にメッキ等により金属層が形成されることによ
り導電性を有している。スルーホールはメッキに限らず
導電性を有するように構成されれば、その機能を果た
す。すなわち、基板表面に形成された配線と基板裏面に
形成された配線とを電気的に接続する構成を、設計者が
適宜選択すればよい。
に構成される。例えば、上述の公報に示されるようにそ
の内表面にメッキ等により金属層が形成されることによ
り導電性を有している。スルーホールはメッキに限らず
導電性を有するように構成されれば、その機能を果た
す。すなわち、基板表面に形成された配線と基板裏面に
形成された配線とを電気的に接続する構成を、設計者が
適宜選択すればよい。
【００３１】第２の枝配線はノードNと基板３中に設け
られたスルーホールTBとを接続する配線６B１と、スル
ーホールＴBと接続部５Bとを接続する配線６B２とから
成る。配線６B１は基板３の表面上に形成され、配線６B
２は基板３の裏面上に形成される。配線及びスルーホー
ルの形成方法については上述の公報が参照される。
られたスルーホールTBとを接続する配線６B１と、スル
ーホールＴBと接続部５Bとを接続する配線６B２とから
成る。配線６B１は基板３の表面上に形成され、配線６B
２は基板３の裏面上に形成される。配線及びスルーホー
ルの形成方法については上述の公報が参照される。
【００３２】この形態では、接続部５Ａ、５Bはパッケ
ージ基板３の裏面において線対称な位置に配置されてい
る。さらに、パッドPから接続部５Ａ、５Bまでの配線の
電気的な特性が実質的に同一になるように工夫がされて
いる。
ージ基板３の裏面において線対称な位置に配置されてい
る。さらに、パッドPから接続部５Ａ、５Bまでの配線の
電気的な特性が実質的に同一になるように工夫がされて
いる。
【００３３】この電気的な特性が同一であるとは、電極
２からパッドPに与えらた電気的な信号が接続部５Ａ，
５Ｂに同時に伝搬されることを意味する。あるいは、接
続部５Ａ，５Bに与えられた信号がパッドPに同時に到達
することを意味する。
２からパッドPに与えらた電気的な信号が接続部５Ａ，
５Ｂに同時に伝搬されることを意味する。あるいは、接
続部５Ａ，５Bに与えられた信号がパッドPに同時に到達
することを意味する。
【００３４】この形態では、パッドPに与えられる信号
が接続部５Ａ、５Bに同時に伝搬されるように、スルー
ホールＴＡ、TB及びノードNの位置が決定されている。
が接続部５Ａ、５Bに同時に伝搬されるように、スルー
ホールＴＡ、TB及びノードNの位置が決定されている。
【００３５】本実施の形態では、配線６Ａ１、６Ａ２、
６B１、６B２に同じ材質で形成され同じ幅の配線が用い
られている。パッドPと接続部５Ａとの間の電気的抵抗
とパッドPと接続部５Bとの間の電気的抵抗を同じにする
為、パッドPから接続部５Ａ、５Bまでの配線の長さ（こ
の場合ノードNから接続部５Ａ，５Bまでの長さ）が同一
になるようにスルーホールＴＡ、TB及びノードNの位置
が決定されている。
６B１、６B２に同じ材質で形成され同じ幅の配線が用い
られている。パッドPと接続部５Ａとの間の電気的抵抗
とパッドPと接続部５Bとの間の電気的抵抗を同じにする
為、パッドPから接続部５Ａ、５Bまでの配線の長さ（こ
の場合ノードNから接続部５Ａ，５Bまでの長さ）が同一
になるようにスルーホールＴＡ、TB及びノードNの位置
が決定されている。
【００３６】パッドPと接続部５Ａとは立体的に近接し
た位置にあるが、配線の抵抗を調整するため、パッドP
から離れた位置にあるスルーホールＴＡを介して両者は
接続される。
た位置にあるが、配線の抵抗を調整するため、パッドP
から離れた位置にあるスルーホールＴＡを介して両者は
接続される。
【００３７】ここでは、スルーホール及びノードの位置
により配線の長さによる抵抗が考慮された例が示され
た。その他にもパッドから各接続部までの配線の幅、配
線の材質をそれぞれ調整することにより、パッドから各
接続部までの配線の電気的特性を一致させることができ
る。
により配線の長さによる抵抗が考慮された例が示され
た。その他にもパッドから各接続部までの配線の幅、配
線の材質をそれぞれ調整することにより、パッドから各
接続部までの配線の電気的特性を一致させることができ
る。
【００３８】配線の長さ、配線の幅、配線の材質、隣接
する配線との間に形成される配線間容量等のいずれかを
考慮して、各配線の電気的特性を一致させることもでき
るが、これらの要素の複数を組み合わせて電気的特性を
一致させることもできる。これらの選択は、基板上のス
ルーホールの形成スペースの問題、配線の形成スペース
の問題等、設計上の都合を考慮しながら、設計者が最適
な要素の組み合わせを選択すればよい。
する配線との間に形成される配線間容量等のいずれかを
考慮して、各配線の電気的特性を一致させることもでき
るが、これらの要素の複数を組み合わせて電気的特性を
一致させることもできる。これらの選択は、基板上のス
ルーホールの形成スペースの問題、配線の形成スペース
の問題等、設計上の都合を考慮しながら、設計者が最適
な要素の組み合わせを選択すればよい。
【００３９】本実施の形態の半導体装置を外部基板２０
０上に複数個、搭載した例が図５及び図６に示されてい
る。図５は本実施の形態の半導体装置X’、Y’が外部基
板２００上に搭載された外観を示す上面図である。図６
は斜視図である。
０上に複数個、搭載した例が図５及び図６に示されてい
る。図５は本実施の形態の半導体装置X’、Y’が外部基
板２００上に搭載された外観を示す上面図である。図６
は斜視図である。
【００４０】図５、図６に示されるように本実施の形態
では、同一の信号が与えられる接続部５Ａ，５Ｂがそれ
ぞれの半導体装置X’、Y’に設けられているので、外部
基板２００の端子２０１と接続部５Ａ、５Bとは、外部
基板２００上に配線２０２’を従来のように引き回すこ
となしに最短距離で接続される。
では、同一の信号が与えられる接続部５Ａ，５Ｂがそれ
ぞれの半導体装置X’、Y’に設けられているので、外部
基板２００の端子２０１と接続部５Ａ、５Bとは、外部
基板２００上に配線２０２’を従来のように引き回すこ
となしに最短距離で接続される。
【００４１】さらに、接続部５Ａ、５Bには、半導体チ
ップから出力される信号が同時に到達されるように設計
されているので、半導体装置X’と半導体装置Y’から出
力される信号は実質的に同じタイミングで出力される。
ップから出力される信号が同時に到達されるように設計
されているので、半導体装置X’と半導体装置Y’から出
力される信号は実質的に同じタイミングで出力される。
【００４２】このことは、半導体装置の高速化、または
外部機器と半導体装置との間の入出力の高速化の観点か
ら望ましいことである。また、各半導体装置から全く同
じタイミングで信号が出力されることは、そのような半
導体装置を外部基板に搭載する際の設計を非常に容易に
する。すなわち、設計者にとっては、従来に比較して、
個別の半導体装置からの信号のタイミング、配線の引き
回し等を考慮する時間が大幅に短縮される。
外部機器と半導体装置との間の入出力の高速化の観点か
ら望ましいことである。また、各半導体装置から全く同
じタイミングで信号が出力されることは、そのような半
導体装置を外部基板に搭載する際の設計を非常に容易に
する。すなわち、設計者にとっては、従来に比較して、
個別の半導体装置からの信号のタイミング、配線の引き
回し等を考慮する時間が大幅に短縮される。
【００４３】さらに、１種類のパッケージ基板で線対称
な半導体装置が実現されるので、コストが大幅に削減で
きる。
な半導体装置が実現されるので、コストが大幅に削減で
きる。
【００４４】このような外部基板に本実施の形態の半導
体装置を搭載する場合、外部基板上の配線で接続されな
い接続部（半導体装置X’の接続部５Ａ、半導体装置Y’
の接続部５B）に対応する外部基板上にはダミーパッド
が設けられる。このダミーパッドは外部基板上で電気的
に独立し、電気機器の動作に関与しないものである。
体装置を搭載する場合、外部基板上の配線で接続されな
い接続部（半導体装置X’の接続部５Ａ、半導体装置Y’
の接続部５B）に対応する外部基板上にはダミーパッド
が設けられる。このダミーパッドは外部基板上で電気的
に独立し、電気機器の動作に関与しないものである。
【００４５】あるいは、多数のボール状の接続部を形成
する際、外部基板上の配線で接続されない接続部（半導
体装置X’の接続部５Ａ、半導体装置Y’の接続部５B）
のみ形成しないという方法も考えられる。この場合、接
続部の配列により２種類のパッケージ基板が必要にな
る。
する際、外部基板上の配線で接続されない接続部（半導
体装置X’の接続部５Ａ、半導体装置Y’の接続部５B）
のみ形成しないという方法も考えられる。この場合、接
続部の配列により２種類のパッケージ基板が必要にな
る。
【００４６】以上のような形態によれば、高速動作に対
応できる優れた半導体装置等の電気的装置を安価に提供
することができる。
応できる優れた半導体装置等の電気的装置を安価に提供
することができる。
【００４７】また、本実施の形態において、パッドPか
らノードNまでの共通の配線６’と、ノードNとスルーホ
ールTＡとを接続する配線６Ａ１と、スルーホールＴＡ
と接続部５Ａとを接続する配線６Ａ２とが形成されたパ
ッケージ基板３’、及びパッドPからノードNまでの共通
の配線６’と、ノードNとスルーホールTBとを接続する
配線６Ａ１と、スルーホールＴBと接続部５Bとを接続す
る配線６B２とが形成されたパッケージ基板３’’の２
種類のパッケージ基板により半導体装置をそれぞれ構成
することもできる。これらの半導体装置は、図５及び図
６と同様に配置される。この場合、２種類のパッケージ
基板が必要になる。
らノードNまでの共通の配線６’と、ノードNとスルーホ
ールTＡとを接続する配線６Ａ１と、スルーホールＴＡ
と接続部５Ａとを接続する配線６Ａ２とが形成されたパ
ッケージ基板３’、及びパッドPからノードNまでの共通
の配線６’と、ノードNとスルーホールTBとを接続する
配線６Ａ１と、スルーホールＴBと接続部５Bとを接続す
る配線６B２とが形成されたパッケージ基板３’’の２
種類のパッケージ基板により半導体装置をそれぞれ構成
することもできる。これらの半導体装置は、図５及び図
６と同様に配置される。この場合、２種類のパッケージ
基板が必要になる。
【００４８】この場合も、各半導体装置から全く同じタ
イミングで信号が出力されるので、そのような半導体装
置を外部基板に搭載する際の設計を非常に容易にする等
の効果が得られる。
イミングで信号が出力されるので、そのような半導体装
置を外部基板に搭載する際の設計を非常に容易にする等
の効果が得られる。
【００４９】次に、図７を参照しながら本発明の他の実
施の形態が説明される。前出の部分と同じ要素には同一
の符号を付けることにより、その説明が省略される。
施の形態が説明される。前出の部分と同じ要素には同一
の符号を付けることにより、その説明が省略される。
【００５０】本実施の形態でも、パッケージ基板３の表
面に配置され電極２に接続されるパッドPとパッケージ
基板３の裏面に配置された接続部５Ａ、５Bとが配線に
より接続される。図面中では、基板表面に配置された配
線は理解を容易にするため、模式的に点線で現わされて
いる。
面に配置され電極２に接続されるパッドPとパッケージ
基板３の裏面に配置された接続部５Ａ、５Bとが配線に
より接続される。図面中では、基板表面に配置された配
線は理解を容易にするため、模式的に点線で現わされて
いる。
【００５１】この配線は、パッドPとスルーホールTCと
を接続する共通の配線６’と、スルーホールTCと接続部
５Ａとを接続する配線６Ａと、スルーホールTCと接続部
５Bとを接続する配線６Bとから成る。配線６Ａ、６Bは
基板３の裏面上に形成され、配線６’は基板３の表面上
に形成される。
を接続する共通の配線６’と、スルーホールTCと接続部
５Ａとを接続する配線６Ａと、スルーホールTCと接続部
５Bとを接続する配線６Bとから成る。配線６Ａ、６Bは
基板３の裏面上に形成され、配線６’は基板３の表面上
に形成される。
【００５２】スルーホールTＡは、上述のスルーホール
と同様に導電性を有するように構成される。
と同様に導電性を有するように構成される。
【００５３】この形態では、接続部５Ａ、５Bはパッケ
ージ基板３の裏面において線対称な位置に配置されてい
る。パッドPから接続部５Ａ、５Bまでの配線の電気的な
特性が実質的に同一になるように、スルーホールTCは接
続部５Ａ、５Bから等距離の位置に形成される。
ージ基板３の裏面において線対称な位置に配置されてい
る。パッドPから接続部５Ａ、５Bまでの配線の電気的な
特性が実質的に同一になるように、スルーホールTCは接
続部５Ａ、５Bから等距離の位置に形成される。
【００５４】ここでは、スルーホールの位置により配線
の長さによる抵抗が考慮された例が示された。上述の形
態と同様に、その他にもパッドから各接続部までの配線
の幅、配線の材質をそれぞれ調整することにより、パッ
ドから各接続部までの配線の電気的特性をさらに一致さ
せることができる。
の長さによる抵抗が考慮された例が示された。上述の形
態と同様に、その他にもパッドから各接続部までの配線
の幅、配線の材質をそれぞれ調整することにより、パッ
ドから各接続部までの配線の電気的特性をさらに一致さ
せることができる。
【００５５】本実施の形態に上述した配線の長さ、配線
の幅、配線の材質、隣接する配線との間に形成される配
線間容量等の要素の複数を組み合わせて考慮することに
より、電気的特性を一致度をさらに向上させることもで
きる。
の幅、配線の材質、隣接する配線との間に形成される配
線間容量等の要素の複数を組み合わせて考慮することに
より、電気的特性を一致度をさらに向上させることもで
きる。
【００５６】これらの選択は、基板の設計上の都合を考
慮しながら、設計者が最適な要素の組み合わせを選択す
ればよい。
慮しながら、設計者が最適な要素の組み合わせを選択す
ればよい。
【００５７】また、本実施の形態において、パッドPと
スルーホールTCとを接続する配線６’と、スルーホール
ＴCと接続部５Ａとを接続する配線６Ａとが形成された
パッケージ基板３’、及びパッドPとスルーホールＴCを
接続する配線６’と、スルーホールＴCと接続部５Bとを
接続する配線６Bとが形成されたパッケージ基板３’’
の２種類のパッケージ基板により半導体装置をそれぞれ
構成することもできる。これらの半導体装置は、図５及
び図６と同様に配置される。この場合、２種類のパッケ
ージ基板が必要になる。
スルーホールTCとを接続する配線６’と、スルーホール
ＴCと接続部５Ａとを接続する配線６Ａとが形成された
パッケージ基板３’、及びパッドPとスルーホールＴCを
接続する配線６’と、スルーホールＴCと接続部５Bとを
接続する配線６Bとが形成されたパッケージ基板３’’
の２種類のパッケージ基板により半導体装置をそれぞれ
構成することもできる。これらの半導体装置は、図５及
び図６と同様に配置される。この場合、２種類のパッケ
ージ基板が必要になる。
【００５８】この場合も、各半導体装置から全く同じタ
イミングで信号が出力されるので、そのような半導体装
置を外部基板に搭載する際の設計を非常に容易にする等
の効果が得られる。
イミングで信号が出力されるので、そのような半導体装
置を外部基板に搭載する際の設計を非常に容易にする等
の効果が得られる。
【００５９】本実施の形態によれば、上述の実施の形態
により得られる種々の効果に加え、さらに設計が容易に
なるという効果が期待される。すなわち、スルーホール
の位置は２つの接続部から等距離の位置に形成されるの
で、比較的容易にその位置を特定することができる。
により得られる種々の効果に加え、さらに設計が容易に
なるという効果が期待される。すなわち、スルーホール
の位置は２つの接続部から等距離の位置に形成されるの
で、比較的容易にその位置を特定することができる。
【００６０】上述の実施の形態の半導体装置において図
８に示されるような互いに異なる形状の識別マークＩ
１，Ｉ２を設けることもできる。これらのマークは、線
対称の半導体装置の方向性を示すものであり、互いに形
状あるいは色あるいは模様等が異なっている。図８に
は、半導体チップ１上にマークが設けられているが、マ
ークはパッケージ基板上に設けることもできる。
８に示されるような互いに異なる形状の識別マークＩ
１，Ｉ２を設けることもできる。これらのマークは、線
対称の半導体装置の方向性を示すものであり、互いに形
状あるいは色あるいは模様等が異なっている。図８に
は、半導体チップ１上にマークが設けられているが、マ
ークはパッケージ基板上に設けることもできる。
【００６１】これにより半導体装置を外部基板に実装す
る場合、半導体装置の向きを容易に把握することが可能
となる。
る場合、半導体装置の向きを容易に把握することが可能
となる。
【００６２】本発明は、例証的な実施態様を用いて説明
されたが、この説明は限定的な意味に受け取られてはな
らない。この例証的実施態様の様々な変更、並びに本発
明のその他の実施態様が当業者にはこの説明を参考にす
ることによって明らかになるであろう。従って、特許請
求の範囲はそれらのすべての変更または実施態様を本発
明の真の範囲に含むものとしてカバーするであろうと考
えられている。
されたが、この説明は限定的な意味に受け取られてはな
らない。この例証的実施態様の様々な変更、並びに本発
明のその他の実施態様が当業者にはこの説明を参考にす
ることによって明らかになるであろう。従って、特許請
求の範囲はそれらのすべての変更または実施態様を本発
明の真の範囲に含むものとしてカバーするであろうと考
えられている。
【００６３】
【発明の効果】本発明によれば、高速動作に対応できる
優れた半導体装置等の電気的装置を安価に提供すること
ができる。
優れた半導体装置等の電気的装置を安価に提供すること
ができる。
【図１】本発明の実施の形態を示す断面図である。
【図２】従来の半導体装置が搭載された外部基板の上面
図である。
図である。
【図３】従来の半導体装置が搭載された外部基板の上面
図である。
図である。
【図４】本発明の実施の形態の断面構造及び平面構造を
部分的に示す図である。
部分的に示す図である。
【図５】本発明の半導体装置が搭載された外部基板の上
面図である。
面図である。
【図６】本発明の半導体装置が搭載された外部基板の斜
視図である。本
視図である。本
【図７】本発明の他の実施の形態の断面構造及び平面構
造を部分的に示す図である。
造を部分的に示す図である。
【図８】本発明の識別マークを示す平面図である。
１ 半導体チップ ２ 電極 ３ パッケージ基板 ５ ボール状の接続部 ６ 配線 ＴＡ，ＴＢ スルーホール
Claims (23)
- 【請求項１】 外部に電気的な信号を出力する複数の電
極部を有する半導体チップと、表面とその反対側の裏面
とを有する基板であって、前記表面上に前記半導体チッ
プが搭載され、前記裏面に外部基板と電気的に接続する
ための複数の接続部がアレイ状に配置され、前記半導体
チップの複数の電極部と前記複数の接続部とを電気的に
接続する配線が形成された前記基板とを備えた半導体装
置において、 前記複数の接続部の内、前記基板の対向する２辺の近傍
にそれぞれ配置される第１の接続部及び第２の接続部に
前記複数の電極部の内の所定の電極部から出力される信
号が実質的に同時に伝搬されるように前記配線を配置し
たことを特徴とする半導体装置。 - 【請求項２】 前記配線は、前記基板の表面上に形成さ
れ前記所定の電極部に接続された第１配線部と、前記基
板の裏面上に形成され前記第１及び第２の接続部に接続
された第２配線部と、前記第１配線部と前記第２配線部
とを接続するために前記基板内に形成されたスルーホー
ル配線部とから成ることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 前記スルーホール配線部は、前記スルー
ホール配線部から前記第１及び第２の接続部までの距離
が等しくなる位置に配置されることを特徴とする請求項
２記載の半導体装置。 - 【請求項４】 前記スルーホール配線部は、前記所定の
電極部から異なる距離だけ離間した位置に形成された第
１及び第２のスルーホール配線部から成り、前記第２配
線部は、前記第１のスルーホール配線部から前記第１の
接続部まで接続する第３配線部と前記第２のスルーホー
ル配線部から前記第２の接続部まで接続する第４配線部
とから成り、前記第３配線部と前記第４配線部とは長さ
または太さが異なることを特徴とする請求項２記載の半
導体装置。 - 【請求項５】 前記複数の接続部はボール状または平板
状の導電体により形成されたことを特徴とする請求項１
乃至請求項４記載の半導体装置。 - 【請求項６】 請求項１乃至請求項５記載の半導体装置
が外部基板上に２つ以上搭載され、一方の半導体装置の
前記第１の接続部と他方の半導体装置の前記第２の接続
部とが接続されたことを特徴とする半導体装置ユニッ
ト。 - 【請求項７】 請求項６記載の半導体装置には、該装置
の方向を識別するための識別記号が設けられていること
を特徴とする半導体装置ユニット。 - 【請求項８】 前記一方の半導体装置の前記第２の接続
部と前記他方の半導体装置の前記第１の接続部とに対応
する前記外部基板上には、電気的に独立したダミーのパ
ッドが設けられていることを特徴とする請求項６記載の
半導体装置ユニット。 - 【請求項９】 前記ボール状の導電体は、前記一方の半
導体装置の前記第２の接続部と前記他方の半導体装置の
前記第１の接続部には形成されないことを特徴とする請
求項５記載の半導体装置。 - 【請求項１０】 電気的な信号を出力する電極部を有す
る電気的な素子と、その表面上に前記電気的な素子が搭
載され、その裏面の対向する２辺近傍に外部基板と電気
的に接続するための第１及び第２のパッド部がそれぞれ
配置され、前記電極部と前記第１及び第２のパッド部と
を電気的に接続する配線が形成されたパッケージ基板と
を備えた電気的装置の配線のレイアウトにおいて、 前記電極部から出力された前記信号が前記第１のパッド
部及び第２のパッド部に実質的に同時に到達するように
前記配線をレイアウトすることを特徴とする電気的装置
のレイアウト。 - 【請求項１１】 前記配線は、前記パッケージ基板の表
面上に形成され前記電極部に接続された第１配線部と、
前記パッケージ基板の裏面上に形成され前記第１及び第
２のパッド部に接続された第２配線部と、前記第１配線
部と前記第２配線部とを接続するために前記パッケージ
基板内に形成されたスルーホール配線部とから成ること
を特徴とする請求項１０記載の電気的装置のレイアウ
ト。 - 【請求項１２】 前記スルーホール配線部は、前記スル
ーホール配線部から前記第１及び第２のパッド部までの
距離が等しくなる位置に配置されることを特徴とする請
求項１１記載の電気的装置のレイアウト。 - 【請求項１３】 前記スルーホール配線部は、前記電極
部から異なる距離だけ離間した位置に形成された第１及
び第２のスルーホール配線部から成り、前記第２配線部
は、前記第１のスルーホール配線部から前記第１のパッ
ド部まで接続する第３配線部と前記第２のスルーホール
配線部から前記第２のパッド部まで接続する第４配線部
とから成り、前記第３配線部と前記第４配線部とは長さ
または太さが異なることを特徴とする請求項１１記載の
電気的装置のレイアウト。 - 【請求項１４】 前記パッド部はボール状または平板状
の金属層により形成されたことを特徴とする請求項１０
乃至請求項１３記載の電気的装置のレイアウト。 - 【請求項１５】 請求項１０乃至請求項１４記載の電気
的装置が外部基板上に２つ以上搭載され、一方の電気的
装置の前記第１のパッド部と他方の電気的装置の前記第
２のパッド部とが接続されたことを特徴とする電気的装
置ユニット。 - 【請求項１６】 請求項１５記載の電気的装置には、該
装置の方向を識別するための識別記号が設けられている
ことを特徴とする電気的装置ユニット。 - 【請求項１７】 前記一方の電気的装置の前記第２のパ
ッド部と前記他方の電気的装置の前記第１のパッド部と
に対応する前記外部基板上には、電気的に独立したダミ
ーのパッドが設けられていることを特徴とする請求項１
５記載の電気的装置ユニット。 - 【請求項１８】 前記ボール状の導電体は、前記一方の
電気的装置の前記第２のパッド部と前記他方の電気的装
置の前記第１のパッド部には形成されないことを特徴と
する請求項１５記載の電気的装置。 - 【請求項１９】 信号を出力する電極部を有する半導体
素子と、その表面上に前記半導体素子が搭載され、その
裏面の異なる２辺の近傍に外部基板と電気的に接続する
ための第１及び第２のパッド部が配置され、前記電極部
と前記第１及び第２のパッド部とを電気的に接続する配
線が形成されたパッケージ基板とを備えた半導体装置に
おいて、 前記電極部から前記第１のパッド部までの配線の電気的
な抵抗と前記電極部から前記第２のパッド部までの配線
の電気的な抵抗とが実質的に同じであることを特徴とす
る半導体装置。 - 【請求項２０】 前記電気的な抵抗を実質的に同じにす
るため前記電極部から前記第１のパッド部までの配線の
長さまたは幅が前記電極部から前記第２のパッド部まで
の配線と異なることを特徴とする請求項１９記載の半導
体装置。 - 【請求項２１】 信号を出力する電極部を有する電気的
素子を搭載できる表面と、異なる２辺の近傍に外部基板
と電気的に接続するための第１及び第２のパッド部が配
置された裏面と、前記電極部と前記第１及び第２のパッ
ド部とを電気的に接続できる配線が形成された回路基板
において、 前記電極部から前記第１のパッド部までの配線の電気的
な抵抗と前記電極部から前記第２のパッド部までの配線
の電気的な抵抗とが実質的に同じであることを特徴とす
る回路基板。 - 【請求項２２】 前記電気的な抵抗を実質的に同じにす
るため前記電極部から前記第１のパッド部までの配線の
長さまたは幅が前記電極部から前記第２のパッド部まで
の配線と異一方の半導体装置の接続部となることを特徴
とする請求項１９記載の回路基板。 - 【請求項２３】 外部に電気的な信号を出力する複数の
電極部を有する半導体チップと、表面とその反対側の裏
面とを有する基板であって、前記表面上に前記半導体チ
ップが搭載され、前記裏面に外部基板と電気的に接続す
るための複数の接続部がアレイ状に配置され、前記半導
体チップの複数の電極部と前記複数の接続部とを電気的
に接続する配線が形成された前記基板とを備えた半導体
装置が２つ以上互いに線対称な位置に搭載された半導体
装置ユニットにおいて、一方の半導体装置の接続部と電
極部との間の電気的特性と、他方の半導体装置の接続部
と電極部との間の電気的特性とが実質的に同一になるよ
うに各半導体装置の配線を配置し、かつ、前記一方の半
導体装置の接続部と他方の半導体装置の接続部とが互い
に線対称な関係に位置することことを特徴とする半導体
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062498A JP4123572B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置 |
| US09/222,867 US6188133B1 (en) | 1998-06-26 | 1998-12-30 | Semiconductor with plurality of connecting parts arranged on lower surface of a substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18062498A JP4123572B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005338925A Division JP4342508B2 (ja) | 2005-11-24 | 2005-11-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012766A true JP2000012766A (ja) | 2000-01-14 |
| JP4123572B2 JP4123572B2 (ja) | 2008-07-23 |
Family
ID=16086469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18062498A Expired - Fee Related JP4123572B2 (ja) | 1998-06-26 | 1998-06-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6188133B1 (ja) |
| JP (1) | JP4123572B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702016B1 (ko) * | 2005-02-02 | 2007-03-30 | 삼성전자주식회사 | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 |
| JP2011014576A (ja) * | 2009-06-30 | 2011-01-20 | Renesas Electronics Corp | 半導体チップ、半導体ウエハ、及び半導体チップの製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04348045A (ja) * | 1990-05-20 | 1992-12-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US5216278A (en) | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| JPH07302858A (ja) | 1994-04-28 | 1995-11-14 | Toshiba Corp | 半導体パッケージ |
| JP2716005B2 (ja) | 1995-07-04 | 1998-02-18 | 日本電気株式会社 | ワイヤボンド型半導体装置 |
| JPH09223861A (ja) | 1996-02-19 | 1997-08-26 | Canon Inc | 半導体集積回路及びプリント配線基板 |
| US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
-
1998
- 1998-06-26 JP JP18062498A patent/JP4123572B2/ja not_active Expired - Fee Related
- 1998-12-30 US US09/222,867 patent/US6188133B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6188133B1 (en) | 2001-02-13 |
| JP4123572B2 (ja) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5995379A (en) | Stacked module and substrate therefore | |
| TWI299499B (en) | Stacked memory, memory module and memory system | |
| TWI479630B (zh) | 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置 | |
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| JP4828202B2 (ja) | モジュール半導体装置 | |
| US7728444B2 (en) | Wiring board | |
| US6215184B1 (en) | Optimized circuit design layout for high performance ball grid array packages | |
| JP2003110084A (ja) | 半導体装置 | |
| JP2014528652A (ja) | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 | |
| US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
| US5723901A (en) | Stacked semiconductor device having peripheral through holes | |
| JPH0477469B2 (ja) | ||
| CN108352178A (zh) | 具有受控制的阻抗负载的高带宽内存应用 | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| KR102578797B1 (ko) | 반도체 패키지 | |
| JP4123572B2 (ja) | 半導体装置 | |
| JPH08222602A (ja) | 半導体装置 | |
| JP4342508B2 (ja) | 半導体装置 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| JPS5836512B2 (ja) | 半導体メモリチツプの接続のための端子面配列を持つマルチチツプ配線 | |
| JP2004031531A (ja) | 高密度配線板及びその製造方法 | |
| JPH09186424A (ja) | プリント回路基板 | |
| JP2515755B2 (ja) | 半導体装置 | |
| JPH0745928A (ja) | 複合電子部品 | |
| JPH10189813A (ja) | 半導体装置および積層型半導体装置並びにこれらの実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |