JPH10189813A - 半導体装置および積層型半導体装置並びにこれらの実装構造体 - Google Patents
半導体装置および積層型半導体装置並びにこれらの実装構造体Info
- Publication number
- JPH10189813A JPH10189813A JP34785996A JP34785996A JPH10189813A JP H10189813 A JPH10189813 A JP H10189813A JP 34785996 A JP34785996 A JP 34785996A JP 34785996 A JP34785996 A JP 34785996A JP H10189813 A JPH10189813 A JP H10189813A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- semiconductor chip
- electrode
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】実装する回路基板上の配線設計の自由度を確保
し、実装密度の更なる向上をもたらすことができるよう
にした小型化、多ピン化されたグリッドアレイ状電極配
置を持つ半導体装置および積層型半導体装置並びにそれ
らの実装構造体を提供することにある。 【解決手段】本発明は、LSIチップ1に接続され、グ
リッドアレイ状電極配置を持つ半導体装置10の電極部
を構成する基板又はキャリアテープ2に一つのLSI上
の電極1−1から導出された複数位置の電極1−2〜1
−4を部分的に設ける構成とする。さらにこれら基板2
上の電極4、6、5は上下面を貫通する状態で設ける。
回路基板7との接続の為の突起状の電極部材3は選択さ
れた位置に形成される。積層型半導体装置の場合、一部
にLSIチップ上の電極とは電気的に無関係な電極を設
けるため、半導体装置上の基板もしくはテープキャリア
上の配線を加工により除去することを行う。
し、実装密度の更なる向上をもたらすことができるよう
にした小型化、多ピン化されたグリッドアレイ状電極配
置を持つ半導体装置および積層型半導体装置並びにそれ
らの実装構造体を提供することにある。 【解決手段】本発明は、LSIチップ1に接続され、グ
リッドアレイ状電極配置を持つ半導体装置10の電極部
を構成する基板又はキャリアテープ2に一つのLSI上
の電極1−1から導出された複数位置の電極1−2〜1
−4を部分的に設ける構成とする。さらにこれら基板2
上の電極4、6、5は上下面を貫通する状態で設ける。
回路基板7との接続の為の突起状の電極部材3は選択さ
れた位置に形成される。積層型半導体装置の場合、一部
にLSIチップ上の電極とは電気的に無関係な電極を設
けるため、半導体装置上の基板もしくはテープキャリア
上の配線を加工により除去することを行う。
Description
【0001】
【発明の属する技術分野】本発明は、半導体チップが搭
載される基板もしくはテープキャリア上の電極へ突起状
の電極部材をグリッドアレイ状に形成して構成される半
導体装置およびこれらの半導体装置を積層して構成され
る積層型半導体装置並びにこれら半導体装置を回路基板
に実装したこれらの実装構造体に関する。
載される基板もしくはテープキャリア上の電極へ突起状
の電極部材をグリッドアレイ状に形成して構成される半
導体装置およびこれらの半導体装置を積層して構成され
る積層型半導体装置並びにこれら半導体装置を回路基板
に実装したこれらの実装構造体に関する。
【0002】
【従来の技術】半導体チップの高速化に対応して、チッ
プ上の電極から基板までの配線長をできるだけ短くし配
線容量やインピーダンスの低減を図る必要が生じてきて
いる。この為、従来用いられていたようなリードフレー
ムに対してワイヤーボンディングによりチップを接続し
た後、これらの外周を封止するレジンモールドパッケー
ジにかわり、チップ上電極にAuワイヤーを超音波ボン
ディングにより突起状電極として形成し、この状態のL
SIチップをテープキャリアまたは小形の基板に熱圧着
等の方法で接続し、LSIチップが接続されたテープキ
ャリア又は基板上にグリッドアレイ状に構成された外部
接続用の電極に対して微小なはんだボール等を接続して
構成するボールグリッドアレイ型パッケージ、通称BG
A(Ball Grid Arrayの省略)又はこれを小型化したC
SP(Chip Scale Packageの省略)が広く用いられるよ
うになってきた。従来のBGA型半導体装置では形成さ
れる電極のピッチが1.27mm程度と広く形成されて
いたことから、これを実装する回路基板上での配線設計
の自由度が比較的高い状態であった。
プ上の電極から基板までの配線長をできるだけ短くし配
線容量やインピーダンスの低減を図る必要が生じてきて
いる。この為、従来用いられていたようなリードフレー
ムに対してワイヤーボンディングによりチップを接続し
た後、これらの外周を封止するレジンモールドパッケー
ジにかわり、チップ上電極にAuワイヤーを超音波ボン
ディングにより突起状電極として形成し、この状態のL
SIチップをテープキャリアまたは小形の基板に熱圧着
等の方法で接続し、LSIチップが接続されたテープキ
ャリア又は基板上にグリッドアレイ状に構成された外部
接続用の電極に対して微小なはんだボール等を接続して
構成するボールグリッドアレイ型パッケージ、通称BG
A(Ball Grid Arrayの省略)又はこれを小型化したC
SP(Chip Scale Packageの省略)が広く用いられるよ
うになってきた。従来のBGA型半導体装置では形成さ
れる電極のピッチが1.27mm程度と広く形成されて
いたことから、これを実装する回路基板上での配線設計
の自由度が比較的高い状態であった。
【0003】
【発明が解決しようとする課題】小型携帯型端末等の開
発が進む中、より一層の実装の高集積化と高機能化を図
るため、ボールグリッドアレイ型半導体装置の縮小化と
電極数の増大化が進んでいる。BGA上の外部接続電極
のピッチが当初の1.27mm前後から0.5mm前後
まで微細化する傾向にあり、基板外形がチップ寸法に極
めて近い構造のBGAを称してCSP(Chip Scale Pac
kageの略)と呼ばれる様になってきている。この様なボ
ールグリッドアレイ型半導体装置を実装する回路基板上
の電極ピッチもこれに追随して縮小化されてきている。
回路基板上ではボールグリッドアレイ型半導体装置上の
各電極位置に対応した接続用の電極を設け、さらにこの
電極から他の部品までの配線引き回しを行う必要があ
る。しかし電極ピッチの微細化と電極数の増大に伴い、
各接続用電極間の間隙が少なくなり、他の半導体装置と
の配線を行うに必要な面積を確保することが困難となっ
てきている。回路基板上では一つの配線面上での引き回
しが困難な場合、回路基板内に複数の配線面を設け、こ
れらの間をスルーホールにより導通させ複数の配線層に
わたって立体交差を伴った配線を行うこととなるが、こ
の方法を採った場合でも導体となる金属のめっきや導体
ペーストの印刷により形成されるスルーホールはスルー
ホール周辺部に同心円状に設けられるランドと呼ばれる
導体面を省略し、スルーホール直径の範囲内のみで導通
を持たせるた場合でも、直径0.15mm以下の寸法と
することが難しい。このようにスルーホール自体の近接
配置が困難で更に近接配置されたスルーホールの間隙を
通して配線を行うことに困難を生じる電極ピッチとなり
つつあることから、複数の配線面間での立体交差を用い
る場合でも配線引き回しには限界があった。
発が進む中、より一層の実装の高集積化と高機能化を図
るため、ボールグリッドアレイ型半導体装置の縮小化と
電極数の増大化が進んでいる。BGA上の外部接続電極
のピッチが当初の1.27mm前後から0.5mm前後
まで微細化する傾向にあり、基板外形がチップ寸法に極
めて近い構造のBGAを称してCSP(Chip Scale Pac
kageの略)と呼ばれる様になってきている。この様なボ
ールグリッドアレイ型半導体装置を実装する回路基板上
の電極ピッチもこれに追随して縮小化されてきている。
回路基板上ではボールグリッドアレイ型半導体装置上の
各電極位置に対応した接続用の電極を設け、さらにこの
電極から他の部品までの配線引き回しを行う必要があ
る。しかし電極ピッチの微細化と電極数の増大に伴い、
各接続用電極間の間隙が少なくなり、他の半導体装置と
の配線を行うに必要な面積を確保することが困難となっ
てきている。回路基板上では一つの配線面上での引き回
しが困難な場合、回路基板内に複数の配線面を設け、こ
れらの間をスルーホールにより導通させ複数の配線層に
わたって立体交差を伴った配線を行うこととなるが、こ
の方法を採った場合でも導体となる金属のめっきや導体
ペーストの印刷により形成されるスルーホールはスルー
ホール周辺部に同心円状に設けられるランドと呼ばれる
導体面を省略し、スルーホール直径の範囲内のみで導通
を持たせるた場合でも、直径0.15mm以下の寸法と
することが難しい。このようにスルーホール自体の近接
配置が困難で更に近接配置されたスルーホールの間隙を
通して配線を行うことに困難を生じる電極ピッチとなり
つつあることから、複数の配線面間での立体交差を用い
る場合でも配線引き回しには限界があった。
【0004】またBGA内の電極形成用基板の限定され
た辺の長さでできるだけ電極のピッチを拡大させるた
め、一辺に複数列の電極が並ぶ配置とした場合でも、
0.14mmに配線幅0.07mmの配線を形成するこ
とが量産上の限界なので、回路基板上の副列配置の電極
の内部に当たる各電極から外部の他の部品に対して配線
を引き出すことが困難となりつつあった。
た辺の長さでできるだけ電極のピッチを拡大させるた
め、一辺に複数列の電極が並ぶ配置とした場合でも、
0.14mmに配線幅0.07mmの配線を形成するこ
とが量産上の限界なので、回路基板上の副列配置の電極
の内部に当たる各電極から外部の他の部品に対して配線
を引き出すことが困難となりつつあった。
【0005】本発明の目的は、上記課題を解決すべく、
高集積化と高機能化とに伴って狭ピッチ化が図られたと
して実装する回路基板上での配線を容易にした半導体装
置およびその実装構造体を提供することにある。また本
発明の他の目的は、半導体チップを搭載した半導体装置
を回路基板に高密度に実装する際等に必要なリバースパ
ターンを、一つの種類の基板又はキャリアテープだけで
得ることができるようにした半導体装置およびその実装
構造体を提供することにある。また本発明の他の目的
は、複数の半導体チップを積層配置して電気的に接続し
て構成される積層型半導体装置を形成する際、各層から
実装する回路基板まで独立に引き出す必要のある電極に
対して回路基板までの接続を可能にした半導体装置およ
び積層型半導体装置並びにその実装構造体を提供するこ
とにある。
高集積化と高機能化とに伴って狭ピッチ化が図られたと
して実装する回路基板上での配線を容易にした半導体装
置およびその実装構造体を提供することにある。また本
発明の他の目的は、半導体チップを搭載した半導体装置
を回路基板に高密度に実装する際等に必要なリバースパ
ターンを、一つの種類の基板又はキャリアテープだけで
得ることができるようにした半導体装置およびその実装
構造体を提供することにある。また本発明の他の目的
は、複数の半導体チップを積層配置して電気的に接続し
て構成される積層型半導体装置を形成する際、各層から
実装する回路基板まで独立に引き出す必要のある電極に
対して回路基板までの接続を可能にした半導体装置およ
び積層型半導体装置並びにその実装構造体を提供するこ
とにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体チップと、該半導体チップを搭載
した基板もしくはテープキャリアとを有する半導体装置
であって、前記半導体チップと電気的に接続された電極
を複数前記基板又はキャリアテープ上の半導体チップの
周囲に所望の間隔で並設し、前記複数の電極における選
択された位置の電極に対して突起状の電極部材を形成す
ることを特徴とする。また本発明は、半導体チップと、
該半導体チップを搭載した基板もしくはテープキャリア
とを有する半導体装置であって、前記半導体チップと電
気的に接続された電極を複数前記基板又はキャリアテー
プ上の半導体チップの周囲に所望の間隔で並設し、前記
複数の電極における選択された位置の電極に対して回路
基板へ電気的に接続するための突起状の電極部材を形成
することを特徴とする。また本発明は、半導体チップ
と、該半導体チップを搭載した基板もしくはテープキャ
リアとを有する半導体装置であって、前記半導体チップ
と電気的に接続された電極を複数前記基板又はキャリア
テープ上の半導体チップの周囲に所望の間隔で並設し、
前記複数の電極の内の特定電極について同一機能を有す
るように配線によってつなげられた複数の同一機能電極
によって形成し、該複数の同一機能電極における選択さ
れた位置の同一機能電極に対して突起状の電極部材を形
成することを特徴とする。
に、本発明は、半導体チップと、該半導体チップを搭載
した基板もしくはテープキャリアとを有する半導体装置
であって、前記半導体チップと電気的に接続された電極
を複数前記基板又はキャリアテープ上の半導体チップの
周囲に所望の間隔で並設し、前記複数の電極における選
択された位置の電極に対して突起状の電極部材を形成す
ることを特徴とする。また本発明は、半導体チップと、
該半導体チップを搭載した基板もしくはテープキャリア
とを有する半導体装置であって、前記半導体チップと電
気的に接続された電極を複数前記基板又はキャリアテー
プ上の半導体チップの周囲に所望の間隔で並設し、前記
複数の電極における選択された位置の電極に対して回路
基板へ電気的に接続するための突起状の電極部材を形成
することを特徴とする。また本発明は、半導体チップ
と、該半導体チップを搭載した基板もしくはテープキャ
リアとを有する半導体装置であって、前記半導体チップ
と電気的に接続された電極を複数前記基板又はキャリア
テープ上の半導体チップの周囲に所望の間隔で並設し、
前記複数の電極の内の特定電極について同一機能を有す
るように配線によってつなげられた複数の同一機能電極
によって形成し、該複数の同一機能電極における選択さ
れた位置の同一機能電極に対して突起状の電極部材を形
成することを特徴とする。
【0007】また本発明は、半導体チップと、該半導体
チップを搭載した基板もしくはテープキャリアとを有す
る半導体装置であって、前記半導体チップと電気的に接
続された電極を複数前記基板又はキャリアテープ上の半
導体チップの周囲に所望の間隔で並設し、前記複数の電
極の内の特定電極について同一機能を有するように配線
によってつなげられた複数の同一機能電極によって形成
し、該複数の同一機能電極における選択された位置の同
一機能電極に対して回路基板へ電気的に接続するための
突起状の電極部材を形成することを特徴とする。また本
発明は、前記半導体装置において、少なくとも回路基板
または他の半導体装置へ電気的に接続する電極部分を露
出させて樹脂封止して構成することを特徴とする。また
本発明は、半導体チップと、該半導体チップを搭載した
基板もしくはテープキャリアとを有し、前記半導体チッ
プと電気的に接続された電極を複数前記基板又はキャリ
アテープ上の半導体チップの周囲に所望の間隔で並設
し、前記複数の電極における選択された位置の電極に対
して突起状の電極部材を形成した半導体装置を、回路基
板上において前記突起状の電極部材に対応する位置に形
成した電極に対して前記突起状の電極部材を結合させて
電気的に接続して前記回路基板に対して実装することを
特徴とする半導体装置の実装構造体である。
チップを搭載した基板もしくはテープキャリアとを有す
る半導体装置であって、前記半導体チップと電気的に接
続された電極を複数前記基板又はキャリアテープ上の半
導体チップの周囲に所望の間隔で並設し、前記複数の電
極の内の特定電極について同一機能を有するように配線
によってつなげられた複数の同一機能電極によって形成
し、該複数の同一機能電極における選択された位置の同
一機能電極に対して回路基板へ電気的に接続するための
突起状の電極部材を形成することを特徴とする。また本
発明は、前記半導体装置において、少なくとも回路基板
または他の半導体装置へ電気的に接続する電極部分を露
出させて樹脂封止して構成することを特徴とする。また
本発明は、半導体チップと、該半導体チップを搭載した
基板もしくはテープキャリアとを有し、前記半導体チッ
プと電気的に接続された電極を複数前記基板又はキャリ
アテープ上の半導体チップの周囲に所望の間隔で並設
し、前記複数の電極における選択された位置の電極に対
して突起状の電極部材を形成した半導体装置を、回路基
板上において前記突起状の電極部材に対応する位置に形
成した電極に対して前記突起状の電極部材を結合させて
電気的に接続して前記回路基板に対して実装することを
特徴とする半導体装置の実装構造体である。
【0008】また本発明は、半導体チップと、該半導体
チップを搭載した基板もしくはテープキャリアとを有
し、前記半導体チップと電気的に接続された電極を複数
前記基板又はキャリアテープ上の半導体チップの周囲に
所望の間隔で並設し、前記複数の電極の内の特定電極に
ついて同一機能を有するように配線によってつなげられ
た複数の同一機能電極によって形成し、該複数の同一機
能電極における選択された位置の同一機能電極に対して
突起状の電極部材を形成した半導体装置を、回路基板上
において前記突起状の電極部材に対応する位置に形成し
た電極に対して前記突起状の電極部材を結合させて電気
的に接続して前記回路基板に対して実装することを特徴
とする半導体装置の実装構造体である。また本発明は、
半導体チップと、表面に該半導体チップを搭載した基板
もしくはテープキャリアとを有する半導体装置であっ
て、前記半導体チップと電気的に接続され、前記基板又
はキャリアテープの表面及び裏面に互いに電気的に接続
して形成された電極を複数前記基板又はキャリアテープ
上の半導体チップの周囲に所望の間隔で並設し、前記複
数の電極の内の特定電極について同一機能を有するよう
に配線によってつなげられた複数の同一機能電極によっ
て形成し、該複数の同一機能電極における一部の同一機
能電極を前記半導体チップから電気的に切り離したこと
を特徴とする。
チップを搭載した基板もしくはテープキャリアとを有
し、前記半導体チップと電気的に接続された電極を複数
前記基板又はキャリアテープ上の半導体チップの周囲に
所望の間隔で並設し、前記複数の電極の内の特定電極に
ついて同一機能を有するように配線によってつなげられ
た複数の同一機能電極によって形成し、該複数の同一機
能電極における選択された位置の同一機能電極に対して
突起状の電極部材を形成した半導体装置を、回路基板上
において前記突起状の電極部材に対応する位置に形成し
た電極に対して前記突起状の電極部材を結合させて電気
的に接続して前記回路基板に対して実装することを特徴
とする半導体装置の実装構造体である。また本発明は、
半導体チップと、表面に該半導体チップを搭載した基板
もしくはテープキャリアとを有する半導体装置であっ
て、前記半導体チップと電気的に接続され、前記基板又
はキャリアテープの表面及び裏面に互いに電気的に接続
して形成された電極を複数前記基板又はキャリアテープ
上の半導体チップの周囲に所望の間隔で並設し、前記複
数の電極の内の特定電極について同一機能を有するよう
に配線によってつなげられた複数の同一機能電極によっ
て形成し、該複数の同一機能電極における一部の同一機
能電極を前記半導体チップから電気的に切り離したこと
を特徴とする。
【0009】また本発明は、半導体チップと、表面に該
半導体チップを搭載した基板もしくはテープキャリアと
を有する半導体装置であって、前記半導体チップと電気
的に接続され、前記基板又はキャリアテープの表面およ
び裏面に互いに電気的に接続して形成された電極を複数
前記基板又はキャリアテープ上の半導体チップの周囲に
所望の間隔で並設し、前記複数の電極の内の特定電極に
ついて同一機能を有するように配線によってつなげられ
た複数の同一機能電極によって形成し、該複数の同一機
能電極における選択された位置の同一機能電極および前
記特定電極以外の複数の電極に対して突起状の電極部材
を形成し、更に複数の同一機能電極における一部の同一
機能電極を前記半導体チップから電気的に切り離したこ
とを特徴とする。また本発明は、前記半導体装置におい
て、少なくとも前記基板もしくはテープキャリアの表面
および裏面に形成された電極部分を露出させて樹脂封止
して構成したことを特徴とする。また本発明は、半導体
チップと、該半導体チップを搭載した基板もしくはテー
プキャリアとを有し、前記半導体チップと電気的に接続
され、前記基板又はキャリアテープの表面および裏面に
互いに電気的に接続して形成された電極を複数前記基板
又はキャリアテープ上の半導体チップの周囲に所望の間
隔で並設し、前記複数の電極の内の特定電極について同
一機能を有するように配線によってつなげられた複数の
同一機能電極によって形成し、該複数の同一機能電極に
おける選択された位置の同一機能電極および前記特定電
極以外の複数の電極に対して突起状の電極部材を形成
し、更に複数の同一機能電極における一部の同一機能電
極を前記半導体チップから電気的に切り離した半導体装
置を複数互いに前記突起状の電極部材で接合して積層す
ることを特徴とする積層型半導体装置である。
半導体チップを搭載した基板もしくはテープキャリアと
を有する半導体装置であって、前記半導体チップと電気
的に接続され、前記基板又はキャリアテープの表面およ
び裏面に互いに電気的に接続して形成された電極を複数
前記基板又はキャリアテープ上の半導体チップの周囲に
所望の間隔で並設し、前記複数の電極の内の特定電極に
ついて同一機能を有するように配線によってつなげられ
た複数の同一機能電極によって形成し、該複数の同一機
能電極における選択された位置の同一機能電極および前
記特定電極以外の複数の電極に対して突起状の電極部材
を形成し、更に複数の同一機能電極における一部の同一
機能電極を前記半導体チップから電気的に切り離したこ
とを特徴とする。また本発明は、前記半導体装置におい
て、少なくとも前記基板もしくはテープキャリアの表面
および裏面に形成された電極部分を露出させて樹脂封止
して構成したことを特徴とする。また本発明は、半導体
チップと、該半導体チップを搭載した基板もしくはテー
プキャリアとを有し、前記半導体チップと電気的に接続
され、前記基板又はキャリアテープの表面および裏面に
互いに電気的に接続して形成された電極を複数前記基板
又はキャリアテープ上の半導体チップの周囲に所望の間
隔で並設し、前記複数の電極の内の特定電極について同
一機能を有するように配線によってつなげられた複数の
同一機能電極によって形成し、該複数の同一機能電極に
おける選択された位置の同一機能電極および前記特定電
極以外の複数の電極に対して突起状の電極部材を形成
し、更に複数の同一機能電極における一部の同一機能電
極を前記半導体チップから電気的に切り離した半導体装
置を複数互いに前記突起状の電極部材で接合して積層す
ることを特徴とする積層型半導体装置である。
【0010】また本発明は、半導体チップと、該半導体
チップを搭載した基板もしくはテープキャリアとを有
し、前記半導体チップと電気的に接続され、前記基板又
はキャリアテープの表面および裏面に互いに電気的に接
続して形成された電極を複数前記基板又はキャリアテー
プ上の半導体チップの周囲に所望の間隔で並設し、前記
複数の電極の内の特定電極について同一機能を有するよ
うに配線によってつなげられた複数の同一機能電極によ
って形成し、該複数の同一機能電極における選択された
位置の同一機能電極および前記特定電極以外の複数の電
極に対して突起状の電極部材を形成し、更に複数の同一
機能電極における一部の同一機能電極を前記半導体チッ
プから電気的に切り離した半導体装置を複数互いに前記
突起状の電極部材で接合して積層した積層半導体装置
を、最下層の半導体装置に形成される突起状の電極部材
を回路基板上に形成された電極に接合して回路基板に実
装することを特徴とする積層型半導体装置の実装構造体
である。また本発明は、半導体チップと、表面に該半導
体チップを搭載した基板もしくはテープキャリアとを有
する半導体装置であって、前記半導体チップと電気的に
接続され、前記基板又はキャリアテープの表面および裏
面に互いに電気的に接続して形成された電極を複数前記
基板又はキャリアテープ上の半導体チップの周囲に所望
の間隔で並設し、前記表面および裏面のどちらか一方の
面に形成された複数の電極における選択された位置の電
極に対して球状の電極部材を形成することを特徴とす
る。
チップを搭載した基板もしくはテープキャリアとを有
し、前記半導体チップと電気的に接続され、前記基板又
はキャリアテープの表面および裏面に互いに電気的に接
続して形成された電極を複数前記基板又はキャリアテー
プ上の半導体チップの周囲に所望の間隔で並設し、前記
複数の電極の内の特定電極について同一機能を有するよ
うに配線によってつなげられた複数の同一機能電極によ
って形成し、該複数の同一機能電極における選択された
位置の同一機能電極および前記特定電極以外の複数の電
極に対して突起状の電極部材を形成し、更に複数の同一
機能電極における一部の同一機能電極を前記半導体チッ
プから電気的に切り離した半導体装置を複数互いに前記
突起状の電極部材で接合して積層した積層半導体装置
を、最下層の半導体装置に形成される突起状の電極部材
を回路基板上に形成された電極に接合して回路基板に実
装することを特徴とする積層型半導体装置の実装構造体
である。また本発明は、半導体チップと、表面に該半導
体チップを搭載した基板もしくはテープキャリアとを有
する半導体装置であって、前記半導体チップと電気的に
接続され、前記基板又はキャリアテープの表面および裏
面に互いに電気的に接続して形成された電極を複数前記
基板又はキャリアテープ上の半導体チップの周囲に所望
の間隔で並設し、前記表面および裏面のどちらか一方の
面に形成された複数の電極における選択された位置の電
極に対して球状の電極部材を形成することを特徴とす
る。
【0011】本発明においては、ボールグリッドアレイ
型半導体装置(又はCSP)側の基板もしくはキャリア
テープを利用する。最小60〜80μm程の電極ピッチ
となるLSIチップ(半導体チップ)上の電極から、
0.5mmピッチ程度となる回路基板上の電極に対し
て、電極配置の等間隔化及び電極ピッチの拡大化を目的
として使用されるボールグリッドアレイ型半導体装置内
部の基板もしくはキャリアテープ上では実装する回路基
板と異なって他の半導体装置との接続を考慮した配線及
び電極配置とする必要がないことから、回路基板側に比
較してまだいくらかの配線自由度を残した状態にある。
そこでLSIチップ上の電極数に比較していくらか冗長
な数で電極を設けておき、これらの冗長な電極に対し
て、回路基板上での配線引き回しが厳しい位置に配置さ
れるもの、もしくは他の複数の半導体装置に対して接続
する必要のある電極を割り付ける。さらにボールグリッ
ドアレイ型半導体装置内の基板又はキャリアテープに関
して、異なる複数の位置もしくはボールグリッドアレイ
型半導体装置の上面と下面の両方に電極を配置すること
で配線の自由度が向上できる。またボールグリッド型半
導体装置の基板又はキャリアテープ上の配線の一部を加
工することで、これらの配線層に設けられた電極をLS
Iチップから電気的に独立させ、単なる電気的に導通部
材として利用することも可能となる。
型半導体装置(又はCSP)側の基板もしくはキャリア
テープを利用する。最小60〜80μm程の電極ピッチ
となるLSIチップ(半導体チップ)上の電極から、
0.5mmピッチ程度となる回路基板上の電極に対し
て、電極配置の等間隔化及び電極ピッチの拡大化を目的
として使用されるボールグリッドアレイ型半導体装置内
部の基板もしくはキャリアテープ上では実装する回路基
板と異なって他の半導体装置との接続を考慮した配線及
び電極配置とする必要がないことから、回路基板側に比
較してまだいくらかの配線自由度を残した状態にある。
そこでLSIチップ上の電極数に比較していくらか冗長
な数で電極を設けておき、これらの冗長な電極に対し
て、回路基板上での配線引き回しが厳しい位置に配置さ
れるもの、もしくは他の複数の半導体装置に対して接続
する必要のある電極を割り付ける。さらにボールグリッ
ドアレイ型半導体装置内の基板又はキャリアテープに関
して、異なる複数の位置もしくはボールグリッドアレイ
型半導体装置の上面と下面の両方に電極を配置すること
で配線の自由度が向上できる。またボールグリッド型半
導体装置の基板又はキャリアテープ上の配線の一部を加
工することで、これらの配線層に設けられた電極をLS
Iチップから電気的に独立させ、単なる電気的に導通部
材として利用することも可能となる。
【0012】
【発明の実施の形態】図1には本発明に係る半導体装置
の基本構成を示す。即ち、半導体装置10は、基本的
に、LSIチップ(半導体チップ)1と、表面にLSI
チップ1を搭載してLSIチップに近い寸法を有する基
板又はキャリアテープ2と、基板またはキャリアテープ
2上のLSIチップ1の周囲に、例えばLSIチップ1
を中心にして相対する2辺に沿って2列に狭いピッチで
ある所望の間隔(0.8〜0.5mm程度、またそれ以
下)で並設され、表面側と裏面側とをスルホールによっ
て電気的に導通させた多数の電極4、5、6と、該多数
の電極4、5、6の各々の裏面側電極上に選択的に付着
(形成)された突起状の電極部材3とから構成される。
例えば半導体装置内の基板又はキャリアテープ2とLS
Iチップ1の接続では、LSIチップ1の電極上に形成
されたAuバンプもしくははんだバンプによるLSIチ
ップの回路形成面を基板又はキャリアテープ2に対向さ
せて基板又はキャリアテープ上の表面側電極と電気的な
接続を行うフェイスダウン型接続や、LSIチップ1の
回路形成面を基板又はキャリアテープ2とは逆の方向
(上側)に向けた状態で基板又はキャリアテープ2上に
固定したのちAuワイヤー等を用いて超音波ボンディン
グによりを接続することができる。またキャリアテープ
2を用いる場合は、LSIチップ1上の電極に設けたA
uバンプとテープキャリア2上の電極との間において熱
圧着接続を用いる。LSIチップ1と基板もしくはキャ
リアテープ2を接続した後、両者の接続部に対して機械
的な補強と接続部の腐食防止を目的とした樹脂を例えば
塗布して樹脂封止することで半導体装置内部での接続を
完成する。なお、樹脂で封止する際、少なくとも突起状
の電極部材3を用いて回路基板や他の半導体装置との間
で電気的に接続する電極部分については露出させておく
ことが必要である。図1では、基板またはキャリアテー
プ2上にLSIチップ1が搭載され、基板またはキャリ
アテープ2上のLSIチップの周囲に狭いピッチである
所望の間隔(0.8〜0.5mm程度、またそれ以下)
並設された多数の電極6の各々とLSIチップ1上の多
数の電極の各々とがすでに電気的に接続された状態を示
している。
の基本構成を示す。即ち、半導体装置10は、基本的
に、LSIチップ(半導体チップ)1と、表面にLSI
チップ1を搭載してLSIチップに近い寸法を有する基
板又はキャリアテープ2と、基板またはキャリアテープ
2上のLSIチップ1の周囲に、例えばLSIチップ1
を中心にして相対する2辺に沿って2列に狭いピッチで
ある所望の間隔(0.8〜0.5mm程度、またそれ以
下)で並設され、表面側と裏面側とをスルホールによっ
て電気的に導通させた多数の電極4、5、6と、該多数
の電極4、5、6の各々の裏面側電極上に選択的に付着
(形成)された突起状の電極部材3とから構成される。
例えば半導体装置内の基板又はキャリアテープ2とLS
Iチップ1の接続では、LSIチップ1の電極上に形成
されたAuバンプもしくははんだバンプによるLSIチ
ップの回路形成面を基板又はキャリアテープ2に対向さ
せて基板又はキャリアテープ上の表面側電極と電気的な
接続を行うフェイスダウン型接続や、LSIチップ1の
回路形成面を基板又はキャリアテープ2とは逆の方向
(上側)に向けた状態で基板又はキャリアテープ2上に
固定したのちAuワイヤー等を用いて超音波ボンディン
グによりを接続することができる。またキャリアテープ
2を用いる場合は、LSIチップ1上の電極に設けたA
uバンプとテープキャリア2上の電極との間において熱
圧着接続を用いる。LSIチップ1と基板もしくはキャ
リアテープ2を接続した後、両者の接続部に対して機械
的な補強と接続部の腐食防止を目的とした樹脂を例えば
塗布して樹脂封止することで半導体装置内部での接続を
完成する。なお、樹脂で封止する際、少なくとも突起状
の電極部材3を用いて回路基板や他の半導体装置との間
で電気的に接続する電極部分については露出させておく
ことが必要である。図1では、基板またはキャリアテー
プ2上にLSIチップ1が搭載され、基板またはキャリ
アテープ2上のLSIチップの周囲に狭いピッチである
所望の間隔(0.8〜0.5mm程度、またそれ以下)
並設された多数の電極6の各々とLSIチップ1上の多
数の電極の各々とがすでに電気的に接続された状態を示
している。
【0013】半導体装置10を構成する基板又はキャリ
アテープ2上には、LSIチップ1上の電極から基板又
はキャリアテープ2上の配線により導出された突起状の
電極部材3を形成するための多数の電極4、5、6を狭
いピッチで並設配置するが、LSIチップ1上の電極数
より増加させた数で電極4、5、6を設けておき、LS
Iチップ上の電極数に対して余剰となった電極に関して
は異なる位置にある複数個が配線によりつなげてLSI
チップ上の同一の電極に接続された状態として、即ち同
一機能(共通機能)を有するように構成しておく。図1
では番号4で代表しているつながった6個の同一機能電
極群1−1〜1−6がこれに対応する。このあと半導体
装置10を実装する回路基板7との接続に用いる突起状
の電極部材3を形成するため、はんだボールの様な接合
材料を用い、予め選択された位置の同一機能電極に対し
て突起状の電極部材3を付着させて接続形成を行う。
アテープ2上には、LSIチップ1上の電極から基板又
はキャリアテープ2上の配線により導出された突起状の
電極部材3を形成するための多数の電極4、5、6を狭
いピッチで並設配置するが、LSIチップ1上の電極数
より増加させた数で電極4、5、6を設けておき、LS
Iチップ上の電極数に対して余剰となった電極に関して
は異なる位置にある複数個が配線によりつなげてLSI
チップ上の同一の電極に接続された状態として、即ち同
一機能(共通機能)を有するように構成しておく。図1
では番号4で代表しているつながった6個の同一機能電
極群1−1〜1−6がこれに対応する。このあと半導体
装置10を実装する回路基板7との接続に用いる突起状
の電極部材3を形成するため、はんだボールの様な接合
材料を用い、予め選択された位置の同一機能電極に対し
て突起状の電極部材3を付着させて接続形成を行う。
【0014】半導体装置10を実装する回路基板7上に
は、半導体装置10上の全ての電極6に対応した位置で
基板接続用の電極を形成するのではなく、突起状の電極
部材3が形成される位置だけに、基板接続用の電極6’
を形成しておき、突起状の電極部材が形成されない位置
に当たる基板部分4’は配線エリアとして利用する。現
状の配線に必要な最小ピッチは、線幅が0.07mm程
度、間隔が0.07mm程度で有るので、例えばピッチ
が0.5mm程度、直径が0.3mm程度の突起状の電
極部材3が3個並ぶ部分で中央の1つが省略されたとす
ると、0.7mm程度の寸法が配線部分として利用可能
となり、4本の配線を通過させることが可能となる。ま
た現状のスルーホールの最小直径は、0.1mm程度で
あるから3から4個程度のスルーホールを形成すること
が可能となる。
は、半導体装置10上の全ての電極6に対応した位置で
基板接続用の電極を形成するのではなく、突起状の電極
部材3が形成される位置だけに、基板接続用の電極6’
を形成しておき、突起状の電極部材が形成されない位置
に当たる基板部分4’は配線エリアとして利用する。現
状の配線に必要な最小ピッチは、線幅が0.07mm程
度、間隔が0.07mm程度で有るので、例えばピッチ
が0.5mm程度、直径が0.3mm程度の突起状の電
極部材3が3個並ぶ部分で中央の1つが省略されたとす
ると、0.7mm程度の寸法が配線部分として利用可能
となり、4本の配線を通過させることが可能となる。ま
た現状のスルーホールの最小直径は、0.1mm程度で
あるから3から4個程度のスルーホールを形成すること
が可能となる。
【0015】これにより図2に示すように隣り合う部品
からの配線の引き回しや、複数列が一辺に配置される電
極配置とする場合に内部の列に当たる電極からの配線設
計の自由度を増大することができる。図2では図1に示
す電極1−3に対応する電極1−3’で突起状の電極部
材3により回路基板7との接続を行い、そのほか図1に
示すつながった異なる機能電極群5のそれぞれの電極
は、突起状の電極部材3を介して回路基板7上の電極
5’により4種の異なる配線へ接続される。例えば、半
導体装置10として搭載されるLSIチップがマイコン
やゲートアレイといった制御LSIの場合には、これに
より制御されるメモリLSIや回路上従属に関係にある
ゲートアレイに対するデータ電極やアドレス電極、さら
には各LSIの同期を司るライトパルス電極等を複数の
LSIに関して共通に配線する必要がある。これを実現
するため半導体装置上の特定機能の電極を、突起状の電
極部材3を介して回路基板7上の複数の異なる位置の電
極5’に引き回しておき、回路基板7上においてこれら
各電極5’とつながった電極(図示せず)から、それぞ
れ被制御用LSIの対応する機能の電極へ突起状の電極
部材を介して配線し接続を行う。この構造を用いると、
回路基板上の配線による複数LSIへの配線振り分けが
必要無くなるので、回路基板上の配線が簡略化可能とな
る。
からの配線の引き回しや、複数列が一辺に配置される電
極配置とする場合に内部の列に当たる電極からの配線設
計の自由度を増大することができる。図2では図1に示
す電極1−3に対応する電極1−3’で突起状の電極部
材3により回路基板7との接続を行い、そのほか図1に
示すつながった異なる機能電極群5のそれぞれの電極
は、突起状の電極部材3を介して回路基板7上の電極
5’により4種の異なる配線へ接続される。例えば、半
導体装置10として搭載されるLSIチップがマイコン
やゲートアレイといった制御LSIの場合には、これに
より制御されるメモリLSIや回路上従属に関係にある
ゲートアレイに対するデータ電極やアドレス電極、さら
には各LSIの同期を司るライトパルス電極等を複数の
LSIに関して共通に配線する必要がある。これを実現
するため半導体装置上の特定機能の電極を、突起状の電
極部材3を介して回路基板7上の複数の異なる位置の電
極5’に引き回しておき、回路基板7上においてこれら
各電極5’とつながった電極(図示せず)から、それぞ
れ被制御用LSIの対応する機能の電極へ突起状の電極
部材を介して配線し接続を行う。この構造を用いると、
回路基板上の配線による複数LSIへの配線振り分けが
必要無くなるので、回路基板上の配線が簡略化可能とな
る。
【0016】ところで、ボールグリッドアレイ型半導体
装置10内部の基板もしくはテープキャリア2上に形成
された全ての電極6上に突起状の電極部材を形成するの
ではなく、選択された位置に突起状の電極部材3を形成
する構造では、内蔵されたLSIチップの機能を限定す
ることが可能となる。例えば特定種類のメモリLSIで
は内容データの消去を機能させる電極に関して、その電
極の回路への接続を行わない状態とすることで内容デー
タの読み出し専用のメモリLSIとする場合があるが、
この場合も必要に応じて突起状の電極部材3の形成位置
を選択することで簡単に実現が可能となる。即ち、突起
状の電極部材3を設ける位置を変更することで、半導体
装置として搭載されるLSIの機能を制限・制御するこ
とができる。
装置10内部の基板もしくはテープキャリア2上に形成
された全ての電極6上に突起状の電極部材を形成するの
ではなく、選択された位置に突起状の電極部材3を形成
する構造では、内蔵されたLSIチップの機能を限定す
ることが可能となる。例えば特定種類のメモリLSIで
は内容データの消去を機能させる電極に関して、その電
極の回路への接続を行わない状態とすることで内容デー
タの読み出し専用のメモリLSIとする場合があるが、
この場合も必要に応じて突起状の電極部材3の形成位置
を選択することで簡単に実現が可能となる。即ち、突起
状の電極部材3を設ける位置を変更することで、半導体
装置として搭載されるLSIの機能を制限・制御するこ
とができる。
【0017】メモリLSIのようなチップを内蔵したB
GAをできるだけ高密度に実装するには、回路基板7上
の配線引き回しの簡略化を目的に、電極配置が鏡面対称
の位置関係にあるリバースパターンと呼ばれる電極配置
の半導体装置10が必要となる。リバースパターンの電
極配置を採ると、図3(a)の様に平面的に配置しても
また図3(b)の様に回路基板7の上下に配置しても、
共通電極部の配線を簡略化可能で、制御及び入出力を行
うメモリLSI等メモリLSIとは異なる種類のLSI
チップに対する配線が結果として簡略化および短縮化で
きるからである。図3(a)においては、1から14ま
での電極をもつBGA(Ball Grid Array)またはCS
P(Chip Scale Pakage)に対してリバースパターンを
用いることで、電極の存在する各辺で隣り合うBGAま
たはCSPの同一な電極が対向する状態で実装された場
合を示している。図3(b)においては、リバースパタ
ーンを用いることで回路基板7の両面に配置された場
合、回路基板7をスルーホールによって電気的な導通を
とる(貫通する)電極15により容易に両表面の電極を
共通化できることを示している。
GAをできるだけ高密度に実装するには、回路基板7上
の配線引き回しの簡略化を目的に、電極配置が鏡面対称
の位置関係にあるリバースパターンと呼ばれる電極配置
の半導体装置10が必要となる。リバースパターンの電
極配置を採ると、図3(a)の様に平面的に配置しても
また図3(b)の様に回路基板7の上下に配置しても、
共通電極部の配線を簡略化可能で、制御及び入出力を行
うメモリLSI等メモリLSIとは異なる種類のLSI
チップに対する配線が結果として簡略化および短縮化で
きるからである。図3(a)においては、1から14ま
での電極をもつBGA(Ball Grid Array)またはCS
P(Chip Scale Pakage)に対してリバースパターンを
用いることで、電極の存在する各辺で隣り合うBGAま
たはCSPの同一な電極が対向する状態で実装された場
合を示している。図3(b)においては、リバースパタ
ーンを用いることで回路基板7の両面に配置された場
合、回路基板7をスルーホールによって電気的な導通を
とる(貫通する)電極15により容易に両表面の電極を
共通化できることを示している。
【0018】レジンモールド部分から金属製のリードが
引き出された形態である一般の半導体装置でリバースパ
ターンの電極配置を実現するには、リードの曲げ方向を
単に反転させる方法が可能であったが、アレイ状電極配
置を持つ半導体装置用ではリバースパターン用の基板も
しくはテープキャリアを別に用意する必要があった。し
かしこの方法を用いるので有れば、別な種類の基板を準
備する必要がなく、同一の基板を用いてリバースパター
ンを実現することが可能となる。図4に示すような、L
SIチップ1が接続される基板またはキャリアテープ2
の両表面での突起状の電極部材形成用の電極が基板また
はキャリアテープを貫通する状態で設けられたものを使
用する。そしてこの基板もしくはキャリアテープ2のど
ちらか片方の面の電極上に突起状の電極部材3を選択し
た位置で形成することにより簡便にリバースパターンを
実現することができる。図4において、(a)(b)と
(c)(d)とでそれぞれ正パターンとリバースパター
ンとを示している。それぞれ1−1〜1−6に対応する
複数位置に引き回された電極について1−3の位置を選
択してその部分にだけ突起状の電極部材3を設けてい
る。
引き出された形態である一般の半導体装置でリバースパ
ターンの電極配置を実現するには、リードの曲げ方向を
単に反転させる方法が可能であったが、アレイ状電極配
置を持つ半導体装置用ではリバースパターン用の基板も
しくはテープキャリアを別に用意する必要があった。し
かしこの方法を用いるので有れば、別な種類の基板を準
備する必要がなく、同一の基板を用いてリバースパター
ンを実現することが可能となる。図4に示すような、L
SIチップ1が接続される基板またはキャリアテープ2
の両表面での突起状の電極部材形成用の電極が基板また
はキャリアテープを貫通する状態で設けられたものを使
用する。そしてこの基板もしくはキャリアテープ2のど
ちらか片方の面の電極上に突起状の電極部材3を選択し
た位置で形成することにより簡便にリバースパターンを
実現することができる。図4において、(a)(b)と
(c)(d)とでそれぞれ正パターンとリバースパター
ンとを示している。それぞれ1−1〜1−6に対応する
複数位置に引き回された電極について1−3の位置を選
択してその部分にだけ突起状の電極部材3を設けてい
る。
【0019】例えば回路基板7を両面の間で電気的な導
通をとる(貫通する)電極15を形成するには、直径
0.2mm程度のドリルにより基板材料となるガラスエ
ポキシ材またはセラミックス材に穿孔した後、円筒状の
穴の内部にCu等のめっきを施したり導電性のペースト
を印刷により充填して導通を確保する方法を採ることが
可能となる。また厚さ0.1mm以下のガラスエポキシ
又はポリイミド等の有機材料を積層して回路基板7を構
成する場合には、エッチングプロセスによる最小直径
0.1mm程度の穿孔と、穿孔内部へのめっきによる導
電性の付与を行う方法が考えられる。高集積化された実
装を達成するには、後者のエッチングによる穿孔とメッ
キの併用による方法を用いて外形寸法を縮小する構造が
より適している。キャリアテープを使用する場合は、ベ
ースフィルムの片側に図5に示すようにCu等の金属箔
からなる配線及び電極部が設けられたものを使用するの
で有れば、キャリアテープ形成の初期の段階でベースと
なるフィルムに電極位置と寸法に対応した穴を設けてお
き、その後に配線層を形成し、配線層の存在する側もし
くは穴が設けられたベースフィルム側から、はんだボー
ル等を接続し突起状の電極部材3を形成することができ
る。図5ではキャリアテープ側から突起状の電極部材を
形成する場合の全体形を(a)に、また(a)の全体形
についての断面を(b)に、さらに配線が形成されてい
る側から突起状の電極部材を形成する場合の断面を
(c)に示す。また現在用途が広がってきているグラン
ド層付きのキャリアテープに用いられている様な、図6
に示すベースフィルムの両面に配線層が設けられたタイ
プのキャリアテープを用いるので有れば、より容易にテ
ープキャリアの両表面に電極を形成することが可能とな
る。
通をとる(貫通する)電極15を形成するには、直径
0.2mm程度のドリルにより基板材料となるガラスエ
ポキシ材またはセラミックス材に穿孔した後、円筒状の
穴の内部にCu等のめっきを施したり導電性のペースト
を印刷により充填して導通を確保する方法を採ることが
可能となる。また厚さ0.1mm以下のガラスエポキシ
又はポリイミド等の有機材料を積層して回路基板7を構
成する場合には、エッチングプロセスによる最小直径
0.1mm程度の穿孔と、穿孔内部へのめっきによる導
電性の付与を行う方法が考えられる。高集積化された実
装を達成するには、後者のエッチングによる穿孔とメッ
キの併用による方法を用いて外形寸法を縮小する構造が
より適している。キャリアテープを使用する場合は、ベ
ースフィルムの片側に図5に示すようにCu等の金属箔
からなる配線及び電極部が設けられたものを使用するの
で有れば、キャリアテープ形成の初期の段階でベースと
なるフィルムに電極位置と寸法に対応した穴を設けてお
き、その後に配線層を形成し、配線層の存在する側もし
くは穴が設けられたベースフィルム側から、はんだボー
ル等を接続し突起状の電極部材3を形成することができ
る。図5ではキャリアテープ側から突起状の電極部材を
形成する場合の全体形を(a)に、また(a)の全体形
についての断面を(b)に、さらに配線が形成されてい
る側から突起状の電極部材を形成する場合の断面を
(c)に示す。また現在用途が広がってきているグラン
ド層付きのキャリアテープに用いられている様な、図6
に示すベースフィルムの両面に配線層が設けられたタイ
プのキャリアテープを用いるので有れば、より容易にテ
ープキャリアの両表面に電極を形成することが可能とな
る。
【0020】現在メモリLSIは、大容量化と高速化の
傾向がありこれに伴ってLSIチップ上の電極数の増大
化とLSIチップ寸法の拡大化が進みつつある。複数個
のLSIチップを高集積に基板実装するには、複数個の
LSIチップ間での電極共通化による電極数の減少化が
可能な半導体装置10を積層配置で接続する積層型実装
が有効となる。この場合も本発明の方法が有効となる。
グリッドアレイ状電極配置をもつ半導体装置10の内部
の基板又はキャリアテープ2には電極6が上下両表面を
貫通して設けられたものを使用する。上下両面に電極6
が電気的に導通がとられた(貫通する)状態で形成され
た基板もしくはキャリアテープ2上に形成される他部
品、もしくは基板との接続のため形成される突起状の電
極部材3の高さよりも薄くすることで、接続時に形状的
な干渉を避けた厚さのLSIチップを、フェイスダウン
型のフリップチップ搭載方法又は通常のフェイスアップ
のワイヤーボンディング方法さらにはキャリアテープを
用いる場合にはAuバンプとリード部分との熱圧着によ
り接続する。
傾向がありこれに伴ってLSIチップ上の電極数の増大
化とLSIチップ寸法の拡大化が進みつつある。複数個
のLSIチップを高集積に基板実装するには、複数個の
LSIチップ間での電極共通化による電極数の減少化が
可能な半導体装置10を積層配置で接続する積層型実装
が有効となる。この場合も本発明の方法が有効となる。
グリッドアレイ状電極配置をもつ半導体装置10の内部
の基板又はキャリアテープ2には電極6が上下両表面を
貫通して設けられたものを使用する。上下両面に電極6
が電気的に導通がとられた(貫通する)状態で形成され
た基板もしくはキャリアテープ2上に形成される他部
品、もしくは基板との接続のため形成される突起状の電
極部材3の高さよりも薄くすることで、接続時に形状的
な干渉を避けた厚さのLSIチップを、フェイスダウン
型のフリップチップ搭載方法又は通常のフェイスアップ
のワイヤーボンディング方法さらにはキャリアテープを
用いる場合にはAuバンプとリード部分との熱圧着によ
り接続する。
【0021】例えばチップ1の厚さを0.2mm前後と
しておき、突起状の電極部材3として接続されるはんだ
ボールの直径を0.35mmとすると、図7(b)に示
すように積層される各層でのはんだボールが搭載される
チップ1よりも高い位置となるため、層間及び基板搭載
時の接続を行うことが可能となる。各層の接続を行う際
に全層にわたり共通化が可能である電極に関しては、図
7(b)の状態で各層を貫通する接続を行えば良いが、
各層から電気的に独立な状態で回路基板7への接続を行
う必要が有る電極(図7(a)に示す1−1〜1−4)
の場合には以下の様な方法を用いる。
しておき、突起状の電極部材3として接続されるはんだ
ボールの直径を0.35mmとすると、図7(b)に示
すように積層される各層でのはんだボールが搭載される
チップ1よりも高い位置となるため、層間及び基板搭載
時の接続を行うことが可能となる。各層の接続を行う際
に全層にわたり共通化が可能である電極に関しては、図
7(b)の状態で各層を貫通する接続を行えば良いが、
各層から電気的に独立な状態で回路基板7への接続を行
う必要が有る電極(図7(a)に示す1−1〜1−4)
の場合には以下の様な方法を用いる。
【0022】本発明の効果として、LSIチップ1上の
特定の電極から配線で導出される電極1−1〜1−4を
複数の異なる位置に引き出しを行うことが可能となる
が、この方法を利用して各層で電気的に独立な回路基板
接続を行う必要がある電極に関しては、配線でつながっ
た電極1−1〜1−4に対して配線でつなげて各層毎に
異なる位置に電極1’−1〜1’−4を振り分けた状態
としておく。さらにその後選択された位置の電極のみ
が、図7(a)のようにLSIチップ上の電極と接続さ
れた状態とするため、基板2上の配線の一部12を各層
で異なる位置で切除する。基板2上の配線を切除しやす
くするため、例えば図7のようにLSIチップ上の特定
な電極から引き出された配線1−1〜1−4を、常に基
板2の表面の片側の配線層だけで引き回して複数位置の
電極1’−1〜1’−4と接続した状態としておき、選
択された位置の電極に関するLSIチップ上の電極から
の配線のみを残してそれ以外を切除する。配線が切除さ
れた部分から先の各電極はLSIチップ上の電極及び隣
り合う電極から電気的に独立な状態としておくことで、
単に基板2両表面間の導通を確保するための電極とな
る。4層目の基板2に形成された電極1’−1は、突起
状の電極部材3と電気的に独立した電極とを介して回路
基板7上に形成された電極に接続されることになる。ま
た3層目の基板2に形成された電極1’−2は、突起状
の電極部材3と電気的に独立した電極とを介して回路基
板7上に形成された電極に接続されることになる。従っ
て、3層目の基板の電極と4層目の基板の電極との間の
突起状の電極部材3をなくしても良い。また2層目の基
板2に形成された電極1’−3は、突起状の電極部材3
と電気的に独立した電極とを介して回路基板7上に形成
された電極に接続されることになる。また1層目の基板
2に形成された電極1’−4は、突起状の電極部材3を
介して回路基板7上に形成された電極に接続されること
になる。従って、3層目の基板の電極と4層目の基板の
電極との間および2層目の基板の電極と3層目の基板の
電極との間の突起状の電極部材3をなくしても良い。ま
た1層目の基板2に形成された電極1’−4は、突起状
の電極部材3を介して回路基板7上に形成された電極に
接続されることになる。このようにすることによって配
線を切除する個所を減らすことができる。
特定の電極から配線で導出される電極1−1〜1−4を
複数の異なる位置に引き出しを行うことが可能となる
が、この方法を利用して各層で電気的に独立な回路基板
接続を行う必要がある電極に関しては、配線でつながっ
た電極1−1〜1−4に対して配線でつなげて各層毎に
異なる位置に電極1’−1〜1’−4を振り分けた状態
としておく。さらにその後選択された位置の電極のみ
が、図7(a)のようにLSIチップ上の電極と接続さ
れた状態とするため、基板2上の配線の一部12を各層
で異なる位置で切除する。基板2上の配線を切除しやす
くするため、例えば図7のようにLSIチップ上の特定
な電極から引き出された配線1−1〜1−4を、常に基
板2の表面の片側の配線層だけで引き回して複数位置の
電極1’−1〜1’−4と接続した状態としておき、選
択された位置の電極に関するLSIチップ上の電極から
の配線のみを残してそれ以外を切除する。配線が切除さ
れた部分から先の各電極はLSIチップ上の電極及び隣
り合う電極から電気的に独立な状態としておくことで、
単に基板2両表面間の導通を確保するための電極とな
る。4層目の基板2に形成された電極1’−1は、突起
状の電極部材3と電気的に独立した電極とを介して回路
基板7上に形成された電極に接続されることになる。ま
た3層目の基板2に形成された電極1’−2は、突起状
の電極部材3と電気的に独立した電極とを介して回路基
板7上に形成された電極に接続されることになる。従っ
て、3層目の基板の電極と4層目の基板の電極との間の
突起状の電極部材3をなくしても良い。また2層目の基
板2に形成された電極1’−3は、突起状の電極部材3
と電気的に独立した電極とを介して回路基板7上に形成
された電極に接続されることになる。また1層目の基板
2に形成された電極1’−4は、突起状の電極部材3を
介して回路基板7上に形成された電極に接続されること
になる。従って、3層目の基板の電極と4層目の基板の
電極との間および2層目の基板の電極と3層目の基板の
電極との間の突起状の電極部材3をなくしても良い。ま
た1層目の基板2に形成された電極1’−4は、突起状
の電極部材3を介して回路基板7上に形成された電極に
接続されることになる。このようにすることによって配
線を切除する個所を減らすことができる。
【0023】なお、電極1−1〜1−4については、各
層間において、突起状の電極部材3をなくしておくこと
が必要となる。基板ではなくキャリアテープ2を利用す
る場合には、図8に示すようにベースフィルムを除去し
た部分8に配線を形成しておき、露出された金属箔製の
配線を機械加工もしくはレーザ加工等の方法により切断
することで、選択された電極に関してLSIチップ上の
電極及び他の電極とは電気的に独立な状態とするとす
る。積層構造とするための各々の半導体装置上の電極相
互の位置合わせに関しては基板またはテープキャリア2
上の位置合わせ穴と部品外形に合わせてつくられた治具
ピン(図示せず)による位置合わせを利用することも可
能となる。
層間において、突起状の電極部材3をなくしておくこと
が必要となる。基板ではなくキャリアテープ2を利用す
る場合には、図8に示すようにベースフィルムを除去し
た部分8に配線を形成しておき、露出された金属箔製の
配線を機械加工もしくはレーザ加工等の方法により切断
することで、選択された電極に関してLSIチップ上の
電極及び他の電極とは電気的に独立な状態とするとす
る。積層構造とするための各々の半導体装置上の電極相
互の位置合わせに関しては基板またはテープキャリア2
上の位置合わせ穴と部品外形に合わせてつくられた治具
ピン(図示せず)による位置合わせを利用することも可
能となる。
【0024】
【発明の効果】本発明によれば、グリッドアレイ状電極
配置を持つ半導体装置を回路基板に実装する際、電極の
ピッチを任意の位置で拡大化し、配線引き回しのエリア
を増加させることで、集積度の向上と狭ピッチ化により
困難となっていた回路基板上の配線を容易に行うことが
可能となる効果を奏する。また本発明によれば、LSI
チップ上の電極を選択することでLSIチップの特定の
機能を選択し不必要な機能を停止させることが可能とな
る効果を奏する。
配置を持つ半導体装置を回路基板に実装する際、電極の
ピッチを任意の位置で拡大化し、配線引き回しのエリア
を増加させることで、集積度の向上と狭ピッチ化により
困難となっていた回路基板上の配線を容易に行うことが
可能となる効果を奏する。また本発明によれば、LSI
チップ上の電極を選択することでLSIチップの特定の
機能を選択し不必要な機能を停止させることが可能とな
る効果を奏する。
【0025】また本発明によれば、特にメモリLSIチ
ップを高密度に実装する際等に必要なリバースパターン
を、別な種類の基板を用意すること無く一つの種類の基
板だけで構成することが可能となる効果を奏する。
ップを高密度に実装する際等に必要なリバースパターン
を、別な種類の基板を用意すること無く一つの種類の基
板だけで構成することが可能となる効果を奏する。
【0026】また本発明によれば、基板上もしくはキャ
リアテープ上の配線の一部を加工により除去すること
で、LSIチップ上の電極とは電気的に独立で、さらに
他の電極とも電気的に独立な電極を構成することが可能
となるので、この単なる導通部材となった電極を利用し
てLSIチップを搭載した半導体装置を複数積層してな
る積層型半導体装置を形成する際、各層から回路基板ま
で独立に引き出す必要のある電極に対して回路基板まで
の電気的な接続を実現することが可能となる効果を奏す
る。
リアテープ上の配線の一部を加工により除去すること
で、LSIチップ上の電極とは電気的に独立で、さらに
他の電極とも電気的に独立な電極を構成することが可能
となるので、この単なる導通部材となった電極を利用し
てLSIチップを搭載した半導体装置を複数積層してな
る積層型半導体装置を形成する際、各層から回路基板ま
で独立に引き出す必要のある電極に対して回路基板まで
の電気的な接続を実現することが可能となる効果を奏す
る。
【図1】本発明に係る半導体装置の一実施の形態を示す
図で、(a)はその斜視図、(b)は(a)におけるa
−a’断面図である。
図で、(a)はその斜視図、(b)は(a)におけるa
−a’断面図である。
【図2】本発明に係るBGAまたはCSP型半導体装置
を実装する回路基板の一部分における電極配置の一実施
の形態を示す斜視図である。
を実装する回路基板の一部分における電極配置の一実施
の形態を示す斜視図である。
【図3】本発明に係るリバースパターンを用いた実装構
造の実施の形態を示す図で、(a)は複数の半導体装置
を回路基板上の同一平面に実装させる実施の形態を示す
斜視図、(b)は2つの半導体装置を回路基板の両面に
実装させる実施の形態を示す断面図である。
造の実施の形態を示す図で、(a)は複数の半導体装置
を回路基板上の同一平面に実装させる実施の形態を示す
斜視図、(b)は2つの半導体装置を回路基板の両面に
実装させる実施の形態を示す断面図である。
【図4】本発明に係る正パターンとリバースパターンの
BGAまたはCSPの実施の形態を示す図で、(a)は
正パターンを示す斜視図、(b)は正パターンを示す断
面図、(c)はリバースパターンを示す斜視図、(d)
はリバースパターンを示す断面図である。
BGAまたはCSPの実施の形態を示す図で、(a)は
正パターンを示す斜視図、(b)は正パターンを示す断
面図、(c)はリバースパターンを示す斜視図、(d)
はリバースパターンを示す断面図である。
【図5】本発明に係るテープキャリアを用いる場合のB
GAまたはCSPの実施の形態を示す図で、(a)はキ
ャリアテープ側から突起状の電極部材を形成する場合を
示す全体図、(b)は(a)の断面図、(c)は配線側
から突起状の電極部材を形成する場合を示す断面図であ
る。
GAまたはCSPの実施の形態を示す図で、(a)はキ
ャリアテープ側から突起状の電極部材を形成する場合を
示す全体図、(b)は(a)の断面図、(c)は配線側
から突起状の電極部材を形成する場合を示す断面図であ
る。
【図6】本発明に係るテープキャリア両面に銅箔配線層
を持つ場合のBGAまたはCSPの実施の形態を示す図
で、(a)は配線とは逆の銅箔面側から突起状の電極部
材を形成する場合を示す全体図、(b)は(a)の断面
図、(c)は配線側から突起状電極を形成する場合を示
す断面図である。
を持つ場合のBGAまたはCSPの実施の形態を示す図
で、(a)は配線とは逆の銅箔面側から突起状の電極部
材を形成する場合を示す全体図、(b)は(a)の断面
図、(c)は配線側から突起状電極を形成する場合を示
す断面図である。
【図7】本発明に係る回路基板に対してBGAまたはC
SPを積層して構成する積層型半導体装置を実装する実
施の形態を示す図で、(a)は各層毎に1’−1〜1’
−4まで電極位置を変化させて接続する場合を示す概念
図、(b)は積層後を示す断面図である。
SPを積層して構成する積層型半導体装置を実装する実
施の形態を示す図で、(a)は各層毎に1’−1〜1’
−4まで電極位置を変化させて接続する場合を示す概念
図、(b)は積層後を示す断面図である。
【図8】本発明に係るテープキャリアを用いる場合にお
いて配線の一部を切除しやすくするための構造を示す斜
視図である。
いて配線の一部を切除しやすくするための構造を示す斜
視図である。
1…LSIチップ、 2…基板又はテープキャリア、
3…突起状の電極部材(材料)、 4…共通機能(同一
機能)電極群、 5…異なる機能電極群、 5’…回路
基板における電極群、 6…電極、 6’…回路基板に
おける電極群、7…回路基板、 8…穴部、 11…銅
箔による電極、 12…切除する位置
3…突起状の電極部材(材料)、 4…共通機能(同一
機能)電極群、 5…異なる機能電極群、 5’…回路
基板における電極群、 6…電極、 6’…回路基板に
おける電極群、7…回路基板、 8…穴部、 11…銅
箔による電極、 12…切除する位置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アオヤギ ポール 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 宝蔵寺 裕之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 諌田 尚哉 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内
Claims (13)
- 【請求項1】半導体チップと、該半導体チップを搭載し
た基板もしくはテープキャリアとを有する半導体装置で
あって、前記半導体チップと電気的に接続された電極を
複数前記基板又はキャリアテープ上の半導体チップの周
囲に所望の間隔で並設し、前記複数の電極における選択
された位置の電極に対して突起状の電極部材を形成する
ことを特徴とする半導体装置。 - 【請求項2】半導体チップと、該半導体チップを搭載し
た基板もしくはテープキャリアとを有する半導体装置で
あって、前記半導体チップと電気的に接続された電極を
複数前記基板又はキャリアテープ上の半導体チップの周
囲に所望の間隔で並設し、前記複数の電極における選択
された位置の電極に対して回路基板へ電気的に接続する
ための突起状の電極部材を形成することを特徴とする半
導体装置。 - 【請求項3】半導体チップと、該半導体チップを搭載し
た基板もしくはテープキャリアとを有する半導体装置で
あって、前記半導体チップと電気的に接続された電極を
複数前記基板又はキャリアテープ上の半導体チップの周
囲に所望の間隔で並設し、前記複数の電極の内の特定電
極について同一機能を有するように配線によってつなげ
られた複数の同一機能電極によって形成し、該複数の同
一機能電極における選択された位置の同一機能電極に対
して突起状の電極部材を形成することを特徴とする半導
体装置。 - 【請求項4】半導体チップと、該半導体チップを搭載し
た基板もしくはテープキャリアとを有する半導体装置で
あって、前記半導体チップと電気的に接続された電極を
複数前記基板又はキャリアテープ上の半導体チップの周
囲に所望の間隔で並設し、前記複数の電極の内の特定電
極について同一機能を有するように配線によってつなげ
られた複数の同一機能電極によって形成し、該複数の同
一機能電極における選択された位置の同一機能電極に対
して回路基板へ電気的に接続するための突起状の電極部
材を形成することを特徴とする半導体装置。 - 【請求項5】少なくとも回路基板または他の半導体装置
へ電気的に接続する電極部分を露出させて樹脂封止して
構成することを特徴とする請求項1または2または3ま
たは4記載の半導体装置。 - 【請求項6】半導体チップと、該半導体チップを搭載し
た基板もしくはテープキャリアとを有し、前記半導体チ
ップと電気的に接続された電極を複数前記基板又はキャ
リアテープ上の半導体チップの周囲に所望の間隔で並設
し、前記複数の電極における選択された位置の電極に対
して突起状の電極部材を形成した半導体装置を、回路基
板上において前記突起状の電極部材に対応する位置に形
成した電極に対して前記突起状の電極部材を結合させて
電気的に接続して前記回路基板に対して実装することを
特徴とする半導体装置の実装構造体。 - 【請求項7】半導体チップと、該半導体チップを搭載し
た基板もしくはテープキャリアとを有し、前記半導体チ
ップと電気的に接続された電極を複数前記基板又はキャ
リアテープ上の半導体チップの周囲に所望の間隔で並設
し、前記複数の電極の内の特定電極について同一機能を
有するように配線によってつなげられた複数の同一機能
電極によって形成し、該複数の同一機能電極における選
択された位置の同一機能電極に対して突起状の電極部材
を形成した半導体装置を、回路基板上において前記突起
状の電極部材に対応する位置に形成した電極に対して前
記突起状の電極部材を結合させて電気的に接続して前記
回路基板に対して実装することを特徴とする半導体装置
の実装構造体。 - 【請求項8】半導体チップと、表面に該半導体チップを
搭載した基板もしくはテープキャリアとを有する半導体
装置であって、前記半導体チップと電気的に接続され、
前記基板又はキャリアテープの表面及び裏面に互いに電
気的に接続して形成された電極を複数前記基板又はキャ
リアテープ上の半導体チップの周囲に所望の間隔で並設
し、前記複数の電極の内の特定電極について同一機能を
有するように配線によってつなげられた複数の同一機能
電極によって形成し、該複数の同一機能電極における一
部の同一機能電極を前記半導体チップから電気的に切り
離したことを特徴とする半導体装置。 - 【請求項9】半導体チップと、表面に該半導体チップを
搭載した基板もしくはテープキャリアとを有する半導体
装置であって、前記半導体チップと電気的に接続され、
前記基板又はキャリアテープの表面および裏面に互いに
電気的に接続して形成された電極を複数前記基板又はキ
ャリアテープ上の半導体チップの周囲に所望の間隔で並
設し、前記複数の電極の内の特定電極について同一機能
を有するように配線によってつなげられた複数の同一機
能電極によって形成し、該複数の同一機能電極における
選択された位置の同一機能電極および前記特定電極以外
の複数の電極に対して突起状の電極部材を形成し、更に
複数の同一機能電極における一部の同一機能電極を前記
半導体チップから電気的に切り離したことを特徴とする
半導体装置。 - 【請求項10】少なくとも前記基板もしくはテープキャ
リアの表面および裏面に形成された電極部分を露出させ
て樹脂封止して構成したことを特徴とする請求項8また
は9記載の半導体装置。 - 【請求項11】半導体チップと、該半導体チップを搭載
した基板もしくはテープキャリアとを有し、前記半導体
チップと電気的に接続され、前記基板又はキャリアテー
プの表面および裏面に互いに電気的に接続して形成され
た電極を複数前記基板又はキャリアテープ上の半導体チ
ップの周囲に所望の間隔で並設し、前記複数の電極の内
の特定電極について同一機能を有するように配線によっ
てつなげられた複数の同一機能電極によって形成し、該
複数の同一機能電極における選択された位置の同一機能
電極および前記特定電極以外の複数の電極に対して突起
状の電極部材を形成し、更に複数の同一機能電極におけ
る一部の同一機能電極を前記半導体チップから電気的に
切り離した半導体装置を複数互いに前記突起状の電極部
材で接合して積層することを特徴とする積層型半導体装
置。 - 【請求項12】半導体チップと、該半導体チップを搭載
した基板もしくはテープキャリアとを有し、前記半導体
チップと電気的に接続され、前記基板又はキャリアテー
プの表面および裏面に互いに電気的に接続して形成され
た電極を複数前記基板又はキャリアテープ上の半導体チ
ップの周囲に所望の間隔で並設し、前記複数の電極の内
の特定電極について同一機能を有するように配線によっ
てつなげられた複数の同一機能電極によって形成し、該
複数の同一機能電極における選択された位置の同一機能
電極および前記特定電極以外の複数の電極に対して突起
状の電極部材を形成し、更に複数の同一機能電極におけ
る一部の同一機能電極を前記半導体チップから電気的に
切り離した半導体装置を複数互いに前記突起状の電極部
材で接合して積層した積層半導体装置を、最下層の半導
体装置に形成される突起状の電極部材を回路基板上に形
成された電極に接合して回路基板に実装することを特徴
とする積層型半導体装置の実装構造体。 - 【請求項13】半導体チップと、表面に該半導体チップ
を搭載した基板もしくはテープキャリアとを有する半導
体装置であって、前記半導体チップと電気的に接続さ
れ、前記基板又はキャリアテープの表面および裏面に互
いに電気的に接続して形成された電極を複数前記基板又
はキャリアテープ上の半導体チップの周囲に所望の間隔
で並設し、前記表面および裏面のどちらか一方の面に形
成された複数の電極における選択された位置の電極に対
して球状の電極部材を形成することを特徴とする半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34785996A JPH10189813A (ja) | 1996-12-26 | 1996-12-26 | 半導体装置および積層型半導体装置並びにこれらの実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34785996A JPH10189813A (ja) | 1996-12-26 | 1996-12-26 | 半導体装置および積層型半導体装置並びにこれらの実装構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10189813A true JPH10189813A (ja) | 1998-07-21 |
Family
ID=18393090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34785996A Pending JPH10189813A (ja) | 1996-12-26 | 1996-12-26 | 半導体装置および積層型半導体装置並びにこれらの実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10189813A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002063681A1 (en) * | 2001-02-08 | 2002-08-15 | Hitachi, Ltd. | Semiconductor integrated circuit device and its manufacturing method |
JP2004521466A (ja) * | 2001-03-22 | 2004-07-15 | マイクロエミッシブ ディスプレイズ リミテッド | エレクトロルミネセンス装置の製法 |
-
1996
- 1996-12-26 JP JP34785996A patent/JPH10189813A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002063681A1 (en) * | 2001-02-08 | 2002-08-15 | Hitachi, Ltd. | Semiconductor integrated circuit device and its manufacturing method |
US6867123B2 (en) | 2001-02-08 | 2005-03-15 | Renesas Technology Corp. | Semiconductor integrated circuit device and its manufacturing method |
KR100895549B1 (ko) * | 2001-02-08 | 2009-04-29 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적회로장치 및 그 제조방법 |
JP2004521466A (ja) * | 2001-03-22 | 2004-07-15 | マイクロエミッシブ ディスプレイズ リミテッド | エレクトロルミネセンス装置の製法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6424030B2 (en) | Semiconductor memory module having double-sided stacked memory chip layout | |
US4982265A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
JP2603636B2 (ja) | 半導体装置 | |
JP2003110084A (ja) | 半導体装置 | |
JP4828202B2 (ja) | モジュール半導体装置 | |
US20120153435A1 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
JP2004095799A (ja) | 半導体装置およびその製造方法 | |
EP0304263A2 (en) | Semiconductor chip assembly | |
US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
TWI770287B (zh) | 半導體裝置 | |
JP2001094041A (ja) | マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法 | |
JPH10189813A (ja) | 半導体装置および積層型半導体装置並びにこれらの実装構造体 | |
JP4083376B2 (ja) | 半導体モジュール | |
US7105926B2 (en) | Routing scheme for differential pairs in flip chip substrates | |
JPH10173087A (ja) | 半導体集積回路装置 | |
WO1999013509A1 (en) | Semiconductor device | |
US10902867B1 (en) | Interconnect die for multichannel tape head assembly | |
JP2005101186A (ja) | 積層型半導体集積回路 | |
US6188133B1 (en) | Semiconductor with plurality of connecting parts arranged on lower surface of a substrate | |
JP2002270643A (ja) | 半導体チップ及び半導体装置 | |
JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ | |
JPH0878573A (ja) | Bgaパッケージ | |
JPS5873142A (ja) | マルチチツプlsiパツケ−ジ | |
JPH1174399A (ja) | 半導体装置 |