IT8023632A1 - Circuito integrato monolitico cosiddetto cmos - Google Patents
Circuito integrato monolitico cosiddetto cmos Download PDFInfo
- Publication number
- IT8023632A1 IT8023632A1 IT1980A23632A IT2363280A IT8023632A1 IT 8023632 A1 IT8023632 A1 IT 8023632A1 IT 1980A23632 A IT1980A23632 A IT 1980A23632A IT 2363280 A IT2363280 A IT 2363280A IT 8023632 A1 IT8023632 A1 IT 8023632A1
- Authority
- IT
- Italy
- Prior art keywords
- drain
- field effect
- area
- substrate
- zone
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 22
- 230000005669 field effect Effects 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
DESRIZIONE DELL'INVENZIONE
Questa invenzione riguarda un circuito integrato monolitico cosidetto CMOS comprendente una coppia di transistori ad effetto di campo a porta isolata, complementari, con la zona di sorgente (source) e la zona di pozzo (drain) di un transistore ad effetto di campo essendo predisposte superficialmente in una area a forma di piazzuola di un secondo tipo di conduttivit? inserita nella parte superficiale di un substrato semiconduttore di un primo tipo di conduttivit?, con la zona di sorgente come pure la zona di pozzo dell'altro transistore ad effetto di campo essendo inserite nella parte superficiale del substrato e comprendente.una connessione galvanica esistente tra i due elettrodi di pozzo dei due transistori ad effetto di campo ai quali ? applicato il segnale di ingresso, come ? noto dalla rivista tecnica tedesca "Elektronik", (1971) N. 4 pag. da 111 a 116. In questo tipo di circuito integrato monolitico cosidetto CMOS ? stato notato che in seguito all'applicazione di una tensione molto ripida o di impulsi di interferenza, attraverso il circuito integrato monolitico CMOS si pu? verificare un corto circuito che probabilmente ne provoca la distruzione. Questo fenomeno ? notato principalmente nel caso di circuiti CMOS comprendenti elettrodi di porta (gate) in alluminio con un'alta tensione di soglia,e che sono predisposti per il funzionamento in alte tensioni di alimentazione.
Si era supposto che ci? fosse dovuto alle capacit? di sovrapposizione tra gli elettrodi di porta e le zone di pozzo (drain). Infatti, nel caso dell'invertitore in CMOS, gli elettrodi di porta e gli elettrodi di pozzo (drain) del.transistore a canale-n e a canale-p sono collegati l'uno con l'altro tramite tracciati conduttori in alluminio evaporato. Perci? durante il processo di commutazione, una parte della variazione di tensione in corrispondenza dell'elettrodo di porta viene trasferita dalla capacit? di sovrapposizione dell'elettrodo di porta, capacitivamente, alla zona di pozzo (drain) dei transistori.
Perci? un gradino di tensione infinitamente ripido UG applicato all'elettrodo di porta, causa una variazione di tensione sull'elettrodo di pozzo (drain):
In cui ? la capacit? di sovrapposizione tra l'elettrodo di porta e la zona di pozzo (drain), e C ? l'intera capacit? nodale sul lato del pozzo
K
(drain) includente C? .
Quando si considera il caso in cui il potenziale di porta (gate) varia dal suo valore "pi? positivo" al suo valore "pi? negativo", a causa di una divisione capacitiva di tensione, il potenziale di porta (gate) del transistore a canale-n, varier? da
Poich? l'area a forma di piazzuola, a regime, ? collegata a massa, ne deriva, a causa del gradino di tensione tramite la giunzione di pozzo (drain), una caduta di tensione ?UD che/secondo un calcolo, pu? ammontare a 2 Volt. La zona di pozzo (drain) diventa negativa rispetto all'area a forma di piazzuola ed inizia a estrarre una corrente diretta allorch?
cio?, maggiore della tensione di soglia della giunzione pn di pozzo (drain) In questa condizione, una corrente diretta fluir? attraverso questa giunzione?pn e, come ? ben noto, condurr? ad una iniezione di portatori di cariche entro il lato ad alto valore ohmico, cio? entro l'area a forma di piazzuola adiacente alla giunzione pn di pozzo (drain). Poich? la giunzione-pn, polarizzata inversamente, ? posizionata nelle immediate vicinanze tra l'area a forma di piazzuola e il substrato, detta giunzione-pn agir? come una giunzione di collettore sugli elettroni iniettati dalla zona di pozzo entro la zona a forma di piazzuola drogata di tipo p. Ad un tasso di iniezione sufficientemente alto, la tensione si scarica attraverso la giunzione-pn tra l'area a forma di piazzuola e il substrato. L'ultimo perde il suo effetto barriera e causa cos? la commutazione attraverso la struttura a quattro strati canale-n-sorgente/piazzuola-p/substrato-n/canale-p-zona di. sorgente, questo essendo generalmente riferito come "effetto tiristore".
Questa identificazione ? il punto di partenza sul quale si basa l'invenzione. Per consentire lo stabilirsi dell'effetto tiristore, ? necessario soddisfare la seguente condizione:
In pratica UD non raggiunger? comple?am ?nte il suo valore m assimo teorico
perch? la differenza di potenziale tra la zona di pozzo (drain) e la zona di sorgente del transistore ad effetto di campo a canale-n che ne risulta, inizier? immediatamente a compensarsi per mezzo del flusso di corrente attraverso il transistore che ? ancora nello stato di conduzione, con le parti "sorgente" (source) e "pozzo" (drain) essendo cambiate a causa delle condizioni di potenziale durante questa fase di compensazione.
Quando non ha superato, durante questa fase, il valore critico necessario per l'innesco, per esempio
ailora l'effetto tiristore non avr? luogo e l'operazione di commutazione si compier? normalmente: il transistore a canale-p ? diventato conduttivo, il transistor?.a canale-n ? reso non conduttivo, e il potenziale di pozzo (drain) (in corrispondenza dell'uscita dell'invertitore) raggiunge il suo valore "pi? positivo" UB.
Naturalmente, l'effetto tiristore pu? anche essere soppresso mediante un pilotaggio pi? lento e applicando fronti di tensione piatti agli elettrodi di porta, mediante progetto altamente resistivo dello stadio pilota, (piccoli rapporti W/L), ampliando la capacit? C nodale, per esempio, ampliando le aree diffuse della zona di pozzo (drain) o riducendo l'effetto di iniezione zona di.drain-piazzuola-substrato, sebbene non senza difficolt? e non senza causare ulteriori inconvenienti, come una perdita in velocit?.
Perci? lo scopo dell'invenzione ? quello di provvedere un circuito integrato monolitico CMOS nel quale venga evitato il non desiderato effetto tiristore precedentemente menzionato, impedendo cos? che il dispositivo venga distrutto dagli impulsi.
Nel caso di un circuito integrato monolitico CMOS incastonato in un substrato di silicio ? possibile usare, per esempio un contatto Ai-Si il quale impedisce che il potenziale della zona di pozzo (drain) diventi capacitivamente abbassato al disotto di quello della piazzuola-p pi? della tensione di soglia Schottky. Tuttavia e anche possibile usare altri metalli per stabilire il contatto della barriera Schottky, come ? noto, vedasi per esempio la rivista tecnica "Solid-State Electronics" Voi. 14 (1971) da pag. 71 a 75e"lEEE Transactions on Electron Devices" Voi. ED-16 N? 1 (Jan.
1969) da pag. 58 a 63. In questo modo ? assicurato che la tensione di soglia (tensione di soglia nella direzione diretta) del contatto della bar? riera di Schottky rimane ai disotto di quello di una giunzione-pn.
Poich? di conseguenza, la tensione di soglia Schottky ? pi? bassa di quella della giunzione-pn della zona di pozzo (drain), la corrente, senza portatori di carica minoritari, circolante attraverso il contatto di barriera Schottky, condurr? ad una scarica sul lato del pozzo (drain), impedendo cos? un flusso di corrente diretta con una iniezione attraverso la giunzione-pn della zona di pozzo (drain).
Analogamente ed in accordo con una ulteriore realizzazione del circuito integrato monolitico CMOS secondo l'invenzione, ? anche possibile provvedere un contatto di barriera Schottky tra la zona pozzo (drain) del transistore a canale-p e il substrato. Tuttavia, in molti casi, un contatto di barriera Schottky sul lato del transistore ad effetto di campo a canale-n sar? sufficiente, perch? l? il pericolo di una iniezione .all'interno della giunzione-pn tra l'area a forma di piazzuola e la zona di pozzo (drain) ? pi? grande (maggiore ) che se si dovesse estendere dalla zona di pozzo (drain)del transistore ad effetto di campo a canale-p.
L'invenzione sar? ora spiegata facendo riferimento alle fig. 1 a 4 dei disegni allegati, nei quali:
la fig. 1, parzialmente in una vista in sezione presa quasi verticalmente attraverso un substrato a forma di piatto, mostra un circuito invertitore CMOS integrato monolitico del tipo tradizionale.
la fig. 2 mostra tre schemi di circuiti equivalenti attinenti al percorso della corrente del potenziale da zero a UB estendentesi attraverso l'area a forma di piazzuola e il substrato,
la fig. 3 mostra una ulteriore realizzazione del circuito invertitore CMOS integrato monolitico comprendente un ulteriore contatto di barrie? ra Schottky, e
la fig. 4 mostra i due schemi di circuiti equivalenti inerenti ai diodi a barriera Schottky sia su l'area a forma di piazzuola drogata-p che sul substrato-n.
La fig. 1, in una vista in sezione, mostra un circuito integrato monolitico CMOS del tipo tradizionale, collegato come un invertitore.
Per stabilire un transistore ad effetto di campo a canale-n, un'area 2 di conduzione tipo p a forma di piazzuola ? stata inserita in un substrato di tipo-n; ci? pu? essere effettuato nel modo tradizionale servendosi di un processo di diffusione planare. Inserite in questa area 2, vi sono la zona di pozzo 5 (drain) e la zona di sorgente 10 (source) mentre in prossimit? dell'area 2 formante una giunzione=pn 7 con il substrato 1, la zona 6 di pozzo (drain), e la zona 9 di sorgente (source) del transistore ad effettodi campo a canale-p sono state prodotte mediante diffusione planare. Il segnale di ingresso ? applicato, in corrispondenza di U , alla connessione galvanica tra i due elettrodi di porta 11 e 12. L'alimentazione con UB > 0 ? applicata tra il substrato e la zona 9 di sorgente (source) da una parte, e la zona 2 a forma di isola a potenziale zero, dall'a.ltra.
La fig. 2 mostra lo schema del circuito equivalente di fig. 1 comprendente i tre diodi-?? tra le rispettive zone 1, 2, 6 e 10, i numeri di riferimento dei quali essendo attaccati alle connessioni che si estendono tra i diodi-pn.
La fig. 2a riguarda il caso ideale dove
La fig. 2b riguarda il caso dove il tiristore ? "innescato" dal transistore-pn parassitico, con l'innesco effettuato attraverso la zona 5 di pozzo (drain) che, per cos? dire, ? da considerarsi come una zona di emettitore ausiliaria di un tiristore avente la seguente successione di zone: Zona 10 di sorgente (source)/area 2 a forma di piazzuola/substrato 1/ zona 9 di sorgente (source). Di conseguenza, la zona 5 di pozzo (drain) ? da considerare come zona di emettitore di uno schema di circuito equivalente del transistore parassitico al quale viene temporaneamente applicata una tensione
La fig- 2c si riferisce al caso in cui un tiristore ? innescato da un transistore-pnp T2 parrassitico che usa la zona 6 di pozzo (drain) come zona di emettitore. A questo, per ottenere l'innesco, viene applicata la tensione ammesso che, come di consueto, sia usato il silicio come materiale semiconduttore.
La fig. 3 ? una vista in sezione trasversale corrispondente alla fig. 1, mostrante un circuito integrato monolitico CMOS secondo l'invenzione ciascuno impiegante un contatto 3 o 4 a barriera Schottky, collegato alla zona 5 di pozzo (drain) del transistore ad effetto di campo a canale-n o alla zona 6 di drain del transistore ad effetto di campo a canale-p rispettivamente. Tuttavia, nella maggiore parte dei casi, il contatto 4 a barriera Schottky sul substrato 2 pu? essere omesso, perch? normalmente la zona 5 di pozzo (drain) del transistore ad effetto di campo a canale-n verr? a trovarsi molto pi? vicino alla giunzione 7-pn agente come giunzione di collettore del tiristore sopramenzionato, cio? tra la piazzuola e il substrato 1, della zona 6 di pozzo (drain) del transistore ad effetto di campo a canale-p.
La fig. 4a mostra lo schema di un circuito equivalente relativo al contatto 3 a barriera Schottky sull'area 2 a forma di piazzuola, con un transistore T1 parassitico e la zona 5 di pozzo (drain) diventati efficaci, mentre la fig. 4b mostra lo schema di un circuito equivalente relativo al caso in cui il contatto 4 a barriera Schottky ? predisposto sul substrato 1 con il transistore parassitico T2, rispettivamente.
Claims (2)
1. Circuito integrato monolitico in CMOS comprendente una coppia di transistori complementari ad effetto di campo a porta isolata, con la zona di sorgente (source) e la zona di pozzo (drain) di un transistore ad effetto di campo predisposte sulla superficie di una zona a forma di piazzuola di un secondo tipo di conduttivit? inserita all'interno della superficie di un substrato semiconduttore di un primo tipo di conduttivit?, con ambedue le zone di sorgente (source) e di pozzo (drain) di un secondo transistore ad effetto di campo essendo inserite all'interno della superficie del substrato e comprendente una connessione galvanica tra gli elettrodi di pozzo (drain) dei due transistori ad effetto di campo ai quali viene applicato il segnale di ingresso, caratterizzato dal fatto che:
l'area a forma di piazzuola ? fissata ad un contatto a barriera Schottky avente una tensione di soglia pi? bassa di quella della giunzione-pn tra detta area ? forma di piazzuola e la zona di pozzo (drain) del transistore ad effetto di campo situato entro detta area a forma di piazzuola, e detto contatto a barriera Schottky ? in contatto con la connessione galvanica tra le due zone di pozzo (drain) .
2. Circuito integrato monolitico CMOS secondo la rivendicazione 1, caratterizzato dal fatto che il substrato ? fissato ad un ulteriore contatto a barriera Schottky avente una tensione di soglia pi? bassa di quella della-giunzione?pn tra detta zona di pozzo (drain) del transistore ad effetto di campo situato nel substrato e detto substrato, e detto ulteriore contatto a barriera schottky ? in contatto con la connessione galvanica tra dette due zone di pozzo (drain).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2929869A DE2929869C2 (de) | 1979-07-24 | 1979-07-24 | Monolithisch integrierte CMOS-Inverterschaltungsanordnung |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| IT8023632A0 IT8023632A0 (it) | 1980-07-23 |
| IT8023632A1 true IT8023632A1 (it) | 1982-01-23 |
| IT1193544B IT1193544B (it) | 1988-07-08 |
Family
ID=6076567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| IT23632/80A IT1193544B (it) | 1979-07-24 | 1980-07-23 | Circuito integrato monolitico cosiddetto cmos |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS5618459A (it) |
| DE (1) | DE2929869C2 (it) |
| FR (1) | FR2462025A1 (it) |
| GB (1) | GB2054955B (it) |
| IE (1) | IE50350B1 (it) |
| IT (1) | IT1193544B (it) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57177554A (en) * | 1981-04-27 | 1982-11-01 | Hitachi Ltd | Semiconductor integrated circuit device |
| EP0166386A3 (de) * | 1984-06-29 | 1987-08-05 | Siemens Aktiengesellschaft | Integrierte Schaltung in komplementärer Schaltungstechnik |
| DE3685169D1 (de) * | 1985-08-26 | 1992-06-11 | Siemens Ag | Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator und einer schottky-diode. |
| US11342916B2 (en) | 2008-12-23 | 2022-05-24 | Schottky Lsi, Inc. | Schottky-CMOS asynchronous logic cells |
| US8476689B2 (en) | 2008-12-23 | 2013-07-02 | Augustine Wei-Chun Chang | Super CMOS devices on a microelectronics system |
| US9853643B2 (en) | 2008-12-23 | 2017-12-26 | Schottky Lsi, Inc. | Schottky-CMOS asynchronous logic cells |
| WO2016057973A1 (en) * | 2014-10-10 | 2016-04-14 | Schottky Lsi, Inc. | Super cmos (scmostm) devices on a microelectronic system |
| US11955476B2 (en) | 2008-12-23 | 2024-04-09 | Schottky Lsi, Inc. | Super CMOS devices on a microelectronics system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3673428A (en) * | 1970-09-18 | 1972-06-27 | Rca Corp | Input transient protection for complementary insulated gate field effect transistor integrated circuit device |
| JPS568501B2 (it) * | 1973-05-12 | 1981-02-24 | ||
| JPS5211880A (en) * | 1975-07-18 | 1977-01-29 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS5211885A (en) * | 1975-07-18 | 1977-01-29 | Toshiba Corp | Semiconductor integrated circuit device |
| JPS6043666B2 (ja) * | 1976-10-18 | 1985-09-30 | 株式会社日立製作所 | 相補形ｍｉｓ半導体装置 |
| JPS53105985A (en) * | 1977-02-28 | 1978-09-14 | Nec Corp | Conmplementary-type insulating gate field effect transistor |
-
1979
- 1979-07-24 DE DE2929869A patent/DE2929869C2/de not_active Expired
-
1980
- 1980-06-19 GB GB8020110A patent/GB2054955B/en not_active Expired
- 1980-07-18 JP JP9860980A patent/JPS5618459A/ja active Pending
- 1980-07-23 FR FR8016206A patent/FR2462025A1/fr active Granted
- 1980-07-23 IE IE1530/80A patent/IE50350B1/en unknown
- 1980-07-23 IT IT23632/80A patent/IT1193544B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| GB2054955B (en) | 1983-05-11 |
| DE2929869A1 (de) | 1981-02-19 |
| JPS5618459A (en) | 1981-02-21 |
| FR2462025B1 (it) | 1983-11-18 |
| IE801530L (en) | 1981-01-24 |
| IE50350B1 (en) | 1986-04-02 |
| IT8023632A0 (it) | 1980-07-23 |
| GB2054955A (en) | 1981-02-18 |
| FR2462025A1 (fr) | 1981-02-06 |
| IT1193544B (it) | 1988-07-08 |
| DE2929869C2 (de) | 1986-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112016006255T5 (de) | Halbleitervorrichtung | |
| EP0143157B1 (en) | Charge pumping circuit for a substrate voltage generator | |
| US8294206B2 (en) | Integrated circuit device and method for its production | |
| US5138415A (en) | Photo-semiconductor device with a zero-cross function | |
| IT8023632A1 (it) | Circuito integrato monolitico cosiddetto cmos | |
| US4080616A (en) | Electrostatic puncture preventing element | |
| JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| KR930005498B1 (ko) | 반도체 집적 회로 | |
| US4539490A (en) | Charge pump substrate bias with antiparasitic guard ring | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| US5497011A (en) | Semiconductor memory device and a method of using the same | |
| JPH0738434B2 (ja) | 相補性回路技術による集積回路 | |
| US3456166A (en) | Junction capacitor | |
| US3718826A (en) | Fet address decoder | |
| US4509068A (en) | Thyristor with controllable emitter short circuits and trigger amplification | |
| US4035782A (en) | Charge coupled device circuit for use with a semiconductor Storage Unit or a semiconductor Logical Unit | |
| CN105845738B (zh) | 高压电阻 | |
| JPS6467966A (en) | Semiconductor device | |
| JP7184681B2 (ja) | 半導体装置およびその制御方法 | |
| JPS5950224B2 (ja) | 半導体装置 | |
| US5514894A (en) | Protection circuit device for a semiconductor integrated circuit device | |
| JPS5543864A (en) | Mis semiconductor device | |
| DE3641133A1 (de) | Integrierte halbleiterschaltungseinrichtung | |
| US3454795A (en) | Semiconductive field-controlled diode device | |
| JPS627554B2 (it) |