FR3082052A1 - Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable - Google Patents

Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable Download PDF

Info

Publication number
FR3082052A1
FR3082052A1 FR1854829A FR1854829A FR3082052A1 FR 3082052 A1 FR3082052 A1 FR 3082052A1 FR 1854829 A FR1854829 A FR 1854829A FR 1854829 A FR1854829 A FR 1854829A FR 3082052 A1 FR3082052 A1 FR 3082052A1
Authority
FR
France
Prior art keywords
voltage
value
terminal
transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1854829A
Other languages
English (en)
Other versions
FR3082052B1 (fr
Inventor
Philippe Galy
Renan LETHIECQ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR1854829A priority Critical patent/FR3082052B1/fr
Priority to US16/429,544 priority patent/US10659034B2/en
Priority to CN201920821398.3U priority patent/CN209993598U/zh
Priority to CN201910475230.6A priority patent/CN110556372A/zh
Publication of FR3082052A1 publication Critical patent/FR3082052A1/fr
Application granted granted Critical
Publication of FR3082052B1 publication Critical patent/FR3082052B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Dispositif électronique intégré, comprenant un substrat de type silicium sur isolant et au moins un transistor MOS (TR) réalisé dans et sur ledit substrat, et comprenant une région de grille (G) configurée pour recevoir une tension de commande, une grille arrière (BG) configurée pour recevoir une tension d'ajustement, et dans lequel la région source (S) comporte une première borne (B1) destinée à être reliée à une tension de référence et une deuxième borne (B2) réalisées de part et d'autre d'une portion résistive (Rs) de la région de source (S), la première borne (B1) étant configurée pour délivrer une tension dont la valeur est représentative de la température du dispositif (DIS), le dispositif (DIS) comportant des moyens d'ajustement (MA) configurés pour délivrer sur la grille arrière (BG), une tension d'ajustement dont la valeur dépend de la valeur de la tension de commande et de la valeur de la tension délivrée par la première borne (B1).

Description

Dispositif électronique intégré destiné à fonctionner dans des environnements à température variable.
Des modes de réalisation de l’invention concernent les circuits intégrés, notamment les circuits intégrés destinés à fonctionner dans des environnements à température variable, et en particulier la gestion des courants de tels circuits intégrés.
Il est connu que le fonctionnement d’un circuit intégré peut être altéré par des variations de température. Par exemple, la résistivité du silicium augmente avec la température, ce qui peut entraîner une chute de la valeur du courant lors du fonctionnement.
En outre, une augmentation de la température peut également augmenter la valeur des courants de fuite des composants, typiquement des transistors, ce qui est particulièrement problématique dans le cas de dispositifs comportant de nombreux composants.
Il existe donc un besoin d’obtenir un dispositif dans lequel l’influence de la température sur le fonctionnement et sur les courants de fuite du circuit intégré est réduite.
Selon un aspect, il est proposé un dispositif électronique intégré, comprenant un substrat de type silicium sur isolant et au moins un transistor MOS réalisé dans et sur ledit substrat, et comprenant une région de grille configurée pour recevoir une tension de commande, une grille arrière configurée pour recevoir une tension d’ajustement, et dans lequel la région source comporte une première borne destinée à être reliée à une tension de référence, par exemple la masse, et une deuxième borne réalisées de part et d’autre d’une portion résistive de la région de source, la deuxième borne étant configurée pour délivrer une tension dont la valeur est représentative de la température du dispositif.
Le dispositif comporte des moyens d’ajustement configurés pour délivrer, sur la grille arrière, ladite tension d’ajustement dont la valeur dépend de la valeur de la tension de commande et de la valeur de la tension délivré par la deuxième borne.
Ainsi il est possible de moduler la valeur du courant en fonction de la température du dispositif, ce qui permet avantageusement d’éviter une trop forte variation du courant de fonctionnement du transistor ou une trop forte augmentation des courants de fuite.
La portion résistive peut être surmontée par une ligne de matériau de grille électriquement isolée de la portion résistive par un matériau diélectrique et s’étendant depuis la région de grille perpendiculairement à celle-ci en formant une continuité de matière avec celle-ci, les polarisations de la grille et de la grille arrière étant aptes à faire varier la valeur résistive de la portion résistive.
Ainsi on peut avantageusement commander la valeur résistive de la portion résistive, notamment en fonction de la température du dispositif, ce qui permet avantageusement un contrôle du courant de fonctionnement et des courants de fuite accrus.
La tension de commande peut prendre une première valeur correspondant à un état passant du transistor, par exemple 1 volt, et une deuxième valeur correspondant à un état bloqué du transistor, par exemple 0 volt, et les moyens d’ajustement sont configurés pour délivrer la tension d’ajustement ayant un premier état, par exemple un état positif, sur la grille arrière lorsque la tension de commande a la première valeur, et pour délivrer la tension de commande ayant un deuxième état, par exemple un état négatif, sur la grille arrière lorsque la tension de commande a la deuxième valeur, et pour ajuster la valeur de la tension d’ajustement en fonction de la température du dispositif.
Les moyens d’ajustement peuvent comporter un convertisseur de niveau comportant une entrée couplée à la grille et une sortie, et un transistor couplé entre la sortie du convertisseur de niveau et la grille arrière, et dont la grille est couplée à la deuxième borne, la sortie du convertisseur de niveau étant configurée pour délivrer une tension positive si la tension sur sa borne d’entrée est positive, et une tension négative si la tension sur la borne d’entrée est nulle.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation de l’invention, nullement limitatifs, et des dessins annexés sur lesquels
- les figures 1 à 4 illustrent des modes de réalisation de
Γ invention.
Les figures 1 et 2 illustrent un dispositif électronique intégré
DIS dont la figure 2 est une vue schématique d’un point de vue électrique.
Le dispositif électronique DIS comporte un transistor TR, par exemple un transistor MOS réalisé sur un substrat de type silicium sur isolant (SOI, Silicon On Insulator), et des moyens d’ajustement MA non représentés sur la figure 1 à des fins de simplification.
Classiquement, le substrat est un film semi-conducteur disposé au-dessus d’une couche isolante enterrée (connue par l’homme du métier sous le vocable BOX (« Buried OXyde »), elle-même située audessus d’un substrat porteur, par exemple un caisson semi-conducteur.
Le transistor TR comporte classiquement une région semiconductrice de source S, une région semi-conductrice de drain D et une région de grille G. La zone active du transistor TR est isolée des autres composants du dispositif par une région isolante TI, par exemple du type tranchée peu profonde (STI : « Shallow Trench Isolation »).
Des contacts sont réalisés dans différentes régions du transistor TR, par exemple des contacts en tungstène. Les zones d’implantation des contacts sont ici siliciurées.
Par exemple, le dispositif DIS comporte ici plusieurs contacts de drain CD, réalisés le long de la région de drain D. La totalité de la surface de la région de drain est ici siliciurée, et la résistance entre deux contacts de drain distincts est donc très faible, proche de zéro.
Les contacts de drain CD sont mutuellement couplés, par exemple via des pistes métalliques de la partie d’interconnexion du dispositif.
Des contacts de grille CG sont réalisés de part et d’autre de la région de grille G, et puisque toute la surface de la région de grille est ici siliciurée, la résistivité entre les contacts situés de part et d’autre de la ligne de grille est très faible. Cela permet notamment une polarisation uniforme de la région de grille.
Les contacts de grille CG sont également mutuellement couplés via des pistes métalliques.
Une région de prise de contact de caisson RPC est réalisée au sein de la région isolante TI, et permet de polariser le caisson du transistor TR, qui se comporte alors comme une grille arrière pour le transistor TR.
La région de prise de contact de caisson RPC comporte une pluralité de contacts de caisson CBG mutuellement couplés, et est siliciurée sur toute sa surface.
La région de source S comporte deux contacts formant une première borne B1 et une deuxième borne B2, réalisés en deux endroits de la région de source, de part et d’autre d’une portion résistive RS non siliciurées de la région de source.
Ainsi, la résistivité entre la première borne B1 et la deuxième borne B2 est plus importante, par exemple ici de l’ordre de 10 kiloohms. La première borne B1 et la deuxième borne B2 ne sont pas électriquement couplées par des pistes métalliques de la partie d’interconnexion, comme c’est le cas pour les contacts de drain CD, les contacts de grille CG et les contacts de caisson CBG.
Comme l’illustre la figure 2, le transistor TR avec sa portion non siliciurée RS peut être représenté fonctionnellement comme deux transistors TRI et TR2 ayant leurs grilles mutuellement couplées, leurs grilles arrière BG mutuellement couplées et leurs régions de drain mutuellement couplées, et leurs régions de source mutuellement couplées par l’intermédiaire de la résistance RS.
La première borne B1 est ici couplée à la masse.
Le transistor TR peut être soit dans un état bloqué, ici lorsque la tension VG sur sa grille G, ou tension de commande, et la tension de drain VD sont égales à 0 volt, soit dans un état passant, ici lorsque la tension de commande VG et la tension de drain VD sont égales à 1 volt.
Lorsque le transistor TR est dans un état passant, un premier courant II circule au travers du premier transistor TRI, entre le drain D et la première borne Bl, c’est-à-dire du drain D vers la masse.
Et, un deuxième courant 12 circule au travers du deuxième transistor TR2, entre le drain D et la deuxième borne B2, puis de la deuxième borne B2 vers la première borne Bl, c’est-à-dire vers la masse au travers de la résistance RS.
Il convient de noter ici que le premier courant II et le deuxième courant 12 sont utilisés à des fins de simplification ; en pratique, la distribution du courant varie progressivement le long du substrat du transistor TR.
Ainsi, la tension VS2 sur la deuxième borne B2 dépend de la valeur du deuxième courant 12 et de la valeur de la résistance RS.
Et, puisque la résistance RS est une portion de silicium, sa valeur dépend notamment de la température du silicium, et augmente avec celle-ci.
La tension VS2 dépend donc de la température de la résistance RS, et est donc représentative de la température du dispositif DIS.
Lorsque le transistor TR est dans son état bloqué, un courant de fuite peut circuler entre le drain D et la source S du transistor TR. Ce phénomène, classique et bien connu de l’homme du métier, peut s’avérer particulièrement gênant lorsque le dispositif comporte un nombre important de transistors. En effet, la multiplication des courants de fuite, en plus de générer une consommation supplémentaire du dispositif DIS, peut entraîner un surchauffe du dispositif DIS par effet Joule.
Il est en outre connu que la valeur des courants de fuite au sein d’un transistor augmente avec la température.
Ainsi, grâce aux courants de fuite traversant le deuxième transistor TR2 et la résistance RS, il est possible de connaître la température du dispositif DIS par la lecture du potentiel VS2 sur la deuxième borne B2.
Les moyens d’ajustement MA comportent une borne d’entrée BE, couplée aux contacts de grille CG du transistor TR, une borne de sortie BS couplée au contact de caisson CBG, c’est à dire à la grille arrière du transistor TR, et apte à délivrer une tension d’ajustement
VA, et une borne de commande BCT couplée à la deuxième borne B2 et apte à recevoir la tension VS2.
Les moyens d’ajustement MA sont configurés pour délivrer une tension ayant un premier état, ici un état positif, lorsque la tension de commande VG sur la borne d’entrée BE a une première valeur, ici 1 volt, c’est-à-dire lorsque le transistor TR est dans l’état passant, et une tension ayant un deuxième état, ici un état négatif lorsque la tension de commande VG sur la borne d’entrée BE a une deuxième valeur, ici 0 volt, c’est-à-dire lorsque le transistor TR est dans l’état bloqué.
Les moyens d’ajustement MA comportent par exemple un convertisseur de niveau CN (« level shifter », en langue anglaise), comportant classiquement une entrée formant la borne d’entrée BE des moyens d’ajustement MA, et une borne de sortie SS.
Le convertisseur de niveau CN est configuré pour transmettre un état haut, ici une tension de 1 volt, sur sa borne de sortie Ss lorsqu’il reçoit un état haut, c’est-à-dire une valeur de tension positive, et pour transmettre un état bas, par exemple une tension de -1 volt, sur sa borne de sortie SS lorsqu’il reçoit un état nul, c’est-à-dire une tension dont la valeur est égale à 0 volt, sur la borne d’entrée BE.
Un troisième transistor TR3, par exemple ici un transistor MOS, a une première borne couplée à la borne de sortie SS du convertisseur de niveau, un deuxième borne couplée à la borne de sortie BS des moyens d’ajustement MA, c’est-à-dire à la grille arrière du transistor TR, et sa grille couplée à la borne de commande BCT, c'est-à-dire à la deuxième borne B2.
Ainsi, lorsque le transistor TR est dans un état passant, la borne d’entrée BE reçoit une tension de 1 volt, et le convertisseur délivre une tension de 1 volt sur sa sortie SS.
Et, puisque la grille du troisième transistor est couplée à la deuxième borne B2, la valeur résistive à l’état passant du troisième transistor est proportionnelle à la tension VS2 sur la deuxième borne, et donc à la température du dispositif DIS.
Les moyens d’ajustement sont donc configurés ici pour délivrer sur leur borne de sortie BS une tension positive comprise entre 0 et 1 volt, et dont la valeur dépend de la tension VS2, et donc de la température du dispositif DIS.
Plus la température est élevée, plus la tension délivrée par les moyens d’ajustement MA sera proche de 1 volt, et plus la température est basse, plus la tension délivrée par les moyens d’ajustement est proche de 0 volt.
La tension d’ajustement VA délivrée par les moyens d’ajustement MA sur la grille arrière BG du transistor TR a pour conséquence d’ajuster la valeur du courant circulant au sein de celuici, notamment la valeur du deuxième courant 12 circulant au sein du deuxième transistor TR2, et permet donc de compenser les variations du deuxième courant 12.
En d’autre terme, la diminution de la valeur du deuxième courant 12 due à la hausse de la température du dispositif DIS est compensée par la polarisation avec une tension positive de la grille arrière BG du transistor, qui tend à augmenter la valeur du deuxième courant 12.
La plage de température de fonctionnement normal, c’est-à-dire non dégradée, du dispositif DIS est ainsi avantageusement augmentée.
A tire indicatif, il a été observé que selon ce mode de réalisation et pour une plage de températures allant de 173 à 473 kelvins, la variation de la valeur du courant est inférieure à 5%, alors qu’elle est de 10 à 15% dans des circuits intégrés classique.
Le premier courant II est également influencé par la polarisation de la grille arrière puisque les transistors TRI et TR2 sont sur le même silicium actif.
Lorsque le transistor TR est à l’état bloqué, le convertisseur de niveau CN délivre une tension négative sur sa borne de sortie SS, ici une tension de -1 volt.
Ainsi, selon un fonctionnement analogue à celui décrit précédemment, plus la température du dispositif DIS est élevée, plus les moyens d’ajustement délivreront sur la grille arrière BG une tension proche de -1 volt, et plus la température sera basse, plus les moyens d’ajustement délivreront une tension proche de 0 volt.
Ainsi, l’augmentation de la valeur des courants de fuite due à la hausse de la température du dispositif DIS est compensée par la polarisation par une tension négative de la grille arrière BG du transistor.
A titre indicatif, il a été observé que selon ce mode de réalisation, et pour une plage de températures allant de 173 à 473 kelvins, la valeur des courants de fuite peut être réduite de 75% par rapport à un circuit intégré de l’art antérieur
Les figures 3 et 4 illustrent un mode de réalisation alternatif du dispositif DIS, dont la figure 4 est une représentation schématique d’un point de vue électrique.
Dans ce mode de réalisation, la portion non siliciurée RS est recouverte d’une extension EX de matériau de grille, qui s’étend dans la région de source S depuis la région de grille G, perpendiculairement à celle-ci. L’extension EX est électriquement isolée de la portion non siliciurée RS par un matériau diélectrique, tel qu’un oxyde de grille.
Ainsi, comme l’illustre la figure 4, ce mode de réalisation correspond électriquement à une substitution de la résistance RS par un quatrième transistor TR4.
Le quatrième transistor TR4 est couplé entre la première borne B1 et la deuxième borne B2, et a sa grille électriquement couplée à la grille G du transistor TR, et sa grille arrière BG à la grille arrière du transistor TR.
Ainsi, lorsque le transistor TR est en fonctionnement, le quatrième transistor TR4 est passant, et sa grille arrière reçoit la tension d’ajustement VA.
Lorsque la température du dispositif DIS augmente, la résistivité à l’état passant du quatrième transistor TR4 tend d’une part à augmenter en raison de l’augmentation de la température, et d’autre part à diminuer en raison de la polarisation de sa grille arrière.
La valeur du courant 12 est donc stabilisée de façon encore plus précise.
Lorsque le transistor TR est à l’état bloqué, le quatrième transistor est également bloqué, est équivalent à une résistance de très forte valeur.
Cela est suffisant pour diminuer très fortement les courants de fuite au sein du dispositif DIS lorsque le transistor TR est bloqué, sans toutefois perturber le fonctionnement du transistor TR à l’état passant.
Il convient de noter que la position de l’extension EX n’est pas limitée à celle illustrée par la figure 3. En effet, il serait possible de réaliser l’extension EX plus ou moins proche de la première borne B1 10 ou plus ou moins proche de la deuxième borne B2, selon que l’on souhaite privilégier une diminution des courants de fuite ou une stabilisation du deuxième courant 12.

Claims (4)

  1. REVENDICATIONS
    1. Dispositif électronique intégré, comprenant un substrat de type silicium sur isolant et au moins un transistor MOS (TR) réalisé dans et sur ledit substrat, et comprenant une région de grille (G) configurée pour recevoir une tension de commande, une grille arrière (BG) configurée pour recevoir une tension d’ajustement, et dans lequel la région source (S) comporte une première borne (Bl) destinée à être reliée à une tension de référence et une deuxième borne (B2) réalisées de part et d’autre d’une portion résistive (Rs) de la région de source (S), la deuxième borne (B2) étant configurée pour délivrer une tension dont la valeur est représentative de la température du dispositif (DIS), le dispositif (DIS) comportant des moyens d’ajustement (MA) configurés pour délivrer sur la grille arrière (BG), ladite tension d’ajustement dont la valeur dépend de la valeur de la tension de commande et de la valeur de la tension délivrée par la deuxième borne (B2).
  2. 2. Dispositif selon la revendication 1, dans lequel la portion résistive (Rs) est surmontée par une ligne de matériau de grille électriquement isolée de la portion résistive par un matériau diélectrique et s’étendant depuis la région de grille perpendiculairement à celle-ci en formant une continuité de matière avec celle-ci, la polarisation de la grille (G) et de la grille arrière (BG) étant apte à faire varier la valeur résistive de la portion résistive.
  3. 3. Dispositif selon la revendication 1 ou 2, dans lequel la tension de commande prend soit une première valeur correspondant à un état passant du transistor, soit une deuxième valeur correspondant à un état bloqué du transistor, et les moyens d’ajustement (MA) sont configurés pour délivrer la tension d’ajustement ayant un premier état sur la grille arrière lorsque la tension de commande a la première valeur, et pour délivrer la tension de commande ayant un deuxième état sur la grille arrière lorsque la tension de commande a la deuxième valeur, et pour ajuster la valeur de la tension d’ajustement en fonction de la température du dispositif.
  4. 4. Dispositif selon l’une quelconque des revendications précédentes, dans lequel les moyens d’ajustement (MA) comportent un convertisseur de niveau (CN) comportant une entrée (BE) et une sortie (Ss), dont l’entrée est couplée à la grille (G), et un transistor (TR3) 5 couplé entre la sortie (Ss) du convertisseur de niveau (CN) et la grille arrière (BG), et dont la grille est couplée à la deuxième borne (B2), la sortie du convertisseur de niveau étant configurée pour délivrer une tension positive si la tension sur sa borne d’entrée est positive, et une tension négative si la tension sur la borne d’entrée est nulle.
FR1854829A 2018-06-04 2018-06-04 Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable Expired - Fee Related FR3082052B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1854829A FR3082052B1 (fr) 2018-06-04 2018-06-04 Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable
US16/429,544 US10659034B2 (en) 2018-06-04 2019-06-03 Integrated electronic device suitable for operation in variable-temperature environments
CN201920821398.3U CN209993598U (zh) 2018-06-04 2019-06-03 集成电子器件
CN201910475230.6A CN110556372A (zh) 2018-06-04 2019-06-03 适用于在变温环境下操作的集成电子器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1854829 2018-06-04
FR1854829A FR3082052B1 (fr) 2018-06-04 2018-06-04 Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable

Publications (2)

Publication Number Publication Date
FR3082052A1 true FR3082052A1 (fr) 2019-12-06
FR3082052B1 FR3082052B1 (fr) 2020-06-26

Family

ID=63312076

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1854829A Expired - Fee Related FR3082052B1 (fr) 2018-06-04 2018-06-04 Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable

Country Status (3)

Country Link
US (1) US10659034B2 (fr)
CN (2) CN110556372A (fr)
FR (1) FR3082052B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3082052B1 (fr) * 2018-06-04 2020-06-26 Stmicroelectronics Sa Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837439B1 (en) * 2016-08-12 2017-12-05 Globalfoundries Inc. Compensation of temperature effects in semiconductor device structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260658A (ja) * 2004-03-12 2005-09-22 Nec Electronics Corp 半導体装置
US8785931B2 (en) * 2010-09-03 2014-07-22 Mitsubishi Electric Corporation Semiconductor device
JP5674687B2 (ja) * 2012-01-17 2015-02-25 株式会社東芝 スイッチ回路、および電力供給装置
JP6126949B2 (ja) * 2013-09-02 2017-05-10 ルネサスエレクトロニクス株式会社 温度センサ
FR3082052B1 (fr) * 2018-06-04 2020-06-26 Stmicroelectronics Sa Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9837439B1 (en) * 2016-08-12 2017-12-05 Globalfoundries Inc. Compensation of temperature effects in semiconductor device structures

Also Published As

Publication number Publication date
CN209993598U (zh) 2020-01-24
US20190372568A1 (en) 2019-12-05
FR3082052B1 (fr) 2020-06-26
CN110556372A (zh) 2019-12-10
US10659034B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
FR2623307A1 (fr) Source de courant a deux bornes avec compensation de temperature
FR2677793A1 (fr) Circuit pour produire une tension d'alimentation interne.
EP3176669A1 (fr) Circuit de génération d'une tension de référence
EP0756223B1 (fr) Générateur de référence de tension et/ou de courant en circuit intégré
EP0788047B1 (fr) Dispositif de référence de courant en circuit intégré
FR2694851A1 (fr) Circuit de tirage vers un état déterminé d'une entrée de circuit intégré.
FR3016999A1 (fr) Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques
WO2020120847A1 (fr) Dispositif de fonction physiquement non clonable
EP3627275A1 (fr) Dispositif électronique capable de former un capteur de température ou une source de courant délivrant un courant indépendant de la température
FR2890239A1 (fr) Compensation des derives electriques de transistors mos
FR3072481B1 (fr) Dispositif de generation d'un signal aleatoire
FR3082052A1 (fr) Dispositif electronique integre destine a fonctionner dans des environnements a temperature variable
EP2913849B1 (fr) Dispositif electronique avec transistor hemt polarisé en inverse
EP1073202B1 (fr) Dispositif de commande d'un commutateur haute tension de type translateur
EP0687967B1 (fr) Source de courant stable en température
FR2738424A1 (fr) Interrupteur analogique basse tension
FR2809833A1 (fr) Source de courant a faible dependance en temperature
FR2767976A1 (fr) Dispositif d'aide au demarrage pour une pluralite de sources de courant
FR2795557A1 (fr) Dispositif d'ajustement des circuits apres mise en boitier et procede de fabrication correspondant
EP3357159A1 (fr) Circuit electronique elementaire pour etage d'amplification ou de recopie de signaux analogiques
EP0562980A1 (fr) Pont diviseur auto-protégé
FR2875335A1 (fr) Circuit electronique a double alimentation et a moyens de protection contre les claquages, et moyens de protection correspondants
FR2677771A1 (fr) Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs.
EP3370256B1 (fr) Dispositif compact de protection d'un circuit intégré contre les décharges électrostatiques
EP1102148A1 (fr) Dispositif générateur de tension corrigé à basse température.

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20191206

PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20220205