FR3040538A1 - Transistor mos et son procede de fabrication - Google Patents

Transistor mos et son procede de fabrication Download PDF

Info

Publication number
FR3040538A1
FR3040538A1 FR1557878A FR1557878A FR3040538A1 FR 3040538 A1 FR3040538 A1 FR 3040538A1 FR 1557878 A FR1557878 A FR 1557878A FR 1557878 A FR1557878 A FR 1557878A FR 3040538 A1 FR3040538 A1 FR 3040538A1
Authority
FR
France
Prior art keywords
layer
semiconductor layer
insulating layer
insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1557878A
Other languages
English (en)
Inventor
Gregory Bidal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1557878A priority Critical patent/FR3040538A1/fr
Priority to US15/043,830 priority patent/US9530686B1/en
Priority to US15/356,022 priority patent/US9941416B2/en
Publication of FR3040538A1 publication Critical patent/FR3040538A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

L'invention concerne un transistor MOS (41) comprenant une couche semiconductrice (11, 43) reposant sur un isolant (45) et de surface supérieure sensiblement plane, la couche semiconductrice s'étendant sur une première profondeur dans la région de canal (5), et sur une deuxième profondeur supérieure à la première profondeur dans les régions de source et de drain (43).

Description

TRANSISTOR MOS ET SON PROCÉDÉ DE FABRICATION
Domaine
La présente demande concerne un transistor MOS et son procédé de fabrication.
Exposé de l'art antérieur
On connaît des transistors MOS formés à partir d'une structure comprenant une couche semiconductrice reposant sur une couche isolante reposant elle-même sur un substrat, c'est-à-dire une structure de type SOI ("Semiconductor On Insu-lator" - semiconducteur sur isolant).
La figure 1 représente un premier exemple de transistor MOS formé à partir d'une structure de type SOI.
Le transistor MOS 1 de la figure 1 comprend, entre des régions de source et de drain 3, une région de canal 5 disposée sous un empilement de grille 7 bordé latéralement d'espaceurs 9. Les régions 3 et 5 sont formées dans une couche semiconductrice 11. La couche semiconductrice 11 repose sur une couche isolante 13 reposant elle-même sur un substrat semiconducteur 15, les couches 11 et 13 constituant une structure de type SOI. Le transistor est délimité et isolé latéralement par des murs isolants 17 traversant la couche semiconductrice 11 et la couche isolante 13.
Dans un tel transistor, l'épaisseur de la couche semiconductrice 11 est très faible, de quelques nanomètres à quelques dizaines de nanomètres, ce qui permet, en fonctionnement, l'obtention d'une région de canal 5 complètement déplétée. Toutefois, ceci entraîne divers inconvénient, notamment en ce qui concerne la résistance d'accès à la source et au drain dont la valeur augmente quand l'épaisseur de la couche 11 diminue.
La figure 2 représente un deuxième exemple de transistor MOS.
Le transistor MOS 21 de la figure 2, similaire au transistor MOS 1, comprend en outre, sur les régions 3, des régions semiconductrices épitaxiées 23 qui contribuent à augmenter l'épaisseur des régions de source et de drain. Chaque région 23 borde latéralement l'espaceur de grille 9 correspondant sur une partie de sa hauteur.
Un inconvénient d'un tel transistor est que la capacité parasite entre l'empilement de grille et les régions de source et drain augmente.
De tels transistors MOS et leurs procédés de fabrication présentent divers inconvénients à au moins certains desquels la présente demande vise à remédier. Résumé
Ainsi, un mode de réalisation prévoit un transistor MOS comprenant une couche semiconductrice reposant sur un isolant et de surface supérieure sensiblement plane, la couche semiconductrice s'étendant sur une première profondeur dans la région de canal, et sur une deuxième profondeur supérieure à la première profondeur dans les régions de source et de drain.
On prévoit également un procédé de fabrication d'un transistor MOS comprenant les étapes suivantes : a) prévoir un substrat semiconducteur revêtu d'une première couche isolante et d'une première couche semiconductrice ; b) former des murs isolants pénétrant dans le substrat et délimitant latéralement l'emplacement du transistor, et former, sur la première couche semiconductrice, un empilement de grille revêtu d'une deuxième couche isolante ; c) graver, entre les murs isolants et de part et d'autre de l'empilement de grille, la première couche semiconductrice et la première couche isolante jusqu'au substrat ; d) faire croître par épitaxie une couche semiconductrice sacrificielle à partir du substrat jusqu'à un niveau intermédiaire de la première couche isolante ; e) faire croître une deuxième couche semiconductrice par épitaxie à partir de la couche sacrificielle jusqu'au niveau supérieur de la première couche semiconductrice ; f) graver une portion supérieure des murs jusqu'à découvrir latéralement la couche sacrificielle ; g) former des cavités entre le substrat et la deuxième couche semiconductrice en éliminant la couche sacrificielle ; et h) remplir lesdites cavités d'au moins un isolant.
Selon un mode de réalisation, le substrat et la deuxième couche semiconductrice sont en silicium, et la couche sacrificielle est en silicium-germanium.
Selon un mode de réalisation, le procédé comprend, en outre, entre les étapes f) et g) , une étape de formation d'une troisième couche isolante sur les parois des cavités, sur l'empilement de grille et sur les surfaces exposées de la deuxième couche semiconductrice ; et une étape de retrait des portions de la troisième couche isolante reposant sur la face supérieure de la deuxième couche semiconductrice et sur le sommet de l'empilement de grille.
Selon un mode de réalisation, la troisième couche isolante est en oxyde de silicium.
Selon un mode de réalisation, l'étape h) comprend le dépôt d'une quatrième couche isolante sur l'empilement de grille, la deuxième couche semiconductrice et dans les cavités, puis le retrait des portions de la quatrième couche isolante reposant sur le sommet de l'empilement de grille et sur la face supérieure de la deuxième couche semiconductrice de manière à former des espaceurs de part et d'autre de l'empilement de grille.
Selon un mode de réalisation, la quatrième couche isolante est en nitrure de silicium.
Selon un mode de réalisation, après l'étape h), une portion de la deuxième couche isolante reposant sur le sommet de l'empilement de grille est retirée par gravure de manière à former des espaceurs de part et d'autre de l'empilement de grille.
Selon un mode de réalisation, la deuxième couche isolante est en nitrure de silicium.
Selon un mode de réalisation, l'épaisseur de la deuxième couche semiconductrice est comprise entre 8 et 75 nm.
Selon un mode de réalisation, l'épaisseur de la première couche semiconductrice est comprise entre 3 et 30 nm.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures 1 et 2, décrites précédemment, sont des vues en coupe schématiques dont chacune représente un exemple de transistor MOS formé à partir d'une structure de type SOI ; la figure 3 est une vue en coupe schématique d'un exemple de transistor formé à partir d'une structure de type SOI ; la figure 4 est une vue en coupe schématique d'un mode de réalisation d'un transistor MOS formé à partir d'une structure de type SOI ; et les figures 5A à 5H sont des vues en coupe schématiques d'une structure à des étapes successives d'un procédé de fabrication d'un transistor du type de celui de la figure 4. Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. Dans la description qui suit, des termes tels que "sur", "supérieur", et "inférieur" se réfèrent à l'orientation des éléments concernés dans les figures correspondantes. Sauf précision contraire, le terme "sensiblement " signifie à 10 % près, de préférence à 5 % près, lorsque qu'il concerne des valeurs d'épaisseurs, et à 5 nm près, de préférence à 1 nm près, lorsqu'il concerne un niveau. En outre, sauf précision contraire, un premier élément "reposant sur" un deuxième élément signifie que ces premier et deuxième éléments sont en contact l'un avec l'autre.
La figure 3 représente un exemple de transistor MOS permettant d'éviter certains au moins des inconvénients des transistors des figures 1 et 2.
Dans le transistor 31 de la figure 3, la couche semiconductrice 11 et la couche isolante 13 ont été gravées jusqu'au substrat 15, entre les murs isolants 17, en utilisant l'empilement de grille 7 et les espaceurs 9 comme masque de gravure. Il en résulte que la région de canal 5 repose sur une région isolante 33 correspondant à une portion de la couche isolante 13. Des régions profondes de source et de drain 35 ont ensuite été formées par épitaxie à partir du substrat 15 jusqu'au niveau supérieur de la couche semiconductrice 11.
Un inconvénient d'un tel transistor est que les régions profondes de source et de drain ne sont pas isolées du substrat 15.
Il serait donc souhaitable de disposer d'un transistor présentant les avantages des transistors 1, 21 et 31 et pas leurs inconvénients.
La figure 4 est une vue en coupe représentant schématiquement un mode de réalisation d'un transistor MOS.
Le transistor MOS 41 de la figure 4 est similaire au transistor 31 de la figure 3 à la différence que les régions profondes de source et de drain du transistor 41 sont isolées du substrat. Plus particulièrement, dans le transistor 41, des régions profondes de source et de drain 43 reposent sur au moins une couche isolante 45 disposée sur le substrat 15. Chacune des régions 43 s'étend en hauteur à partir d'un niveau intermédiaire de la région isolante 33 jusqu'au niveau supérieur de la région de canal 5. Ainsi, les régions de source, de drain et de canal du transistor sont formées dans une couche semiconductrice dont la face supérieure est sensiblement plane, cette couche semiconductrice étant plus épaisse au niveau des régions de source et de drain qu'au niveau de la région de canal.
Dans un tel transistor, la faible épaisseur de la région de canal permet, en fonctionnement, d'obtenir une région de canal complètement déplétée. En outre, le transistor a une faible résistance d'accès de source et de drain du fait que les régions profondes de source et de drain sont épaisses, ainsi qu'une faible capacité parasite entre l'empilement de grille et les régions de source et de drain du fait que les régions profondes de source et de drain ne bordent pas les espaceurs de grille.
Les figures 5A à 5H sont des vues en coupe schématiques illustrant une structure à des étapes successives d'un procédé de fabrication d'un transistor du type de celui de la figure 4.
En figure 5A, la structure comprend une couche semiconductrice 51, dopée d'un premier type de conductivité, reposant sur une couche isolante 53 reposant elle-même sur un substrat semiconducteur 55, les couches 51 et 53 constituant une structure de type SOI. Des murs isolants 57 ont été formés à travers les couches 51 et 53 et pénètrent dans le substrat 55. Les murs isolants 57 délimitent latéralement l'emplacement du transistor à réaliser. Un empilement de grille 59 comprenant un isolant de grille 59A surmonté d'une électrode de grille 59B a été formé sur la couche semiconductrice 51. Une couche isolante 61 revêt l'empilement de grille 59 et constitue des espaceurs 63 sur les flancs de celui-ci. A titre d'exemple, la couche semiconductrice 51 est une couche de silicium. L'épaisseur de la couche semiconductrice 51 peut être comprise entre 3 et 30 nm. La couche isolante 53 est par exemple de l'oxyde de silicium. L'épaisseur de la couche 53 est par exemple comprise entre 10 et 30 nm. Le substrat 55 est par exemple en silicium monocristallin. Les murs isolants 57 sont par exemple en oxyde de silicium. Le matériau de la couche 61, par exemple du nitrure de silicium, est choisi de sorte que les couches 51 et 53 soient gravables sélectivement par rapport à cette couche 61.
La figure 5B représente la structure de la figure 5A après le retrait par gravure, jusqu'au substrat 55, de la couche semiconductrice 51 et de la couche isolante 53, l'empilement de grille 59 revêtu de la couche isolante 61 servant de masque de gravure. Ainsi, sous l'empilement de grille 59 revêtu de la couche 61, il reste une portion 51A de la couche semiconductrice 51 et une portion, ou région, 53A de la couche isolante 53, la portion semiconductrice 51A reposant sur la région isolante 53A et correspondant à la région de canal du transistor.
Comme cela est représenté ici, lorsque les murs isolants 57 sont en le même matériau que la couche isolante 53, une portion supérieure des murs est également retirée lors de la gravure de la couche 53.
La figure 5C représente la structure de la figure 5B après la formation d'une couche semiconductrice sacrificielle 65 par épitaxie à partir du substrat 55 jusqu'à un niveau intermédiaire de la région isolante 53A. En outre, une couche semiconductrice 67 a été formée par épitaxie à partir de la couche sacrificielle 65 jusqu'à un niveau sensiblement identique au niveau de la face supérieure de la région de canal 51A.
Le matériau de la couche sacrificielle 65, par exemple du SiGe, est choisi pour pouvoir croître de façon monocristalline sur le substrat monocristallin 55 et pour que la couche semiconductrice 67 puisse croître de façon monocristalline sur cette couche 65. De plus, le matériau de la couche sacrificielle 65 est choisi pour être gravable sélectivement par rapport à celui de la couche 67 et à celui du substrat 55. L'épaisseur de la couche sacrificielle 65 est par exemple comprise entre le quart et la moitié de celle de la région isolante 53A. Le matériau de la couche semiconductrice 67 peut être le même que celui de la région de canal 51A, dans cet exemple du silicium. La couche semiconductrice 67 peut être dopée, lors de sa formation par épitaxie, du type de conductivité opposé à celui de la région de canal 51A. L'épaisseur de la couche 67 est par exemple comprise entre 8 et 75 nm.
La figure 5D représente la structure de la figure 5C après le retrait par gravure d'une portion supérieure des murs isolants 57 de manière à découvrir latéralement la couche sacrificielle 65. La couche sacrificielle est alors retirée par gravure sélective par rapport au substrat 55, à la couche semiconductrice 67 et à la couche isolante 53A pour former, de part et d'autre de cette région isolante 53A, des cavités 69 s'étendant entre le substrat 55 et la couche 67. Comme cela est représenté ici, des régions 71 dopées du deuxième type de conductivité peuvent être formées par implantation dans la couche 67. Ces régions 71 diffusent en partie dans la région 51A, sous les espaceurs de grille 63, pour former des extensions de source et de drain, ou LDD (de l'anglais "Lightly Doped Drain").
La figure 5E représente la structure de la figure 5D après la formation d'une couche isolante 73 sur toute la surface exposée de la structure, cette couche 73 étant enlevée sur la surface supérieure de la couche semiconductrice 67. Les portions de la couche 73 demeurant sur les flancs de l'empilement de grille 59 bordés par les espaceurs 63 sont désignés par la référence 75. A titre d'exemple, la couche 73 est une couche d'oxyde de silicium. L'épaisseur de la couche 73 est par exemple comprise entre 1 et 20 nm. La couche 73 est par exemple formée par dépôt chimique en phase vapeur.
La figure 5F représente la structure de la figure 5E après la dépôt d'une couche isolante 77, sur toute la surface exposée de la structure. Le dépôt est réalisé de manière, en particulier, à remplir les cavités 69. Ainsi, la couche semiconductrice 67 est isolée du substrat 55 par les matériaux des couches 73 et 77, ces couches 73 et 77 permettant également d'isoler latéralement la couche 67. A titre d'exemple, la couche isolante 77 est en nitrure de silicium et peut être formée par dépôt chimique en phase vapeur ou par la technique dite ALD, de l'anglais "Atomique Layer Déposition".
La figure 5G représente la structure de la figure 5F après le retrait par gravure des portions de la couche 77 reposant sur la face supérieure de la couche 67, d'une portion de la couche 77 reposant sur la couche 61, et d'une portion de la couche 61 reposant sur le sommet de l'empilement de grille 59. Ainsi, l'empilement de grille 59 est bordé d'un espaceur résultant de l'ensemble des couches, ou portions de couches, 63, 75 et 77. Une étape de dopage de la couche 67 est alors réalisée pour y former des régions de source et de drain 83, dopées du deuxième type de conductivité.
On obtient ainsi un transistor 91 du même type que celui du transistor 41 de la figure 4.
La figure 5H représente la structure de la figure 5G après siliciuration de la surface exposée des régions de source et de drain 83, et éventuellement de la surface exposée de la grille 59, de manière à former des régions siliciurées 93 au niveau de la surface exposée des régions de source et de drain 83 et éventuellement une région siliciurée 95 au niveau du sommet de l'empilement de grille 59.
Du fait que les flancs de l'empilement de grille 59 sont bordés successivement des espaceurs 63, 75 et 77, les régions siliciurées 93 ne pénètrent pas dans la région de canal 51A.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, l'ordre et le nombre des étapes du procédé de fabrication décrit précédemment pourront être modifiés. Par exemple, le dépôt de la couche 73, la formation des espaceurs 75, et/ou la formation des régions dopées 71 dans la couche 67 peuvent ne pas être réalisées.
De même, l'empilement de grille n'a pas été décrit en détail. Différents types d'empilements peuvent être utilisés : des isolants à haute permittivité peuvent être prévus comme isolant de grille, et l'électrode de grille et empilement conducteur de grille peuvent comprendre des couches de métal.
En outre, les matériaux et les épaisseurs des couches décrites précédemment peuvent être adaptés par l'homme de métier.

Claims (11)

  1. REVENDICATIONS
    1. Transistor MOS (41 ; 91) comprenant une couche semiconductrice (11, 43 ; 51A, 67) reposant sur un isolant (45 ; 73, 77) et de surface supérieure sensiblement plane, la couche semiconductrice s'étendant sur une première profondeur dans la région de canal (5 ; 51A) , et sur une deuxième profondeur supérieure à la première profondeur dans les régions de source et de drain (43 ; 83) .
  2. 2. Procédé de fabrication d'un transistor MOS (41 ; 91) comprenant les étapes suivantes : a) prévoir un substrat semiconducteur (55) revêtu d'une première couche isolante (53) et d'une première couche semiconductrice (51) ; b) former des murs isolants (57) pénétrant dans le substrat et délimitant latéralement l'emplacement du transistor, et former, sur la première couche semiconductrice, un empilement de grille (59) revêtu d'une deuxième couche isolante (61) ; c) graver, entre les murs isolants et de part et d'autre de l'empilement de grille, la première couche semiconductrice et la première couche isolante jusqu'au substrat ; d) faire croître par épitaxie une couche semiconductrice sacrificielle (65) à partir du substrat jusqu'à un niveau intermédiaire de la première couche isolante (53A) ; e) faire croître une deuxième couche semiconductrice (67) par épitaxie à partir de la couche sacrificielle jusqu'au niveau supérieur de la première couche semiconductrice (51A) ; f) graver une portion supérieure des murs (57) jusqu'à découvrir latéralement la couche sacrificielle ; g) former des cavités (69) entre le substrat et la deuxième couche semiconductrice en éliminant la couche sacrificielle ; et h) remplir lesdites cavités d'au moins un isolant (73, 77) .
  3. 3. Procédé selon la revendication 2, dans lequel le substrat (55) et la deuxième couche semiconductrice (67) sont en silicium, et la couche sacrificielle (65) est en silicium-germanium.
  4. 4. Procédé selon la revendication 2 ou 3, comprenant, en outre, entre les étapes f) et g) : une étape de formation d'une troisième couche isolante (73) sur les parois des cavités (69), sur l'empilement de grille (59) et sur les surfaces exposées de la deuxième couche semiconductrice (67) ; et une étape de retrait des portions de la troisième couche isolante reposant sur la face supérieure de la deuxième couche semiconductrice et sur le sommet de l'empilement de grille.
  5. 5. Procédé selon la revendication 4, dans lequel la troisième couche isolante (73) est en oxyde de silicium.
  6. 6. Procédé selon l'une quelconque des revendications 2 à 5, dans lequel l'étape h) comprend le dépôt d'une quatrième couche isolante (77) sur l'empilement de grille (59), la deuxième couche semiconductrice (67) et dans les cavités (69), puis le retrait des portions de la quatrième couche isolante reposant sur le sommet de l'empilement de grille et sur la face supérieure de la deuxième couche semiconductrice de manière à former des espaceurs de part et d'autre de l'empilement de grille.
  7. 7. Procédé selon la revendication 6, dans lequel la quatrième couche isolante (77) est en nitrure de silicium.
  8. 8. Procédé selon l'une quelconque des revendications 2 à 7, dans lequel, après l'étape h), une portion de la deuxième couche isolante (73) reposant sur le sommet de l'empilement de grille (59) est retirée par gravure de manière à former des espaceurs de part et d'autre de l'empilement de grille.
  9. 9. Procédé selon l'une quelconque des revendications 2 à 8, dans lequel la deuxième couche isolante (61) est en nitrure de silicium.
  10. 10. Procédé selon l'une quelconque des revendications 2 à 9, dans lequel l'épaisseur de la deuxième couche semiconductrice (67) est comprise entre 8 et 75 nm.
  11. 11. Procédé selon l'une quelconque des revendications 2 à 10, dans lequel l'épaisseur de la première couche semiconductrice (51, 51A) est comprise entre 3 et 30 nm.
FR1557878A 2015-08-24 2015-08-24 Transistor mos et son procede de fabrication Pending FR3040538A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1557878A FR3040538A1 (fr) 2015-08-24 2015-08-24 Transistor mos et son procede de fabrication
US15/043,830 US9530686B1 (en) 2015-08-24 2016-02-15 MOS transistor and method of manufacturing the same
US15/356,022 US9941416B2 (en) 2015-08-24 2016-11-18 MOS transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1557878A FR3040538A1 (fr) 2015-08-24 2015-08-24 Transistor mos et son procede de fabrication

Publications (1)

Publication Number Publication Date
FR3040538A1 true FR3040538A1 (fr) 2017-03-03

Family

ID=54291510

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1557878A Pending FR3040538A1 (fr) 2015-08-24 2015-08-24 Transistor mos et son procede de fabrication

Country Status (2)

Country Link
US (2) US9530686B1 (fr)
FR (1) FR3040538A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102005148B1 (ko) 2017-09-20 2019-07-29 전남대학교산학협력단 누설전류 특성이 개선된 비평탄형 채널을 갖는 트랜지스터
KR102096152B1 (ko) 2018-01-17 2020-04-01 전남대학교산학협력단 누설전류 특성이 개선된 비평탄형 채널을 갖는 트랜지스터
US10720494B2 (en) * 2018-01-22 2020-07-21 Globalfoundries Inc. Field-effect transistors with airgaps
KR102102062B1 (ko) 2018-12-13 2020-04-17 전남대학교산학협력단 누설전류 특성이 개선된 매립형 채널 어레이 트랜지스터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134859A1 (en) * 2005-12-14 2007-06-14 Intel Corporation Strained silicon MOS device with box layer between the source and drain regions
US20070246752A1 (en) * 2006-04-21 2007-10-25 Kangguo Cheng Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate
US20080169490A1 (en) * 2005-09-22 2008-07-17 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20110024840A1 (en) * 2009-07-29 2011-02-03 International Business Machines Corporation Soi transistors having an embedded extension region to improve extension resistance and channel strain characteristics
EP2765613A1 (fr) * 2013-02-11 2014-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'un transistor
US20150228735A1 (en) * 2012-08-23 2015-08-13 Institute Of Microelectronics, Chines Academy Of Sciences Semiconductor Device And Method For Manufacturing The Same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340878B1 (ko) * 2000-06-28 2002-06-20 박종섭 에스오아이 소자의 제조방법
US6479866B1 (en) * 2000-11-14 2002-11-12 Advanced Micro Devices, Inc. SOI device with self-aligned selective damage implant, and method
US7037795B1 (en) * 2004-10-15 2006-05-02 Freescale Semiconductor, Inc. Low RC product transistors in SOI semiconductor process
US7951657B2 (en) * 2009-05-21 2011-05-31 International Business Machines Corporation Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (S0I) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169490A1 (en) * 2005-09-22 2008-07-17 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20070134859A1 (en) * 2005-12-14 2007-06-14 Intel Corporation Strained silicon MOS device with box layer between the source and drain regions
US20070246752A1 (en) * 2006-04-21 2007-10-25 Kangguo Cheng Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate
US20110024840A1 (en) * 2009-07-29 2011-02-03 International Business Machines Corporation Soi transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US20150228735A1 (en) * 2012-08-23 2015-08-13 Institute Of Microelectronics, Chines Academy Of Sciences Semiconductor Device And Method For Manufacturing The Same
EP2765613A1 (fr) * 2013-02-11 2014-08-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'un transistor

Also Published As

Publication number Publication date
US9941416B2 (en) 2018-04-10
US20170069764A1 (en) 2017-03-09
US9530686B1 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
FR3060840A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR3047838A1 (fr) Transistor bipolaire et son procede de fabrication
EP3502047A1 (fr) Transistor fet à nanofil à resistance de contact reduite
EP3127142B1 (fr) Procédé de fabrication d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat soi, et plaque de substrat soi ainsi obtenue
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR2853454A1 (fr) Transistor mos haute densite
EP3502049B1 (fr) Procede de realisation d'un dispositif semi-conducteur comprenant une ou plusieurs nanostructures
EP0851488B1 (fr) Procédé de formation d'un transistor bipolaire à isolement diélectrique
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
EP2763177A1 (fr) Procédé de fabrication d'un transistor MOS à espaceurs d'air
FR3040538A1 (fr) Transistor mos et son procede de fabrication
FR3042907A1 (fr) Procede de fabrication d'un dispositif a transistors mos
FR3030113A1 (fr) Capteur d'image eclaire et connecte par sa face arriere
FR3063835A1 (fr) Transistor a regions source et drain structurees et son procede d'elaboration
FR3067516A1 (fr) Realisation de regions semiconductrices dans une puce electronique
EP1058302B1 (fr) Procédé de fabrication de dispositifs bipolaires à jonction base-émetteur autoalignée
FR2914489A1 (fr) Procede de fabrication de composants electroniques
EP3490007A1 (fr) Methode de fabrication de couples de transistors cmos de type " fin-fet " a basse temperature
FR2718287A1 (fr) Procédé de fabrication d'un transistor à effet de champ à grille isolée, en particulier de longueur de canal réduite, et transistor correspondant.
FR3064399A1 (fr) Transistor quantique vertical
EP4006996A2 (fr) Dispositif quantique et procédé de réalisation
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
EP1517377A1 (fr) Transistor bipolaire
FR2976401A1 (fr) Composant electronique comportant un ensemble de transistors mosfet et procede de fabrication
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170303