FR2988902A1 - Procede pour detacher une puce de semi-conducteurs d'un film - Google Patents

Procede pour detacher une puce de semi-conducteurs d'un film Download PDF

Info

Publication number
FR2988902A1
FR2988902A1 FR1351764A FR1351764A FR2988902A1 FR 2988902 A1 FR2988902 A1 FR 2988902A1 FR 1351764 A FR1351764 A FR 1351764A FR 1351764 A FR1351764 A FR 1351764A FR 2988902 A1 FR2988902 A1 FR 2988902A1
Authority
FR
France
Prior art keywords
plates
lowered
support
chip
lowering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1351764A
Other languages
English (en)
Other versions
FR2988902B1 (fr
Inventor
Ernest Barmettler
Fabian Hurschler
Brian Pulis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Besi Switzerland AG
Original Assignee
Besi Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Besi Switzerland AG filed Critical Besi Switzerland AG
Publication of FR2988902A1 publication Critical patent/FR2988902A1/fr
Application granted granted Critical
Publication of FR2988902B1 publication Critical patent/FR2988902B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y10S156/931—Peeling away backing
    • Y10S156/932—Peeling away backing with poking during delaminating, e.g. jabbing release sheet backing to remove wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y10S156/943—Means for delaminating semiconductive product with poking delaminating means, e.g. jabbing means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1168—Gripping and pulling work apart during delaminating
    • Y10T156/1179—Gripping and pulling work apart during delaminating with poking during delaminating [e.g., jabbing, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1978—Delaminating bending means
    • Y10T156/1983—Poking delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

Un procédé pour détacher une puce de semi-conducteurs (5) d'un film utilise un éjecteur de puces présentant des premières plaques qui ont un bord d'appui droit et des deuxièmes plaques (8) qui ont un bord d'appui en forme de L. Le procédé comprend les étapes suivantes : A) soulèvement des plaques (8), de telle façon que les bords d'appui des plaques (8) viennent à une hauteur H au-dessus de la surface de la plaque de couverture (3), B) abaissement d'une première paire de plaques (8) à bord d'appui en forme de L, C) facultativement, abaissement d'une deuxième paire de plaques (8) à bord d'appui en forme de L, D) soulèvement au moins des plaques qui n'ont pas encore été abaissées, de telle façon que les bords d'appui des plaques qui n'ont pas encore été abaissées viennent à une hauteur H > H , E) abaissement graduel de plaques qui n'ont pas encore été abaissées dans un ordre prédéterminé, au moins une ou plusieurs plaques (8) n'étant cependant pas abaissées, F) facultativement, abaissement au moins des plaques qui n'ont pas encore été abaissées, de telle façon que les bords d'appui des plaques qui n'ont pas encore été abaissées viennent à une hauteur H < H , G) abaissement des plaques qui n'ont pas encore été abaissées jusqu'à ce que toutes les plaques (8) soient abaissées, et H) éloignement du dispositif de préhension de puce avec la puce de semi-conducteurs (5), le dispositif de préhension de puce étant positionné au-dessus de la puce de semi-conducteurs (5) et abaissé jusqu'à ce qu'il touche la puce de semi-conducteurs (5) au plus tard avant l'abaissement des trois dernières plaques (8).

Description

Procédé pour détacher une puce de semi-conducteurs d'un film La présente invention concerne un procédé pour détacher une puce de semi-conducteurs d'un film. Les puces de semi-conducteurs sont habituellement présentées en vue de leur traitement dans un dispositif de montage de semi-conducteurs sur un film retenu par un cadre, appelé tape dans le langage technique. Les puces de semi-conducteurs adhèrent au film. Le cadre muni du film est reçu par une table à plaquettes déplaçable. La table à plaquettes est déplacée par crans pour présenter une puce de semiconducteurs après l'autre à un emplacement et la puce de semi-conducteurs présentée est ensuite saisie par un dispositif de préhension de puce et placée sur un substrat. Le retrait de la puce de semi- conducteurs présentée du film est facilité par un éjecteur de puces (également appelé die ejector dans le langage technique) disposé sous le film. Le brevet US 7115482 décrit un procédé pour détacher une puce de semi-conducteurs du film, qui utilise un éjecteur de puces présentant plusieurs plaques situées les unes à côté des autres. Pour détacher les puces de semi-conducteurs, les plaques sont soit soulevées ensemble, soit abaissées successivement de l'extérieur vers l'intérieur ou soulevées successivement de l'extérieur vers l'intérieur afin de former une saillie pyramidale dépassant du plan d'appui. De tels éjecteurs de puces et procédés sont connus aussi par EP 2184765, US 2010252205 et US 8092645. La présente invention a pour objet d'améliorer encore un tel procédé de détachement. Cet objet est atteint, selon la présente invention, par un procédé pour détacher une puce de semiconducteurs d'un film au moyen d'un dispositif de préhension de puce et d'un éjecteur de puces, dans lequel l'éjecteur de puces présente des premières plaques qui ont un bord d'appui droit et des deuxièmes plaques qui ont un bord d'appui en forme de L, les bords d'appui des plaques formant dans une position initiale un plan d'appui sur lequel le film repose, comprenant les étapes suivantes : A) soulèvement des plaques, de telle façon que les bords d'appui des plaques viennent à une hauteur H1 au-dessus de la surface de la plaque de couverture, B) abaissement d'une première paire de plaques à bord d'appui en forme de L, C) facultativement, abaissement d'une deuxième paire de plaques à bord d'appui en forme de L, D) soulèvement au moins des plaques qui n'ont pas encore été abaissées, de telle façon que les bords d'appui des plaques qui n'ont pas encore été abaissées viennent à une hauteur H2 > H1 au-dessus de la surface de la plaque de couverture, E) abaissement graduel de plaques qui n'ont pas encore été abaissées dans un ordre prédéterminé, au moins une ou plusieurs plaques n'étant cependant pas abaissées, F) facultativement, abaissement au moins des plaques qui n'ont pas encore été abaissées, de telle façon que les bords d'appui des plaques qui n'ont pas encore été abaissées viennent à une hauteur H3 < H2 au-dessus de la surface de la plaque de couverture, P477 G) abaissement des plaques qui n'ont pas encore été abaissées, jusqu'à ce que toutes les plaques soient abaissées, et H) éloignement du dispositif de préhension de puce avec la puce de semi-conducteurs, le dispositif de préhension de puce étant positionné au-dessus de la puce de semi-conducteurs et abaissé jusqu'à ce qu'il touche la puce de semi-conducteurs au plus tard avant l'abaissement des trois dernières plaques. Des arrangements avantageux consistent en ce que les plaques sont fixées sur un support, lequel support peut être déplacé perpendiculairement à la surface de la plaque de couverture et les plaques pouvant être levées et abaissées par rapport au support, le support se trouvant dans une position prédéterminée zo dans une position initiale et les plaques étant soulevées par rapport au support de telle façon que les bords d'appui des plaques forment un plan d'appui sur lequel le film repose, et : dans l'étape A, le support est soulevé d'une distance prédéterminée Azi, dans l'étape D, le support est soulevé d'une distance prédéterminée Az2,et dans l'étape facultative F, le support est abaissé d'une distance prédéterminée Az3.
La présente invention est expliquée plus précisément ci-après à l'aide d'un exemple de réalisation et des figures. Les représentations des figures sont schématiques et ne respectent pas l'échelle. La Figure 1 représente un éjecteur de puces en vue de côté et en coupe transversale. La Figure 2 représente l'éjecteur de puces vu de dessus. La Figure 3 représente en perspective une plaque avec un bord d'appui en forme de L.
La Figure 4 représente en vue de dessus des bords d'appui des plaques d'un éjecteur de puces, et Les Figures 5 à 13 représentent des instantanés d'un processus de détachement. La Figure 1 représente en vue de côté et en coupe transversale un éjecteur de puces 1 ayant une construction connue dans ses grandes lignes selon EP 2184765. L'éjecteur de puces 1 comprend une chambre 2 fermée où le vide peut être fait, avec une plaque de couverture 3 de préférence amovible et interchangeable, sur laquelle repose une partie du film 4 avec les puces de semi-conducteurs 5. La chambre 2 peut aussi être formée par le boîtier de l'éjecteur de puces 1 ou une partie de celui-ci. La plaque de couverture 3 peut aussi être un couvercle. La plaque de couverture 3 comporte en son milieu un trou rectangulaire 6 à peu près aussi grand que les puces de semi-conducteurs 5, et de préférence plusieurs autres trous 7, qui ne sont représentés que dans la Figure 2 et qui servent à aspirer le film 4 quand le vide est créé dans la chambre 2. L'éjecteur de puces 1 comprend en outre plusieurs plaques 8, qui sont disposées l'une à côté de l'autre à l'intérieur de la chambre 2 et sont fixées sur un support 9. L'éjecteur de puces 1 comprend un premier entraînement 10 servant à déplacer le support 9 perpendiculairement à la surface 12 de la plaque de couverture 3, c'est-à-dire, en l'occurrence, sur l'axe Z. L'éjecteur de puces 1 comprend un deuxième entraînement 11, qui sert à déplacer les plaques 8 par P477 rapport au support 9 perpendiculairement à la surface 12 de la plaque de couverture 3. Le support 9 et les plaques 8 peuvent donc être levés et abaissés par rapport à la surface du film 4. Les plaques 8 dépassent dans le trou central 6 de la plaque de couverture 3. Il existe entre les plaques 8 et le bord du trou 6 une fente circonférentielle 13. La chambre 2 peut être mise sous vide. La surface occupée par les plaques 8 à l'intérieur du trou 6 de la plaque de couverture 3 de l'éjecteur de puces 1 est avantageusement plus petite que la surface d'une puce de semi-conducteurs 5, à savoir qu'elle est dimensionnée de telle façon que la puce de semi-conducteurs 5 dépasse de tous côtés latéralement de la surface occupée par les plaques 8 d'environ 0,5 à 1 millimètre. Le nombre et la forme des plaques 8 dépendent des dimensions des puces de semi-conducteurs 5.
Pour les très petites puces de semi-conducteurs, c'est-à-dire typiquement les puces de semi-conducteurs 5 ayant une longueur de bord égale ou inférieure à environ 5 mm, on utilise seulement des plaques 8 ayant des bords d'appui droits. Pour les puces de semi-conducteurs moyennes, c'est-à-dire typiquement les puces de semi-conducteurs 5 ayant une longueur de bord comprise entre environ 5 et 7 mm, on utilise des plaques 8 ayant des bords d'appui droits et une paire de plaques à bords d'appui en forme de L. Pour les puces de semi-conducteurs 5 encore plus grandes, on utilise des plaques 8 à bords d'appui droits avec deux ou plusieurs paires, généralement deux paires, de plaques 8 à bords d'appui en forme de L. Les plaques 8 à bords d'appui droits sont disposées au centre et sont entourées par paires par des plaques 8 à bords d'appui en forme de L. La Figure 1 ne représente, pour plus de clarté, que des plaques 8 à bords d'appui droits. La Figure 3 représente une vue en perspective d'une plaque 8 à bord d'appui en forme de L 19. Dans ce mode de réalisation, le bord d'appui 19 est muni d'une pluralité de dents afin que le vide passe dans l'espace entre les dents et parvienne à la face inférieure du film 4 pour renforcer l'effet d'aspiration. Le bord d'appui peut cependant aussi être réalisé sans dents, c'est-à-dire comme un bord plat. La Figure 4 représente en vue de dessus les bords d'appui 19 des plaques 8 d'un éjecteur de puces 1 conçu pour des puces de semi-conducteurs relativement grandes. Les plaques de cet exemple de réalisation comprennent neuf plaques 8A à bords d'appui droits et deux paires de plaques 8B et 8C à bords d'appui en forme de L, c'est-à-dire en tout quatre plaques à bords d'appui en forme de L. Les termes « droit » et « en forme de L » font référence à la forme des bords d'appui 19 dans le plan d'appui. La première paire de plaques 8B à bords d'appui en forme de L, la paire intérieure, entoure les plaques 8A à bords d'appui droits. La deuxième paire de plaques 8C à bords d'appui en forme de L, la paire extérieure, entoure la paire intérieure de plaques 8B à bords d'appui en forme de L. Le détachement et le retrait d'une puce de semi-conducteurs 5 du film 4 sont effectués au moyen de l'éjecteur de puces 1 en coopération avec le dispositif de préhension de puce 16 (Figure 10). Il est P477 avantageux que le dispositif de préhension de puce 16 contienne un organe d'aspiration dans lequel le vide peut être fait, qui aspire et retient la puce de semi-conducteurs. Le dispositif de préhension de puce 16 peut cependant aussi contenir un organe d'aspiration fonctionnant par effet Bernoulli, qui doit être alimenté en air comprimé pour produire l'effet d'aspiration. Le procédé de détachement d'une puce de semi-conducteurs sera expliqué à présent en détail à l'aide des Figures 5 à 13, qui représentent chacune une vue instantanée. Le film 4 et les moyens d'entraînement pour le déplacement des plaques 8 ne sont pas représentés dans les Figures 5 à 13. Un mouvement des plaques 8 dans le sens positif de l'axe Z est appelé soulèvement et un mouvement des plaques 8 dans le sens négatif de l'axe Z, abaissement. Pour détacher la puce de semi-conducteurs suivante du film 4, le film 4 est déplacé par rapport à l'éjecteur de puces 1, de sorte que la puce de semi-conducteurs 5 qui se détache se trouve au-dessus du trou 6 de la plaque de couverture 3. En outre, toutes les plaques 8 sont soulevées par rapport au support 9 de telle façon que leurs bords d'appui 19 se trouvent dans un plan commun, et le support 9 est amené dans une position prédéterminée zo dans laquelle les bords d'appui 19 sont en affleurement avec la surface 12 de la plaque de couverture 3. Dans cette position initiale, le film 4 repose sur les bords d'appui 19 des plaques 8. Le procédé de détachement de la puce de semi-conducteurs 5 du film 4 comprend les étapes suivantes : A) mise sous vide de la chambre 2 de façon à tirer le film 4 sur la plaque de couverture 3 ; B) soulèvement du support 9 sur une distance prédéterminée Az1, de façon que les bords d'appui 19 des plaques 8 viennent à une hauteur H1 au-dessus de la surface 12 de la plaque de couverture 3 ; C) abaissement de la paire extérieure de plaques 8C à bord d'appui en forme de L ; D) facultativement, abaissement d'une deuxième paire de plaques 8B à bord d'appui en forme de L ; E) soulèvement du support 9 sur une distance prédéterminée Az2, de sorte que les bords d'appui des plaques qui n'ont pas encore été abaissées viennent à une hauteur H2 > Hi au-dessus de la surface 12 de la plaque de couverture 3 ; F) abaissement graduel des plaques 8 qui n'ont pas encore été abaissées selon un ordre prédéterminé, mais en n'abaissant pas au moins une ou plusieurs plaques 8A, de préférence trois ; G) facultativement, abaissement du support 9 d'une distance prédéterminée Az3, de sorte que les bords d'appui des plaques qui n'ont pas encore été abaissées viennent à une hauteur H3 < H2 au-dessus de la surface 12 de la plaque de couverture 3 ; H) abaissement graduel des plaques 8A qui n'ont pas encore été abaissées ; I) éloignement du dispositif de préhension de puce 16 avec la puce de semi-conducteurs 5 ; J) le dispositif de préhension de puce 16 étant positionné et abaissé au-dessus de la puce de semiconducteurs 5, jusqu'à ce qu'il touche et retienne la puce de semi-conducteurs 5, au plus tard avant l'abaissement des trois dernières plaques 8A.
La Figure 5 représente une vue instantanée de la situation initiale. P477 La Figure 6 représente une vue instantanée après l'étape B. La Figure 7 représente une vue instantanée après l'étape C. La Figure 8 représente une vue instantanée après l'étape E. Les Figures 9 à 11 représentent des vues instantanées successives entre les étapes E et G.
La Figure 12 représente une vue instantanée après l'étape G. La Figure 13 représente une vue instantanée après l'étape H. L'abaissement de la plaque suivante peut avoir lieu avant que les plaques précédentes soient complètement abaissées, comme cela est représenté dans les Figures 8 à 12. Le moment à partir duquel l'aide du dispositif de préhension de puce 16 est nécessaire pour détacher le film 4 de la puce de semi- conducteurs 5 dépend de plusieurs facteurs, par exemple de l'épaisseur des puces de semi-conducteurs 5, de la taille des puces de semi-conducteurs 5, de l'adhérence du film 4, de la force d'aspiration exercée par le vide sur le film 4. Plus tard le dispositif de préhension de puce 16 doit être utilisé, plus le débit de l'automate de montage est élevé. Afin de préparer le retrait de la puce de semi-conducteurs 5 suivante, les plaques 8 sont ramenées dans la position initiale. L'utilisation de plaques à bords d'appui en forme de L réduit l'influence des contraintes mécaniques sur les puces de semi-conducteurs voisines et permet ainsi d'atteindre une hauteur H2 qui est plus grande que dans l'art antérieur, ce qui facilite le détachement de la puce de semi-conducteurs du film. P477

Claims (2)

  1. REVENDICATIONS1. Procédé pour détacher une puce de semi-conducteurs (5) d'un film (4) au moyen d'un dispositif de préhension de puce (16) et d'un éjecteur de puces (1), dans lequel l'éjecteur de puces (1) présente des premières plaques (8A) qui ont un bord d'appui droit et des deuxièmes plaques (8B, 8C) qui ont un bord d'appui en forme de L, les bords d'appui (19) des plaques (8A, 8B, 8C) formant dans une position initiale un plan d'appui sur lequel le film (4) repose, comprenant les étapes suivantes : I) soulèvement des plaques (8A, 8B, 8C), de telle façon que les bords d'appui (19) des plaques (8A, 8B, 8C) viennent à une hauteur H1 au-dessus de la surface (12) de la plaque de couverture (3), J) abaissement d'une première paire de plaques (8B) à bord d'appui en forme de L, K) facultativement, abaissement d'une deuxième paire de plaques (8C) à bord d'appui en forme de L, L) soulèvement au moins des plaques qui n'ont pas encore été abaissées, de telle façon que les bords d'appui (19) des plaques qui n'ont pas encore été abaissées viennent à une hauteur H2 > Hi au-dessus de la surface (12) de la plaque de couverture (3), M) abaissement graduel de plaques qui n'ont pas encore été abaissées dans un ordre prédéterminé, au moins une ou plusieurs plaques (8A) n'étant cependant pas abaissées, N) facultativement, abaissement au moins des plaques qui n'ont pas encore été abaissées, de telle façon que les bords d'appui (19) des plaques qui n'ont pas encore été abaissées viennent à une hauteur H3 < H2 au-dessus de la surface (12) de la plaque de couverture (3), O) abaissement des plaques qui n'ont pas encore été abaissées, jusqu'à ce que toutes les plaques (8A, 8B, 8C) soient abaissées, et P) éloignement du dispositif de préhension de puce (16) avec la puce de semi-conducteurs (5), le dispositif de préhension de puce (16) étant positionné au-dessus de la puce de semi-conducteurs (5) et abaissé jusqu'à ce qu'il touche la puce de semi-conducteurs (5) au plus tard avant l'abaissement des trois dernières plaques (8A).
  2. 2. Procédé selon la revendication 1, dans lequel les plaques (8A, 8B, 8C) sont fixées sur un support (9), lequel support (9) peut être déplacé perpendiculairement à la surface (12) de la plaque de couverture (3) et les plaques (8A, 8B, 8C) pouvant être levées et abaissées par rapport au support (9), le support (9) se trouvant dans une position prédéterminée zo dans une position initiale et les plaques (8A, 8B, 8C) étant soulevées par rapport au support (9) de telle façon que les bords d'appui (19) des plaques (8A, 8B, 8C) forment un plan d'appui sur lequel le film (4) repose, caractérisé en ce que : dans l'étape A, le support (9) est soulevé d'une distance prédéterminée Az1, dans l'étape D, le support (9) est soulevé d'une distance prédéterminée Az2,et dans l'étape facultative F, le support (9) est abaissé d'une distance prédéterminée Az3. P477
FR1351764A 2012-03-30 2013-02-28 Procede pour detacher une puce de semi-conducteurs d'un film Active FR2988902B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH00453/12A CH706280B1 (de) 2012-03-30 2012-03-30 Verfahren zum Ablösen eines Halbleiterchips von einer Folie.

Publications (2)

Publication Number Publication Date
FR2988902A1 true FR2988902A1 (fr) 2013-10-04
FR2988902B1 FR2988902B1 (fr) 2016-12-30

Family

ID=49154876

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1351764A Active FR2988902B1 (fr) 2012-03-30 2013-02-28 Procede pour detacher une puce de semi-conducteurs d'un film

Country Status (10)

Country Link
US (1) US9039867B2 (fr)
JP (1) JP6128459B2 (fr)
KR (1) KR102084792B1 (fr)
CN (1) CN103367136B (fr)
CH (1) CH706280B1 (fr)
DE (1) DE102013103100B4 (fr)
FR (1) FR2988902B1 (fr)
MY (1) MY164119A (fr)
SG (1) SG193709A1 (fr)
TW (1) TWI569338B (fr)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH707236B1 (de) 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.
JP5717910B1 (ja) * 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
JP6797569B2 (ja) * 2016-06-13 2020-12-09 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
TWI648213B (zh) * 2017-11-30 2019-01-21 景碩科技股份有限公司 撕箔機構
JP2019169516A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置の突き上げ装置及び突き上げ方法
CN109192681B (zh) * 2018-09-01 2022-05-31 佛山市美特智能科技有限公司 芯片的快速柔性制造***
JP7217605B2 (ja) * 2018-09-21 2023-02-03 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
CH715447B1 (de) * 2018-10-15 2022-01-14 Besi Switzerland Ag Chip-Auswerfer.
DE102018125682B4 (de) * 2018-10-16 2023-01-19 Asm Assembly Systems Gmbh & Co. Kg Ejektorvorrichtung sowie Verfahren zum Unterstützen eines Ablösens eines auf einer Haltefolie angeordneten elektrischen Bauteils
KR102656718B1 (ko) * 2018-11-05 2024-04-12 세메스 주식회사 다이 이젝팅 장치
JP7274902B2 (ja) 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR102020034B1 (ko) * 2019-07-09 2019-09-10 (주)삼정오토메이션 적층세라믹콘덴서 취출 방법
KR102177863B1 (ko) * 2020-08-07 2020-11-11 변영기 칩 필름 단계적 박리장치
US11764098B2 (en) * 2021-04-16 2023-09-19 Asmpt Singapore Pte. Ltd. Detaching a die from an adhesive tape by air ejection
JP2023064405A (ja) * 2021-10-26 2023-05-11 三菱電機株式会社 半導体製造装置および半導体装置の製造方法
JP2023167124A (ja) 2022-05-11 2023-11-24 三星電子株式会社 チップ剥離装置及びチップ剥離方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3976541B2 (ja) 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CH697213A5 (de) * 2004-05-19 2008-06-25 Alphasem Ag Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
JP4735829B2 (ja) * 2005-12-06 2011-07-27 澁谷工業株式会社 チップ突き上げ装置
US7665204B2 (en) * 2006-10-16 2010-02-23 Asm Assembly Automation Ltd. Die detachment apparatus comprising pre-peeling structure
JP4693805B2 (ja) * 2007-03-16 2011-06-01 株式会社東芝 半導体装置の製造装置及び製造方法
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TWI463580B (zh) 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
MY150953A (en) 2008-11-05 2014-03-31 Esec Ag Die-ejector
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
US8092645B2 (en) 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
JP2011216529A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 半導体装置の製造方法
CH707236B1 (de) * 2012-11-23 2016-10-31 Besi Switzerland Ag Verfahren zum Ablösen von Halbleiterchips von einer Folie.

Also Published As

Publication number Publication date
CH706280A1 (de) 2013-09-30
CN103367136B (zh) 2017-08-25
JP6128459B2 (ja) 2017-05-17
KR20130111366A (ko) 2013-10-10
CH706280B1 (de) 2016-03-15
KR102084792B1 (ko) 2020-03-04
TWI569338B (zh) 2017-02-01
CN103367136A (zh) 2013-10-23
US9039867B2 (en) 2015-05-26
DE102013103100B4 (de) 2024-02-29
FR2988902B1 (fr) 2016-12-30
TW201401384A (zh) 2014-01-01
MY164119A (en) 2017-11-30
DE102013103100A1 (de) 2013-10-02
JP2013214739A (ja) 2013-10-17
US20130255889A1 (en) 2013-10-03
SG193709A1 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
FR2988902A1 (fr) Procede pour detacher une puce de semi-conducteurs d&#39;un film
KR101135903B1 (ko) 박형 다이 분리 및 픽업 장치
KR101596461B1 (ko) 칩 디테칭 장치 및 칩 디테칭 방법
JP2009188157A (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
WO2017149259A1 (fr) Prehension de palette
JP2004179627A (ja) 薄型ダイ取外し用装置及び方法
EP3256409B1 (fr) Procede et systeme de dechargement de colis
JP2009182256A (ja) 基板の処理装置および基板の処理方法
JP2007103826A (ja) 半導体チップのピックアップ装置
US20130039733A1 (en) Pick and place tape release for thin semiconductor dies
KR20130051686A (ko) 기판 착탈 장치
CN101512746A (zh) 拾取方法及拾取装置
US20100077590A1 (en) Die pickup method
JP2013191781A (ja) 半導体製造装置および半導体製造装置の制御方法
EP0435774B1 (fr) Dispositif de chargement et de déchargement d&#39;objets plats dans une cassette de rangement
JP2009071195A (ja) 半導体製造装置及び半導体製造方法
JP6366223B2 (ja) 半導体チップのピックアップ装置
JPS62210635A (ja) 物体の分離方法及び装置
TW201027606A (en) Chip-stripping method, chip-stripping device and fabricating method of semiconductor device
FR3081612A1 (fr) Procede et systeme de depilage d&#39;un empilement de plaques de materiau semi-conducteur
KR101199298B1 (ko) 칩 박리 방법, 반도체 장치의 제조 방법, 및 칩 박리 장치
EP3916765B1 (fr) Dispositif de maintien de plaques, notamment des plaques de silicium
JP2004259811A (ja) ダイピックアップ方法及び装置
JP5738815B2 (ja) 半導体装置の製造方法及び半導体製造装置
EP4009354A1 (fr) Outil de transfert collectif de micropuces d&#39;un substrat source vers un substrat destination

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLSC Publication of the preliminary search report

Effective date: 20160701

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12