FR2861216A1 - Boitier semi-conducteur a puce sur plaque-support - Google Patents

Boitier semi-conducteur a puce sur plaque-support Download PDF

Info

Publication number
FR2861216A1
FR2861216A1 FR0312307A FR0312307A FR2861216A1 FR 2861216 A1 FR2861216 A1 FR 2861216A1 FR 0312307 A FR0312307 A FR 0312307A FR 0312307 A FR0312307 A FR 0312307A FR 2861216 A1 FR2861216 A1 FR 2861216A1
Authority
FR
France
Prior art keywords
layer
chip
conductive material
support plate
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0312307A
Other languages
English (en)
Other versions
FR2861216B1 (fr
Inventor
Jerome Lopez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0312307A priority Critical patent/FR2861216B1/fr
Priority to US10/961,466 priority patent/US7573141B2/en
Publication of FR2861216A1 publication Critical patent/FR2861216A1/fr
Application granted granted Critical
Publication of FR2861216B1 publication Critical patent/FR2861216B1/fr
Priority to US12/512,461 priority patent/US7838417B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Boîtier semi-conducteur comprenant une plaque support en un matériau non conducteur de l'électricité et munie de moyens traversants de connexion électrique formés à l'extérieur d'une zone de fixation prévue sur sa face avant, une puce de circuits intégrés fixée sur cette zone de fixation, des fils de connexion électrique reliant des plots avant de la puce à des plots avant desdits moyens de connexion électrique. La face avant de ladite plaque support (2) est munie d'au moins une couche avant intermédiaire (9) en un matériau conducteur thermique s'étendant au moins en partie en dessous de la puce. La face arrière de ladite plaque support est munie d'au moins une couche arrière (12) en un matériau conducteur thermique s'étendant au moins en partie à l'opposé de ladite couche avant. Lesdites couches avant et arrière sont reliées par des vias (7) en un matériau conducteur thermique remplissant des trous traversants ménagés au travers de ladite plaque.

Description

Boîtier semi-conducteur à puce sur plaque-support
La présente invention concerne le domaine général des boîtiers semiconduteurs.
On connaît actuellement des boîtiers semi-conducteurs qui comprennent une plaque-support en un matériau non conducteur de l'électricité, une puce fixée par collage en un endroit d'une face de cette plaque-support, des fils de connexion électrique qui relient des plots de la puce à des vias de connexion électrique qui traversent la plaque-support, un bloc d'encapsulation de forme parallélipipédique qui enrobe la puce et les fils électriques, et des billes de connexion électrique fixées sur les vias à l'opposé de la puce.
De tels boîtiers présentent l'inconvénient de confiner les puces dans des matériaux très mauvais conducteurs thermiques si bien que, dans le cas de puces générant de la chaleur, cette chaleur est difficilement dissipée et nuit au fonctionnement électronique des boîtiers.
La présente invention a notamment pour but de proposer un boîtier semiconducteur dont la structure permet d'améliorer la dissipation de la chaleur générée par la puce.
Le boîtier semi-conducteur selon l'invention comprend une plaque support en un matériau non conducteur de l'électricité et munie de moyens traversants de connexion électrique formés à l'extérieur d'une zone de fixation prévue sur sa face avant, une puce de circuits intégrés fixée sur cette zone de fixation, des fils de connexion électrique reliant des plots avant de la puce à des plots avant desdits moyens de connexion électrique.
Selon l'invention, la face avant de ladite plaque est munie d'au moins une couche avant intermédiaire en un matériau conducteur thermique s'étendant au moins en partie en dessous de la puce, la face arrière de ladite plaque est munie d'au moins une couche arrière en un matériau conducteur thermique s'étendant au moins en partie à l'opposé de ladite couche avant et lesdites couches avant et arrière sont reliées par des vias en un matériau conducteur thermique remplissant des trous traversants ménagés au travers de ladite plaque.
Selon la présente invention, le boîtier comprend de préférence des billes en un matériau conducteur thermique, fixées sur ladite couche arrière.
Selon la présente invention, ladite couche avant s'étend de préférence audelà de la périphérie de la puce et porte un anneau en saillie entourant à distance la périphérie de la puce et arrêtant l'écoulement d'une colle de fixation de cette dernière.
Selon la présente invention, lesdites couches avant et arrière sont de préférence en un matériau conducteur de l'électricité, au moins un plot avant de ladite couche avant étant relié à au moins un plot avant de la puce par au moins un fil de connexion électrique.
Selon la +présente invention, ledit anneau s'étend de préférence entre la périphérie de la puce et ledit plot avant de ladite couche avant.
Selon la présente invention, lesdits moyens de connexion électrique comprennent de préférence des vias en un matériau conducteur de l'electricité remplissant des trous traversant ménagés au travers de ladite plaque.
La présente invention sera mieux comprise à l'étude d'un boîtier semiconducteur décrit à titre d'exemple non limitatif et illustré par le dessin sur lequel: la figure 1 représente une coupe transversale d'un boîtier semi-conducteur selon la présente invention; et la figure 2 représente une vue de dessus du boîtier semi-conducteur de la figure 1.
Le boîtier semi-conducteur 1 représenté sur les figures, qui est généralement de forme parallélipipédique, comprend une plaque-support 2 carrée ou rectangulaire, en un matériau non conducteur de l'électricité et mauvais conducteur thermique, dont la face avant 4 présente une zone de fixation 3 entourée par une zone de connexion 4.
Dans sa zone de fixation 3, la plaque-support 2 présente une multiplicité de passages traversants 5 répartis en surface, qui sont complètement remplis par des vias 7 en au moins un matériau conducteur thermique et de préférence conducteur électrique.
Dans sa zone de connexion 4, la plaque-support 2 présente une multiplicité de passages traversants 6 répartis périphériquement, qui sont complètement remplis par des vias 8 en au moins un matériau conducteur électrique et de préférence bon conducteur thermique.
Sur sa zone de fixation 3, la face avant 4 de la plaque support 2 est recouverte par au moins une couche avant 9 en un matériau conducteur thermique et de préférence conducteur électrique.
Une zone 10 de la face arrière 11 de la plaque-support 2, opposée à la zone de fixation 9 et sensiblement correspondante, est également recouverte par au moins une couche arrière 12 en un matériau conducteur thermique et de préférence conducteur électrique.
Ainsi, la couche avant 9 et la couche arrière 12 sont thermiquement reliées par les vias conducteurs thermiques 7.
Sur la couche avant 9 est fixée la face arrière d'une puce de circuits intégrés 13 par l'intermédiaire d'une couche de colle 14, la puce 14 étant située sensiblement au milieu de la plaque-support 2 et la couche avant 9 s'étendant au-delà de toute la périphérie de la puce 13.
La couche 9 porte, à distance de la périphérie de la puce 13, un anneau de retenue 15 qui constitue une barrière pour la couche de colle 14.
La face avant de la puce 13 est munie de plots de connexion électrique 16 qui sont reliés par des fils de connexion électrique 17 respectivement à des couches localisées 18 qui recouvrent les plots de connexion électrique 8, distantes de la couche 9.
Le boîtier 1 comprend en outre un bloc parallèlépipédique de matériau d'enrobage isolant, qui s'étend en avant de la plaque-support et qui encapsule la puce 13 et les fils de connexion électrique 17.
En arrière de la plaque-support 2 est déposée une couche 20 en un matériau organique de finition qui est traversée par des billes 21 de connexion thermique et de préférence électrique respectivement fixées sur la face arrière des vias de connexion 7 et par une multiplicité de billes 22 en un matériau conducteur électrique et de préférence thermique respectivement fixées sur la face arrière des vias de connexion 8.
Il résulte de ce qui précède que la chaleur produite par la puce 13 lors de son fonctionnement peut être au moins en partie captée par la couche avant 9 et être transmise à la couche arrière 12 par l'intermédiaire des vias 7 pour être dissipée extérieurement au boîtier 1. Les billes 21 peuvent également participer à cette dissipation, directement ou par l'intermédiaire d'une plaque sur laquelle elles pourraient être connectées. Les billes 22 peuvent également participer à cette dissipation.
Par ailleurs, dans l'exemple représenté, la face avant de la puce 13 présente des plots de connexion électrique 23 qui sont reliés par des fils de connexion électrique 24 à la couche avant 9, sur la partie de cette dernière extérieure à l'anneau de retenue 15, ces fils 23 étant également noyés dans le bloc d'encapsulation 19.
Ainsi, les plots 23 de la puce 13, qui peuvent être des plots de masse, sont électriquement reliés aux billes 21 en vue d'une connexion électrique extérieure.
Le boîtier semi-conducteur 1 peut être fabriqué de la manière suivante.
Disposant d'une plaque-support 2, on dépose une couche avant et une couche arrière, par exemple de cuivre, sur ses faces opposées 4 et 11.
On perce, par exemple par attaque chimique ou au laser, au travers de la couche de cuivre avant précédemment déposée et dans la plaque-support 2 les trous 5 et 6, jusqu'à la couche de cuivre arrière.
On dépose sur la face avant une couche de cuivre qui recouvre les parties non percées de la couche précédente et qui recouvre les parois des trous 5 et 6 et le fond de ces trous sur la couche arrière précédemment déposée.
On remplit par l'avant les trous 5 et 6 de cuivre ou d'une autre matière conductrice thermique et électrique.
On recouvre à nouveau toute la face avant d'une couche de cuivre d'égalisation.
On dépose la couche arrière de finition 20 en un matériau organique.
Dans une variante, on dépose une couche avant de finition 25 en un matériau organique.
On procède alors à une découpe des couches avant entre la zone de fixation 3 et de la zone de connexion 4.
On obtient ainsi les vias 7 et 8 et les couches 9 et 18 précédemment décrits.
On réalise l'anneau d'arrêt 15.
On procède à la fixation de la puce 13 par l'intermédiaire de la couche de colle 14, dont l'écoulement avant durcisement est stoppé par l'anneau de retenue 15 en saillie.
On procède à l'installation des fils de connexion électrique 17 et 24.
On réalise le bloc d'encapsulation 19 dans un moule d'injection. On procède au montage des billes 21 et 22.
Comme il est maintenant courant, on peut fabriquer plusieurs boîtiers sur une plaque-support unique et dans un bloc d'encapsulation unique, puis procéder à un sciage pour individualiser chaque boîtier 1.
La présente invention ne se limite pas à l'exemple ci-dessus décrit. Bien des variantes de réalisation sont possibles sans sortir du cadre défini par les revendications annexées. ***

Claims (6)

REVENDICATIONS
1. Boîtier semi-conducteur comprenant une plaque-support en un matériau non conducteur de l'électricité et munie de moyens traversants de connexion électrique formés à l'extérieur d'une zone de fixation prévue sur sa face avant, une puce de circuits intégrés fixée sur cette zone de fixation, des fils de connexion électrique reliant des plots avant de la puce à des plots avant desdits moyens de connexion électrique, caractérisé par le fait que la face avant de ladite plaque support (2) est munie d'au moins une couche avant intermédiaire (9) en un matériau conducteur thermique s'étendant au moins en partie en dessous de la puce, que la face arrière de ladite plaque support est munie d'au moins une couche arrière (12) en un matériau conducteur thermique s'étendant au moins en partie à l'opposé de ladite couche avant et que lesdites couches avant et arrière sont reliées par des vias (7) en un matériau conducteur thermique remplissant des trous traversants ménagés au travers de ladite plaque.
2. Boîtier selon la revendication 1, caractérisé par le fait qu'il comprend des billes (21) en un matériau conducteur thermique, fixées sur ladite couche arrière (12).
3. Boîtier selon l'une des revendications 1 et 2, caractérisé par le fait que ladite couche avant s'étend au-delà de la périphérie de la puce et porte un anneau en saillie (15) entourant à distance la périphérie de la puce et arrêtant l'écoulement d'une colle de fixation de cette dernière.
4. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait que lesdites couches avant et arrière sont en un matériau conducteur de l'électricité, au moins un plot avant de ladite couche avant étant relié à au moins un plot avant de la puce par au moins un fil de connexion électrique (24).
5. Boîtier selon les revendications 3 et 4, caractérisé par le fait que ledit anneau (15) s'étend entre la périphérie de la puce et ledit plot avant de ladite couche avant.
6. Boîtier selon l'une quelconque des revendications précédentes, caractérisé par le fait que lesdits moyens de connexion électrique comprennent des vias (8) en un matériau conducteur de l'electricité remplissant des trous traversant ménagés au travers de ladite plaque.
FR0312307A 2003-10-21 2003-10-21 Boitier semi-conducteur a puce sur plaque-support Expired - Fee Related FR2861216B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0312307A FR2861216B1 (fr) 2003-10-21 2003-10-21 Boitier semi-conducteur a puce sur plaque-support
US10/961,466 US7573141B2 (en) 2003-10-21 2004-10-08 Semiconductor package with a chip on a support plate
US12/512,461 US7838417B2 (en) 2003-10-21 2009-07-30 Semiconductor package with a chip on a support plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0312307A FR2861216B1 (fr) 2003-10-21 2003-10-21 Boitier semi-conducteur a puce sur plaque-support

Publications (2)

Publication Number Publication Date
FR2861216A1 true FR2861216A1 (fr) 2005-04-22
FR2861216B1 FR2861216B1 (fr) 2006-02-10

Family

ID=34385356

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0312307A Expired - Fee Related FR2861216B1 (fr) 2003-10-21 2003-10-21 Boitier semi-conducteur a puce sur plaque-support

Country Status (2)

Country Link
US (2) US7573141B2 (fr)
FR (1) FR2861216B1 (fr)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
SG10201505279RA (en) * 2008-07-18 2015-10-29 Utac Headquarters Pte Ltd Packaging structural member
US8373281B2 (en) * 2008-07-31 2013-02-12 Sanyo Electric Co., Ltd. Semiconductor module and portable apparatus provided with semiconductor module
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
KR20130010359A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치용 기판 및 그를 포함한 반도체 장치
US9237648B2 (en) * 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
CN104112739A (zh) * 2013-04-16 2014-10-22 展晶科技(深圳)有限公司 发光二极管
US20150001697A1 (en) * 2013-06-28 2015-01-01 Stmicroelectronics Sdn Bhd Selective treatment of leadframe with anti-wetting agent
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5409863A (en) * 1993-02-19 1995-04-25 Lsi Logic Corporation Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US6164522A (en) * 1998-06-29 2000-12-26 Delphi Technologies, Inc. Method of manufacturing a thick film circuit with constrained adhesive spreading
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US6282094B1 (en) * 1999-04-12 2001-08-28 Siliconware Precision Industries, Co., Ltd. Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US20020084524A1 (en) * 2001-01-04 2002-07-04 Samsung Electronics Co., Ltd. Ball grid array package comprising a heat sink
US20020185722A1 (en) * 2000-12-22 2002-12-12 Zhao Sam Ziqun Die-up ball grid array package with enhanced stiffener

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5592025A (en) * 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
KR100780505B1 (ko) * 1999-12-28 2007-11-29 가부시키가이샤 가네카 에폭시변성폴리이미드 및, 이것을 사용한 감광성조성물,커버레이필름, 솔더레지스트, 프린트배선판
US6861750B2 (en) * 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5409863A (en) * 1993-02-19 1995-04-25 Lsi Logic Corporation Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US6164522A (en) * 1998-06-29 2000-12-26 Delphi Technologies, Inc. Method of manufacturing a thick film circuit with constrained adhesive spreading
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
US6282094B1 (en) * 1999-04-12 2001-08-28 Siliconware Precision Industries, Co., Ltd. Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same
US20020185722A1 (en) * 2000-12-22 2002-12-12 Zhao Sam Ziqun Die-up ball grid array package with enhanced stiffener
US20020084524A1 (en) * 2001-01-04 2002-07-04 Samsung Electronics Co., Ltd. Ball grid array package comprising a heat sink

Also Published As

Publication number Publication date
FR2861216B1 (fr) 2006-02-10
US20050121759A1 (en) 2005-06-09
US20090288805A1 (en) 2009-11-26
US7838417B2 (en) 2010-11-23
US7573141B2 (en) 2009-08-11

Similar Documents

Publication Publication Date Title
US6921927B2 (en) System and method for enhanced LED thermal conductivity
FR2740610A1 (fr) Dispositif a semiconducteurs comportant un dispositif de puissance et un dispositif de commande formes sur des cadres de montage
US6093960A (en) Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
FR2861216A1 (fr) Boitier semi-conducteur a puce sur plaque-support
FR2620296A1 (fr) Boitier pour circuit electronique
US5237202A (en) Lead frame and semiconductor device using same
WO2007000695A3 (fr) Boitier, sous-ensemble et procede de fabrication correspondant
FR2620587A1 (fr) Circuit imprime equipe d'un drain thermique
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
RU2000106644A (ru) Композитный материал, способ его получения, излучающая тепло панель для полупроводникового прибора, полупроводниковый прибор (варианты), диэлектрическая панель и электростатическое поглощающее устройство
JP2006313896A (ja) 発光素子パッケージ
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
FR3012670A1 (fr) Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
US5939781A (en) Thermally enhanced integrated circuit packaging system
EP0037301A2 (fr) Boîtier d'encapsulation pour module de puissance en circuit hybride
KR101658682B1 (ko) 광전 소자 및 광전 소자의 제조 방법
TW201115696A (en) Electronic device
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
US20200312735A1 (en) Cooling of electronic devices
FR2987170A1 (fr) Boitier et dispositif electroniques
FR2968126A1 (fr) Boitier semi-conducteur a via thermique et procédé de fabrication
CN104112722A (zh) 包括用于吸收热能的材料的半导体器件
US20110089463A1 (en) Light Source
US10763406B2 (en) Semiconductor component comprising a first and a second shaped body and method for producing a semiconductor component comprising a first and a second shaped body
EP0446125A1 (fr) Composant semi-conducteur de puissance

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090630