FR2867307A1 - Traitement thermique apres detachement smart-cut - Google Patents
Traitement thermique apres detachement smart-cut Download PDFInfo
- Publication number
- FR2867307A1 FR2867307A1 FR0402340A FR0402340A FR2867307A1 FR 2867307 A1 FR2867307 A1 FR 2867307A1 FR 0402340 A FR0402340 A FR 0402340A FR 0402340 A FR0402340 A FR 0402340A FR 2867307 A1 FR2867307 A1 FR 2867307A1
- Authority
- FR
- France
- Prior art keywords
- layer
- forming
- structure according
- donor wafer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000035876 healing Effects 0.000 claims abstract description 40
- 238000002513 implantation Methods 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 235000019592 roughness Nutrition 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims description 9
- 229910052734 helium Inorganic materials 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 239000012298 atmosphere Substances 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 238000003486 chemical etching Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 238000011282 treatment Methods 0.000 abstract description 13
- 230000003313 weakening effect Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 44
- 230000002950 deficient Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000007943 implant Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'invention concerne un procédé de formation d'une structure (30) comprenant une couche prélevée (1) en matériau choisi parmi les matériaux semiconducteurs à partir d'une plaquette donneuse (10), le procédé comprenant les étapes suivantes :(a) implantation d'espèces atomiques pour former une zone de fragilisation (4) dans la plaquette donneuse (10) à une profondeur voisine de l'épaisseur de la couche à prélever (1) ;(b) collage de la plaquette donneuse à une plaquette réceptrice (20) ;(c) apport d'énergie thermique pour désolidariser la couche prélevée (1) de la plaquette donneuse (10) au niveau de la zone de fragilisation (4);(d) traitement de la couche prélevée (1) ;caractérisé en ce que l'étape (d) comprend une opération de guérison de la couche prélevée (1) mise en oeuvre alors que la couche prélevée (1) est toujours en contact avec la partie restante de la plaquette donneuse (10'), et en ce que l'opération de guérison est mise en oeuvre par traitement thermique à une température inférieure à la température de réadhérence de la couche prélevée (1) avec la partie restante de la plaquette donneuse (10').
Description
La présente invention concerne un procédé de formation d'une structure
comprenant une couche prélevée en matériau semi-conducteur à partir d'une plaquette donneuse, le procédé comprenant les étapes successives suivantes:
a) implantation d'espèces atomiques pour former une zone de fragilisation dans la plaquette donneuse à une profondeur déterminée; b) collage de la plaquette donneuse à une plaquette réceptrice; c) apport d'énergie pour détacher ou désolidariser la couche prélevée io de la plaquette donneuse au niveau de la zone de fragilisation; d) traitement de la couche prélevée.
Ce type de prélèvement de couches est encore appelé Smart-Cut , et est connu de l'homme du métier. On pourra en particulier trouver des détails dans nombre de documents déjà publiés, tels que par exemple l'extrait pages 50 et 51 de l'ouvrage Silicon-on-Insulator technology: material tools VLSI, second edition de Jean-Pierre Colinge chez Kluwer Academic Publishers .
L'étape (b) de collage de la plaquette réceptrice (de la couche prélevée), se fait typiquement au niveau de la surface de la plaquette donneuse ayant subi l'implantation, par l'intermédiaire d'une couche de collage en matériau diélectrique, tel que du SiO2.
On pourra ainsi former une structure semiconducteur-sur-isolant, telle qu'une structure SOI (dans le cas où la couche prélevée est en silicium), SiGeOI (dans le cas où la couche prélevée est en silicium germanium), sSOI (dans le cas où la couche prélevée comprend du silicium contraint) ou GeOl (dans le cas où la couche prélevée est en germanium).
Typiquement, l'énergie est au moins en partie apportée, lors de l'étape (c), sous forme thermique. C'est alors le budget thermique (le couple température/durée du traitement thermique) qu'il faut considérer pour déterminer le moment où la couche à prélever se détachera.
II est constant d'observer qu'après détachement de la couche prélevée, cette dernière présente des rugosités qui peuvent être f 2867307 2 importantes, ainsi qu'une diminution de sa qualité cristalline, du fait notamment de l'étape d'implantation et de l'étape de détachement ayant été mises en oeuvre antérieurement.
En référence à la figure 1, est schématiquement représentée une s structure semiconducteur-sur-isolant 30 (constituée d'une plaquette réceptrice 20 recouverte de la couche prélevée 1 par l'intermédiaire d'une couche isolante électriquement 5) qui présente, dans sa partie semiconductrice (i.e. la couche prélevée 1), une telle diminution de qualité cristalline.
On peut ainsi observer que la couche prélevée 1 comprend une zone défectueuse 1A, cette zone défectueuse 1A comprenant des défauts cristallins et une rugosité superficielle existants.
La zone défectueuse a une épaisseur typiquement autour de 150 nm.
En outre, l'étape d'implantation peut avoir provoqué dans la couche à prélever 1 une diminution de la qualité cristalline.
L'étape (d) de traitement de la couche prélevée 1 est alors nécessaire à mettre en oeuvre pour retirer cette zone défectueuse 1A, et récupérer ainsi au moins une partie de la zone saine 1B de la couche prélevée 1.
Typiquement, on mettra d'abord en oeuvre une oxydation de la zone défectueuse 1A, que l'on enlèvera par la suite au moyen d'une gravure chimique en employant de l'acide fluorhydrique HF (réalisant ainsi un traitement dit d'oxydation sacrificielle ), puis une finition, au moyen par exemple d'un polissage mécanique ou mécano-chimique.
Une telle étape (d) de traitement de la couche prélevée 1 est ainsi complexe et coûteuse d'un point de vue économique.
En outre, la mise en oeuvre de ces moyens de traitement nécessite d'enlever systématiquement le négatif de la plaquette donneuse pour avoir accès à la surface de la couche prélevée 1, et nécessite donc de retirer du four (dans lequel le traitement thermique de l'étape (c) a été effectué) les plaquettes, ce qui représente une perte de temps, des manipulations T 2867307 3 supplémentaires des plaquettes, et la nécessité d'utiliser un matériel approprié.
Le document FR 2 842 349 tente de pallier ces problèmes en incluant dans la couche à prélever en SiGe, et entre la future zone défectueuse 1A et la future zone saine 1B sous-jacente, une couche d'arrêt en Si, afin d'améliorer les opérations de finition mises en oeuvre lors de l'étape (d) , au moyen d'une double gravure sélective (de la zone défectueuse 1A et de la couche d'arrêt) qui diminue substantiellement les rugosités mesurées selon leurs valeurs maximales (les peaks to valleys ) io et selon leurs valeurs quadratiques (en Angstrêms RMS) en surface de la zone saine 1B de SiGe.
Cependant, une gravure sélective n'est jamais parfaite, et lorsque le front de la première gravure chimique arrive à l'interface entre la zone défectueuse 1A et la couche d'arrêt, des rugosités subsistent, cette gravure chimique se faisant alors inégalement sur la surface de la couche d'arrêt. Or, cette dernière étant en général très peu épaisse, la première gravure sélective pourrait la traverser, puis commencer à attaquer la zone saine 1B sous-jacente de façon conséquente. Dans ce même document, est également proposé de faire précéder la gravure sélective d'un polissage, afin de tenter s'affranchir d'une partie de ces problèmes potentiels. Mais la combinaison d'un polissage et d'une gravure sélective rend ces opérations plus complexes et plus longues, avec un coût économique non nécessairement rentable.
Dans le document FR 2 842 350, la couche prélevée 1 se compose d'une zone saine 1B en Si contraint et d'une zone défectueuse 1A en SiGe, cette dernière zone étant alors enlevée sélectivement vis-à-vis de la zone saine I B. On retrouve ici un problème analogue au précédent lorsque le front de gravure parvient à la zone saine 1B, cette dernière étant inégalement gravée en surface.
La présente invention tente de pallier ces problèmes en proposant selon un premier aspect, un procédé de formation d'une structure comprenant une couche prélevée en matériau choisi parmi les matériaux semiconducteurs à partir d'une plaquette donneuse, le procédé comprenant les étapes suivantes: (a) implantation d'espèces atomiques pour former une zone de fragilisation dans la plaquette donneuse à une profondeur voisine 5 de l'épaisseur de la couche à prélever; (b) collage de la plaquette donneuse à une plaquette réceptrice; (c) apport d'énergie thermique pour désolidariser la couche prélevée de la plaquette donneuse au niveau de la zone de fragilisation; (d) traitement de la couche prélevée; io caractérisé en ce que l'étape (d) comprend une opération de guérison de la couche prélevée mise en oeuvre alors que la couche prélevée est toujours en contact avec la partie restante de la plaquette donneuse, et en ce que l'opération de guérison est mise en oeuvre par traitement thermique à une température inférieure à la température de réadhérence de la couche prélevée avec la partie restante de la plaquette donneuse.
D'autres caractéristiques de l'invention sont: - ladite température de réadhérence est de l'ordre de 800 C, - l'étape (c) est mise en oeuvre à une température comprise entre 300 C et 550 C, - la température de guérison est comprise entre 350 C et 800 C, - la température de guérison est comprise entre 550 C et 800 C, - l'opération de guérison se fait en atmosphère inerte, telle qu'une atmosphère d'Ar ou de N2, ou en atmosphère oxydante, - l'étape (a) comprend une co-implantation d'hydrogène et d'hélium, ou 25 une simple implantation d'hydrogène ou d'hélium, l'opération de guérison de l'étape (d) est mise en oeuvre en continuité de l'étape (c), dans un même four, - l'opération de guérison de l'étape (d) comprend un simple changement de la température à partir de la température de désolidarisation de l'étape 30 (c) jusqu'à la température de guérison choisie, 2867307 5 - l'étape (c) est mise en oeuvre autour de 500 C pendant une durée pouvant aller d'environ 30 minutes à 2 heures, - une étape permettant une étape permettant de retirer le contact de la couche prélevée avec le reste de la plaquette donneuse est mise en oeuvre après l'opération de guérison de l'étape (d), suivi éventuellement d'une opération de finition, comprise dans l'étape (d), comprenant au moins une des opérations suivantes: CMP, gravure chimique, oxydation sacrificielle, recuit thermique, - la couche prélevée est en Si1_xGex, avec 0 < x s 1, io - la couche prélevée comprend du Si1_xGex, avec x 0, et une couche d'arrêt à une gravure sélective, et l'étape (d) comprend une telle gravure sélective mise en oeuvre postérieurement à l'opération de guérison, et après avoir retiré le contact de la couche prélevée (1) avec la partie restante de la plaquette donneuse (10'), - la plaquette donneuse comprend un substrat support en Si massif, une structure tampon en SiGe, et une couche supérieure comprenant du Sil_ xGex, (x 0), et la plaquette réceptrice est en Si massif, - le procédé comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse et/ou sur la plaquette réceptrice, la couche de collage étant en un matériau isolant électriquement, tel que par exemple du SiO2, du Si3N4 ou du SixOyNZ.
Selon un deuxième aspect, l'invention propose une application dudit procédé de formation d'une structure, à la formation d'une structure semiconducteur-sur-isolant.
Selon un troisième aspect, l'invention propose une structure semiconducteur-sur-isolant (30) obtenue après l'opération de guérison de l'étape (d) et après avoir retiré le contact de la couche prélevée avec la partie restante de la plaquette donneuse, présentant des rugosités inférieures à 40ÂRMS.
D'autres caractéristiques, buts et avantages de l'invention apparaîtront mieux à la lecture de la description détaillée suivante de mise en oeuvre de procédés préférés de celle-ci, donnés à titre d'exemples non limitatif et faits en référence aux dessins annexés auxquels: La figure 1 représente une vue en coupe schématique d'une structure semiconducteur- sur-isolant obtenue après la mise en oeuvre d'un 5 procédé Smart-Cut selon l'état de la technique.
La figure 2 représente une vue en coupe obtenue par TEM par la Demanderesse d'une structure semiconducteur-sur-isolant obtenue après la mise en oeuvre d'un procédé selon l'invention.
Les figures 3a à 3f représentent schématiquement les différentes io étapes d'un procédé selon l'invention pour former une structure comprenant une couche prélevée par Smart-Cut .
La figure 4 représente une première évolution temporelle des températures des traitements thermiques mis en oeuvre lors de l'étape de désolidarisation et de l'opération de guérison de la couche prélevée selon le procédé selon l'invention représenté par les figures 3a à 3f.
La figure 5 représente une deuxième évolution temporelle des températures des traitements thermiques mis en oeuvre lors de l'étape de désolidarisation et lors de l'opération de guérison de la couche prélevée selon le procédé selon l'invention représenté par les figures 3a à 3f.
Un premier but de l'invention est de diminuer la durée, le coût économique, et le nombre des moyens de traitement d'une couche prélevée par Smart-Cut .
Un deuxième objectif de l'invention est de diminuer la quantité de matière enlevée lors du traitement de la couche prélevée par Smart-Cut .
Un troisième objectif de l'invention consiste à améliorer la qualité cristalline de la couche prélevée par rapport à l'état de la technique.
Un quatrième objectif de l'invention est de proposer une méthode simple de traitement de la couche prélevée par Smart-Cut et s'intégrant facilement dans l'ensemble du procédé de prélèvement par Smart-Cut .
Un cinquième objectif de l'invention est de trouver un moyen pour mettre en oeuvre un traitement thermique de guérison de la couche prélevée aussi bien en atmosphère inerte qu'en atmosphère oxydante sans pour autant altérer substantiellement les propriétés de la couche prélevée.
Un sixième objectif de l'invention est de réaliser des structures semiconducteur-sur-isolant ayant une grande qualité cristalline et une 5 épaisseur de couche utile pouvant être très faible.
Un septième objectif de l'invention est de réaliser une telle structure semiconducteur-sur-isolant avec du SiGe ou du Ge pour la partie semiconductrice.
Nous représentons ci-dessous des exemples de mises en oeuvre de io procédés selon l'invention, ainsi que d'applications selon l'invention, basés sur des couches prélevées par Smart-Cut en matériau ou en alliage de type IV, et en particulier en Sii_xGex avec x.
En référence aux figures 3a à 3f, est illustré un premier procédé de prélèvement d'une couche de Si1_xGex (avec x 0) à partir d'une plaquette donneuse pour la transférer sur une plaquette réceptrice, selon l'invention.
En référence à la figure 3a, une plaquette donneuse 10, comprenant la couche en Siq_xGex à prélever (non représentée), est illustrée.
De manière classique, une plaquette donneuse 10 incluant du Sil_ xGex, comprend un substrat massif en Si sur lequel a été formée une structure tampon en SiGe (non représentée) composée de différentes couches, de sorte que cette dernière ait une évolution graduelle en épaisseur de sa composition en Ge, allant de 0% au niveau du substrat massif en Si jusqu'à environ 100x% au niveau de l'interface avec une couche supérieure en Si1_xGex.
Bien entendu, la plaquette donneuse 10 peut présenter toutes autres configurations pour lesquelles une couche en Si1_xGex relaxée ou non est présente dans sa partie supérieure.
Optionnellement, une couche de Si contraint est formée, par croissance cristalline (par exemple par CVD), sur la couche de Sii_xGex.
En référence à la figure 3b, une zone de fragilisation 4 est formée dans la plaquette donneuse 10 au niveau de sa partie supérieure en Sil_ xGex.
Cette zone de fragilisation 4 est préférentiellement formée par implantation d'espèces atomiques dont le dosage, la nature, et l'énergie sont choisis de sorte à déterminer une profondeur d'implant et un niveau de fragilisation.
L'implantation d'espèces atomiques peut être une simple implantation (i.e. une implantation de, principalement, une seule espèce atomique), telle que par exemple une implantation d'hydrogène, d'hélium ou de gaz rares.
L'implantation d'espèces atomiques peut être une co-implantation d'espèce atomiques (i.e. une implantation de, principalement, de deux espèces atomiques), telle que par exemple une co-implantation d'hydrogène et d'hélium.
Dans le cas d'une co-implantation, la Demanderesse a remarqué que la zone de fragilisation 4 est en général plus fine que dans le cas d'une 15 simple implantation.
La profondeur d'implant est alors choisie de sorte à être voisine ou supérieure de l'épaisseur souhaitée de la couche à prélever 1.
Ainsi, dans le cas d'une simple implantation avec de l'hydrogène à environ 6.1016/cm2 et une énergie comprise entre 20 et 60 Kev, on pourra obtenir une profondeur d'implant de l'ordre de 300 à 600 nanomètres.
Ainsi, dans le cas d'une co-implantation avec de l'hélium à environ 0,9. 1016/cm2 et une énergie comprise entre 50 et 90 Kev et de l'hydrogène à 1016/cm2 et une énergie comprise entre 20 et 60 Kev, on pourra obtenir une profondeur d'implant de l'ordre de 300 à 600 nanomètres.
En référence à la figure 3c, une étape de collage d'une plaquette réceptrice 20 avec le côté de la plaquette donneuse 10 ayant subi la coimplantation, est mise en oeuvre.
La plaquette réceptrice 20 peut être en Si massif.
Antérieurement à l'étape d'implantation, une couche de collage 30 pourra être formée, telle qu'une couche de SiO2, de Si3N4, de SixOyNZ sur l'une et/ou l'autre des surfaces respectives à coller.
Dans le cas où cette ou ces couche(s) de collage est ou sont en SiO2, leur formation peut être effectuée par oxydation thermique ou par dépôt de SiO2.
L'oxydation thermique de la plaquette réceptrice 20 est habituellement préférée puisqu'elle met en oeuvre dans la majorité des cas une oxydation de Si.
L'oxydation thermique de la plaquette donneuse 10 peut être réalisée au niveau de la couche à prélever 1 en Si1_XGeX.
io Antérieurement à la mise en contact de la plaquette réceptrice 20 avec la plaquette donneuse 10, une préparation des surfaces à coller peut éventuellement être mise en oeuvre, employant les techniques connues de nettoyage et de préparation de surface telles que des solutions SC1 et SC2, des solution ozonées, etc. Le collage peut être en premier lieu réalisé par adhésion moléculaire tenant compte de l'hydrophilie que présente chacune des deux surfaces à coller.
En second lieu, et notamment dans le cas où une ou plusieurs couches de collage sont intercalées entre la plaquette donneuse 10 et la plaquette réceptrice 20, un traitement thermique pourra être éventuellement mis en oeuvre postérieurement à l'opération de guérison discutée plus loin, pour renforcer d'avantage le collage, et notamment en créant des liaisons covalentes.
Dans ce dernier cas, et pour une couche de collage en SiO2, en 25 Si3N4, ou en SiXOYNZ la température de collage sera supérieure à la température de fluage des couches de collage, c'est-à-dire supérieure à une température d'environ 1050 C.
Des précisions quant à des méthodes de collage pouvant être utilisées dans le cadre de l'invention, pourront notamment être trouvées dans l'ouvrage Semiconductor wafer bonding science and technology de K-Y. Tong et U. Gôsele (Wiley interscience publication, Johnson Wiley & Son's, Inc.).
En référence aux figures 3d et 3e, sont décrites les étapes respectives de désolidarisation et de guérison de la couche prélevée 1.
En référence à la figure 3d, l'étape de désolidarisation est réalisée grâce à un apport d'énergie thermique et/ou une énergie mécanique, suffisant pour casser les liaisons faibles au niveau de la zone de fragilisation 4, et ainsi désolidariser la couche prélevée 1 du reste de la plaquette donneuse 10'.Cette énergie thermique est alors suffisante pour provoquer, au niveau de la zone de fragilisation 4, des effets thermiques sur les espèces gazeuses qui y sont enfermées provoquant la rupture des io liaisons faibles, sans qu'il soit nécessaire de faire une intervention mécanique La désolidarisation pourra être obtenue à des températures comprises entre environ 300 C et environ 550 C pendant des temps plus ou moins long selon que, respectivement, la température est moins ou plus élevée.
On pourra par exemple mettre en oeuvre, pour une couche à prélever en Si1_xGex, un traitement thermique à une température d'environ 500 C pendant une durée pouvant aller de 15 à 30 minutes jusqu'à 2 heures.
Une telle désolidarisation de la couche prélevée 1 de la partie restante de la plaquette donneuse 10', réalisée uniquement par traitement thermique, va alors permettre de désolidariser la couche prélevée 1 sans retirer le contact avec la partie restante de la plaquette donneuse 10' (voir la figure 3d pour illustration).
II est alors possible de réaliser le traitement thermique de guérison directement à la suite de la désolidarisation, sans nécessairement sortir les plaquettes du four (dans lequel a eu lieu le traitement thermique de détachement), et sans devoir faire des manipulations supplémentaires.
En outre, la partie restante de la plaquette donneuse 10' offre une protection à la couche prélevée 1 contre d'éventuels contaminants, oxydants, ou autres espèces, ce qui offre la possibilité de mettre en oeuvre un traitement de guérison dans des atmosphères diverses.
Ainsi, dans le cadre de ce procédé selon l'invention, et en référence à la figure 3e, on mettra en oeuvre une opération de guérison par traitement thermique à une température T2 choisie inférieure à la température de réadhérence à partir de laquelle la couche prélevée 1 réadhère (ou se resolidarise) avec la partie restante de la plaquette donneuse 10'.
De manière avantageuse, la température de réadhérence est considérée ici, dans le cadre de l'invention, et en se basant sur des expériences réalisées par la Demanderesse, égale à environ 800 C.
De manière optionnelle, la température T2 est supérieure à la température TI à laquelle les plaquettes 10 et 20 ont été soumises lors de 10 l'étape de solidarisation.
Ce traitement thermique de guérison de la couche prélevée 1 est mis en oeuvre en atmosphère inerte (telle qu'une atmosphère d'Ar ou de N2), légèrement oxydante ou oxydante.
La température T2 peut ainsi par exemple se situer entre 350 C et 15 800 C.
La température T2 peut encore plus particulièrement être comprise entre 550 C et 800 C.
En référence aux figures 4 et 5, sont donnés des exemples d'évolutions possibles de températures selon l'invention lors des phases de 20 solidarisation et de guérison de la couche prélevée 1.
Ainsi, en référence à la figure 4, un premier pallier à environ 500 C est atteint et maintenu pendant environ 30 minutes afin de réaliser au bout du compte une désolidarisation (au niveau de la flèche 1000), puis une élévation de la température à 600 C environ pour réaliser une opération de guérison selon l'invention (au niveau du pallier de température 2000). Cette opération de guérison pourrait alors durer de 30 mn à 2 heures.
La température de guérison peut être ainsi maintenue pendant 30 à 60 minutes.
En référence à la figure 5, la désolidarisation ne se réalise pas ici au cours d'un pallier de température mais lors d'une montée en température à une température autour de 500 C (au niveau de la flèche 1000 sur la figure), puis le pallier 2000 de température de guérison est atteint à environ 600 C.
De manière surprenante, la Demanderesse a ainsi remarqué qu'en mettant en oeuvre une telle opération de guérison de la couche prélevée 1, 5 cette dernière présentait alors: une amélioration de la qualité cristalline de ses parties endommagées lors de l'implantation (en référence à la figure 3b) et lors de la désolidarisation (en référence à la figure 3d) ; - une surface lissée, notamment pour les rugosités haute fréquence io (rugosité HF).
En référence à la figure 3f, on retire la partie restante de la plaquette donneuse 10' du contact avec la couche prélevée et guérie 1', pour obtenir au final une structure 30, comprenant une couche prélevée et guérie 1' en Sii_xGex et la plaquette réceptrice 20. Cette structure 30 présente une qualité cristalline améliorée et une rugosité diminuée, sans qu'il y ait eu besoin de mettre en oeuvre une opération intermédiaire d'oxydation sacrificielle et donc sans qu'il y ait eu une perte importante d'une partie de la couche prélevée 1.
Dans le cas où une couche de collage a été formée antérieurement, entre la couche prélevée 1 et la plaquette réceptrice 20, et/ou dans le cas où la plaquette réceptrice 20 est en un matériau isolant électriquement tel que le quartz ou le verre, on obtient alors une structure SiGeOl ou GeOl.
Des étapes de finition peuvent alors éventuellement être mises en oeuvre pour retirer les quelques faibles rugosités et les quelques défauts cristallins subsistant en surface, telles que la mise en oeuvre d'une CMP, d'un polissage ou d'une gravure chimique.
Optionnellement, une couche de Si peut être épitaxiée sur la couche de Si1_xGex de sorte à être contrainte élastiquement.
Dans un cas particulier selon l'invention, une couche de Si contraint a été formée avant prélèvement sur la couche de Sii_xGex. La couche prélevée 1 comprend alors dans ce cas une couche de Si1_xGex et une couche de Si contraint. La structure obtenue après prélèvement est alors une structure SGOI, à savoir une structure semiconducteur-sur-isolant comprenant dans sa partie semiconductrice une couche de Si1_xGex et une couche de Si contraint.
Eventuellement, la couche de Sii_xGex est enlevée (par exemple par s gravure sélective en employant par exemple du HF:H2O2:CH3COOH) afin d'obtenir une structure finale sSOI.
Dans un autre cas particulier selon l'invention, où la couche prélevée en Si1_xGex 1 comprend une ou plusieurs couche(s) d'arrêt, telle qu'une couche en Sii. Gey avec y e [0;1] et y g (formée dans la couche à io prélever, antérieurement au prélèvement), on pourra avantageusement mettre en oeuvre au moins une gravure sélective (combinée ou non avec un polissage) en employant les solutions connues, et permettant de réaliser une étape de finition particulièrement performante, tel qu'enseigné notamment dans FR 2 842 349 et FR 2 842 350.
Cette couche de Si1_yGey peut par exemple être du Si contraint élastiquement par le Sii_xGex voisin (dans le cas où y=0).
En effet, la précédente opération de guérison ayant considérablement diminué les rugosités superficielles et les non-uniformités d'épaisseur dans la couche prélevée 1, il est possible de mettre alors en oeuvre des gravures sélectives sensiblement identiques à celles de l'état de la technique, mais en supprimant ainsi les inconvénients qu'elles pouvaient présenter (décrits plus haut dans ce document).
En référence à la figure 2, une structure 30 SGOI à 20% de Ge (photographiée par TEM) obtenue par la Demanderesse suite à un traitement thermique de guérison post-désolidarisation à 600 C, montre une couche prélevée guérie 1' (couvrant une couche de SiO2 5) qui comprend très peu de défauts cristallins et très peu de rugosités par rapport à celle de la structure semiconducteur-sur-isolant de la figure 1.
On remarquera notamment la disproportion entre l'épaisseur de la 30 zone défectueuse 1A de la couche prélevée 1 en référence à la figure 1 et celle de la couche prélevée guérie 1' en référence à la figure 2.
2867307 14 De même, et pour une même épaisseur de couches prélevées 1 pour la figure 1 et pour la figure 2, la zone saine 1B est bien plus importante en proportion dans le SGOI obtenu selon l'invention que dans le semiconducteur-sur-isolant selon l'état de la technique.
En outre, des résultats de mesures de rugosités sur une telle structure SGOI à 20% de Ge, effectuées par la Demanderesse, sont présentés dans le tableau ci-dessous. Ces mesures ont été réalisées juste après désolidarisation à 500 C pendant 30 minutes suite à de simples implantations ou de co-implantations, et un traitement de guérison à 500 C Io ou à 600 C.
Les rugosités ont été mesurées et sont données en valeurs RMS et en Peak to Valley (PV) par AFM sur des surfaces (10 pm x 10 pm).
Il y a lieu de noter que la Demanderesse a effectué un nombre de mesures suffisant pour valider les résultats.
Nature de l'implantation Traitement de Rugosités guérison RMS (A) PV(A) Simple implant de H: 500 C/30mn 80-85 850 H: 40keV 6.1016/cm2 Co-implant de H et He: 500 C/30mn 49 407 0 H: 35keV 1,0.1016/cm2 0 He: 70keV 0,9.1016/cm2 600 C/30mn 33 272 De ce tableau, on peut noter que, dans le cas d'une co- implantation, une guérison à 600 C diminue de près d'un tiers les rugosités aussi bien moyenne (RMS) que maximales (PV), par rapport à un traitement de guérison effectué à la température de désolidarisation (d'environ 500 C), les rugosités étant inférieures à 40QRMS, voire inférieures à 35ARMS, et inférieures à 300APV, voire inférieures à 275ÂPV. La Demanderesse a ainsi établi que les rugosités sont substantiellement
moins importantes dans le cas où la couche prélevée 1 a subi un traitement de guérison.
De ce tableau, on remarque aussi que les rugosités sont moins importantes dans le cas d'une co-implantation que dans le cas d'une implantation.
Bien entendu, l'homme du métier pourra sans difficulté transposer l'invention présentée ici à d'autres matériaux que le Sii_XGe, dans la mesure où il connaît les propriétés et les grandeurs physiques associées à ces autres matériaux.
On pourra ainsi adapter le procédé selon l'invention à des couches prélevées en matériau III-V ou Il-VI.
io On pourra aussi étendre tous ces matériaux à ceux comprenant du carbone en petite quantité (environ 5%) ou des dopants.
Claims (22)
1. Procédé de formation d'une structure (30) comprenant une couche prélevée (1) en matériau choisi parmi les matériaux semiconducteurs à partir d'une plaquette donneuse (10), le procédé comprenant les étapes suivantes: (a) implantation d'espèces atomiques pour former une zone de fragilisation (4) dans la plaquette donneuse (10) à une profondeur voisinede l'épaisseur de la couche à prélever (1) ; (b) collage de la plaquette donneuse à une plaquette réceptrice (20) ; (c) apport d'énergie thermique pour désolidariser la couche prélevée (1) de la plaquette donneuse (10) au niveau de la zone de fragilisation (4) ; (d) traitement de la couche prélevée (1) ; caractérisé en ce que l'étape (d) comprend une opération de guérison de la couche prélevée (1) mise en oeuvre alors que la couche prélevée (1) est toujours en contact avec la partie restante de la plaquette donneuse (10'), et en ce que l'opération de guérison est mise en oeuvre par traitement thermique à une température inférieure à la température de réadhérence de la couche prélevée (1) avec la partie restante de la plaquette donneuse (10').
2. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que ladite température de réadhérence est de l'ordre de 800 C.
3. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que l'étape (c) est mise en oeuvre à une température comprise entre 300 C et 550 C.
4. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que la température de guérison est comprise entre 350 C et 800 C.
5. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que la température de guérison est comprise entre 550 C et 800 C.
6. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que l'opération de guérison se fait en atmosphère inerte, telle qu'une atmosphère d'Ar ou de N2.
7. Procédé de formation d'une structure selon l'une des revendications 1 à 5, caractérisé en ce que l'opération de guérison se fait en atmosphère oxydante.
8. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que l'étape (a) comprend une coimplantation d'hydrogène et d'hélium.
9. Procédé de formation d'une structure selon l'une des revendications 1 à 7, caractérisé en ce que l'étape (a) comprend une simple implantation d'hydrogène ou d'hélium.
10. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que l'opération de guérison de l'étape (d) est mise en oeuvre en continuité de l'étape (c), dans un même four.
11. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que l'opération de guérison de l'étape (d) comprend un simple changement de la température à partir de la température de désolidarisation de l'étape (c) jusqu'à la température de guérison choisie.
12. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que l'étape (c) est mise en oeuvre autour de 500 C pendant une durée pouvant aller d'environ 30 minutes à 2 heures.
13. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce qu'une étape permettant de retirer le contact de la couche prélevée (1) avec le reste de la plaquette donneuse (10') est mise en oeuvre après l'opération de guérison de l'étape (d).
14. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que, après avoir retiré le contact de la couche prélevée (1) avec le reste de la plaquette donneuse (10'), l'étape (d) comprend en outre au moins une des opérations suivantes: CMP, gravure chimique, oxydation sacrificielle, recuit thermique.
15. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que la couche prélevée (1) est en Si1_xGex, avec 0<x51.
16. Procédé de formation d'une structure selon l'une des revendications 1 à 14, caractérisé en ce que la couche prélevée (1) est en Si contraint et en Si1_xGex avec 0 < x s 1.
17. Procédé de formation d'une structure selon la revendication précédente, caractérisé en ce que la couche de Si1_xGex est, après l'étape (d), gravée sélectivement vis-à-vis de la couche de Si contraint.
18. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que la couche prélevée (1) comprend du Sil_ xGex, avec x90, et une couche d'arrêt à une gravure sélective, et en ce que l'étape (d) comprend une telle gravure sélective mise en oeuvre postérieurement à l'opération de guérison, et après avoir retiré le contact de la couche prélevée (1) avec la partie restante de la plaquette donneuse (10').
19. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce que la plaquette donneuse (10) comprend un substrat support en Si massif, une structure tampon en SiGe, et une couche supérieure comprenant du Si1_xGex (x A), et en ce que la plaquette réceptrice (20) est en Si massif.
20. Procédé de formation d'une structure selon l'une des revendications précédentes, caractérisé en ce qu'il comprend en outre, avant l'étape (b), une étape de formation d'une couche de collage sur la plaquette donneuse (10) et/ou sur la plaquette réceptrice (20), la couche de collage étant en un matériau isolant électriquement, tel que par exemple du SiO2, du Si3N4 ou du SixOyNZ.
21.Application du procédé de formation d'une structure selon la revendication précédente, à la formation d'une structure semiconducteursur-isolant.
22. Structure semiconducteur-sur-isolant (30) obtenue après l'opération de guérison de l'étape (d) du procédé selon l'une des revendications 1 à 20 et après avoir retiré le contact de la couche prélevée (1) avec la partie restante de la plaquette donneuse (10'), présentant des rugosités inférieures à 40ÂRMS.
Priority Applications (21)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0402340A FR2867307B1 (fr) | 2004-03-05 | 2004-03-05 | Traitement thermique apres detachement smart-cut |
| FR0409980A FR2867310B1 (fr) | 2004-03-05 | 2004-09-21 | Technique d'amelioration de la qualite d'une couche mince prelevee |
| US11/058,992 US7285495B2 (en) | 2004-03-05 | 2005-02-16 | Methods for thermally treating a semiconductor layer |
| US11/059,122 US7276428B2 (en) | 2004-03-05 | 2005-02-16 | Methods for forming a semiconductor structure |
| JP2007501318A JP2007526644A (ja) | 2004-03-05 | 2005-03-07 | 採取薄膜の品質改善熱処理方法 |
| EP05737045A EP1721333A1 (fr) | 2004-03-05 | 2005-03-07 | Technique d'amelioration de la qualite d'une couche mince prelevee |
| EP05737041A EP1726039A1 (fr) | 2004-03-05 | 2005-03-07 | Traitement thermique apres detachement smart-cut |
| CN200580014164A CN100592493C (zh) | 2004-03-05 | 2005-03-07 | 智能剥离分开后的热处理 |
| KR1020067020815A KR100860271B1 (ko) | 2004-03-05 | 2005-03-07 | 분기되는 박층의 품질 향상법 |
| PCT/FR2005/000543 WO2005086228A1 (fr) | 2004-03-05 | 2005-03-07 | Traitement thermique apres detachement smart-cut |
| JP2007501319A JP4876067B2 (ja) | 2004-03-05 | 2005-03-07 | 採取薄膜の品質改善処理方法 |
| JP2007501320A JP4876068B2 (ja) | 2004-03-05 | 2005-03-07 | スマートカット（登録商標）剥離後の熱処理方法 |
| CN2005800141634A CN1950937B (zh) | 2004-03-05 | 2005-03-07 | 用于改善剥离薄层的质量的方法 |
| EP05737043A EP1733423A1 (fr) | 2004-03-05 | 2005-03-07 | TRAITEMENT THERMIQUE D’AMELIORATION DE LA QUALITE D’UNE COUCHE MINCE PRELEVEE |
| PCT/FR2005/000542 WO2005086227A1 (fr) | 2004-03-05 | 2005-03-07 | Technique d’amelioration de la qualite d’une couche mince prelevee |
| KR1020067020808A KR100910687B1 (ko) | 2004-03-05 | 2005-03-07 | 스마트 컷 분리 후 열처리 |
| PCT/FR2005/000541 WO2005086226A1 (fr) | 2004-03-05 | 2005-03-07 | Traitement thermique d’amelioration de la qualite d’une couche mince prelevee |
| CNA2005800071260A CN1930674A (zh) | 2004-03-05 | 2005-03-07 | 用于改进所剥离薄层质量的热处理 |
| US11/179,713 US7449394B2 (en) | 2004-03-05 | 2005-07-11 | Atomic implantation and thermal treatment of a semiconductor layer |
| US11/233,318 US20060014363A1 (en) | 2004-03-05 | 2005-09-21 | Thermal treatment of a semiconductor layer |
| US11/357,883 US7282449B2 (en) | 2004-03-05 | 2006-02-17 | Thermal treatment of a semiconductor layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0402340A FR2867307B1 (fr) | 2004-03-05 | 2004-03-05 | Traitement thermique apres detachement smart-cut |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2867307A1 true FR2867307A1 (fr) | 2005-09-09 |
| FR2867307B1 FR2867307B1 (fr) | 2006-05-26 |
Family
ID=34855097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0402340A Expired - Lifetime FR2867307B1 (fr) | 2004-03-05 | 2004-03-05 | Traitement thermique apres detachement smart-cut |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7285495B2 (fr) |
| EP (1) | EP1726039A1 (fr) |
| JP (1) | JP4876068B2 (fr) |
| KR (1) | KR100910687B1 (fr) |
| CN (3) | CN1950937B (fr) |
| FR (1) | FR2867307B1 (fr) |
| WO (1) | WO2005086228A1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2355134A1 (fr) * | 2008-12-04 | 2011-08-10 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication de tranche collée |
| EP2551898A1 (fr) * | 2011-07-28 | 2013-01-30 | Soitec | Procédé pour supprimer les défauts dans une couche semi-conductrice |
| FR2980916A1 (fr) * | 2011-10-03 | 2013-04-05 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| WO2013060949A1 (fr) | 2011-10-27 | 2013-05-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de lissage d'une surface par traitement thermique |
| FR3108440A1 (fr) * | 2020-03-23 | 2021-09-24 | Soitec | Procédé de préparation d’une couche mince |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| EP1652230A2 (fr) * | 2003-07-29 | 2006-05-03 | S.O.I.Tec Silicon on Insulator Technologies | Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique |
| FR2858462B1 (fr) * | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
| US7935613B2 (en) * | 2003-12-16 | 2011-05-03 | International Business Machines Corporation | Three-dimensional silicon on oxide device isolation |
| FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
| US20070281440A1 (en) * | 2006-05-31 | 2007-12-06 | Jeffrey Scott Cites | Producing SOI structure using ion shower |
| FR2914495B1 (fr) | 2007-03-29 | 2009-10-02 | Soitec Silicon On Insulator | Amelioration de la qualite d'une couche mince par recuit thermique haute temperature. |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| WO2009084311A1 (fr) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | Dispositif à semi-conducteur, substrat doté d'une couche mince semi-conductrice monocristalline et leurs procédés de fabrication |
| JP5303957B2 (ja) * | 2008-02-20 | 2013-10-02 | 株式会社デンソー | グラフェン基板及びその製造方法 |
| US8133800B2 (en) * | 2008-08-29 | 2012-03-13 | Silicon Genesis Corporation | Free-standing thickness of single crystal material and method having carrier lifetimes |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| CN102184882A (zh) * | 2011-04-07 | 2011-09-14 | 中国科学院微电子研究所 | 一种形成复合功能材料结构的方法 |
| CN103165512A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微***与信息技术研究所 | 一种超薄绝缘体上半导体材料及其制备方法 |
| CN103165511B (zh) * | 2011-12-14 | 2015-07-22 | 中国科学院上海微***与信息技术研究所 | 一种制备goi的方法 |
| CN105140171B (zh) * | 2015-08-26 | 2018-06-29 | 中国科学院上海微***与信息技术研究所 | 一种绝缘体上材料的制备方法 |
| CN105957831A (zh) * | 2016-07-06 | 2016-09-21 | 中国科学院上海微***与信息技术研究所 | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 |
| CN107195534B (zh) * | 2017-05-24 | 2021-04-13 | 中国科学院上海微***与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
| CN109427538B (zh) * | 2017-08-24 | 2021-04-02 | 中国科学院上海微***与信息技术研究所 | 一种异质结构的制备方法 |
| CN112204710A (zh) | 2018-12-28 | 2021-01-08 | 富士电机株式会社 | 半导体装置及制造方法 |
| CN111722321A (zh) * | 2020-01-19 | 2020-09-29 | 中国科学院上海微***与信息技术研究所 | 一种光膜转换器及其制备方法 |
| CN111834520B (zh) * | 2020-06-29 | 2021-08-27 | 中国科学院上海微***与信息技术研究所 | 一种表面均匀性优化的压电单晶薄膜制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999035674A1 (fr) * | 1997-12-30 | 1999-07-15 | Commissariat A L'energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| EP0961312A2 (fr) * | 1998-05-15 | 1999-12-01 | Canon Kabushiki Kaisha | Substrat du type SOI fabriqué par collage |
| US20030124815A1 (en) * | 1999-08-10 | 2003-07-03 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4462847A (en) * | 1982-06-21 | 1984-07-31 | Texas Instruments Incorporated | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition |
| US4604304A (en) * | 1985-07-03 | 1986-08-05 | Rca Corporation | Process of producing thick layers of silicon dioxide |
| US4722912A (en) * | 1986-04-28 | 1988-02-02 | Rca Corporation | Method of forming a semiconductor structure |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH06318588A (ja) | 1993-03-11 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
| US6159825A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Controlled cleavage thin film separation process using a reusable substrate |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| JP3412470B2 (ja) * | 1997-09-04 | 2003-06-03 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| JP3582566B2 (ja) * | 1997-12-22 | 2004-10-27 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| FR2774510B1 (fr) * | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
| CN1241803A (zh) * | 1998-05-15 | 2000-01-19 | 佳能株式会社 | 半导体衬底、半导体薄膜以及多层结构的制造工艺 |
| JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP4379943B2 (ja) * | 1999-04-07 | 2009-12-09 | 株式会社デンソー | 半導体基板の製造方法および半導体基板製造装置 |
| DE60039875D1 (de) * | 1999-06-25 | 2008-09-25 | Massachusetts Inst Technology | Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen |
| DE10031388A1 (de) * | 2000-07-03 | 2002-01-17 | Bundesdruckerei Gmbh | Handsensor für die Echtheitserkennung von Signets auf Dokumenten |
| EP1309989B1 (fr) * | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Procede de production d'articles semiconducteurs par croissance epitaxiale graduelle |
| US6448152B1 (en) * | 2001-02-20 | 2002-09-10 | Silicon Genesis Corporation | Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer |
| US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
| US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| US6649492B2 (en) * | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
| US6562703B1 (en) * | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
| FR2839385B1 (fr) | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| AU2003237473A1 (en) | 2002-06-07 | 2003-12-22 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| FR2842349B1 (fr) | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
| FR2842350B1 (fr) * | 2002-07-09 | 2005-05-13 | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| JP5005170B2 (ja) | 2002-07-19 | 2012-08-22 | エーエスエム アメリカ インコーポレイテッド | 超高品質シリコン含有化合物層の形成方法 |
| US20040137698A1 (en) * | 2002-08-29 | 2004-07-15 | Gianni Taraschi | Fabrication system and method for monocrystaline semiconductor on a substrate |
| FR2844634B1 (fr) * | 2002-09-18 | 2005-05-27 | Soitec Silicon On Insulator | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon |
| US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
| US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
| BR112014013463A2 (pt) * | 2011-12-07 | 2017-06-13 | Koninklijke Philips Nv | método para a detecção do movimento de um usuário ou um objeto dentro de um elevador, produto de programa de computador, e aparelho para detectar o movimento de um usuário ou um objeto dentro de um elevador |
-
2004
- 2004-03-05 FR FR0402340A patent/FR2867307B1/fr not_active Expired - Lifetime
-
2005
- 2005-02-16 US US11/058,992 patent/US7285495B2/en active Active
- 2005-03-07 KR KR1020067020808A patent/KR100910687B1/ko active IP Right Grant
- 2005-03-07 WO PCT/FR2005/000543 patent/WO2005086228A1/fr active Application Filing
- 2005-03-07 JP JP2007501320A patent/JP4876068B2/ja active Active
- 2005-03-07 EP EP05737041A patent/EP1726039A1/fr not_active Withdrawn
- 2005-03-07 CN CN2005800141634A patent/CN1950937B/zh active Active
- 2005-03-07 CN CNA2005800071260A patent/CN1930674A/zh active Pending
- 2005-03-07 CN CN200580014164A patent/CN100592493C/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999035674A1 (fr) * | 1997-12-30 | 1999-07-15 | Commissariat A L'energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| EP0961312A2 (fr) * | 1998-05-15 | 1999-12-01 | Canon Kabushiki Kaisha | Substrat du type SOI fabriqué par collage |
| US20030124815A1 (en) * | 1999-08-10 | 2003-07-03 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
Non-Patent Citations (1)
| Title |
|---|
| AGARWAL A ET AL: "EFFICIENT PRODUCTION OF SILICON-ON-INSULATOR FILMS BY CO- IMPLANTATION OF HE+ WITH H+", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 72, no. 9, 2 March 1998 (1998-03-02), pages 1086 - 1088, XP000742819, ISSN: 0003-6951 * |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2355134A1 (fr) * | 2008-12-04 | 2011-08-10 | Shin-Etsu Handotai Co., Ltd. | Procédé de fabrication de tranche collée |
| EP2355134A4 (fr) * | 2008-12-04 | 2012-04-25 | Shinetsu Handotai Kk | Procédé de fabrication de tranche collée |
| US8697544B2 (en) | 2008-12-04 | 2014-04-15 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
| EP2551898A1 (fr) * | 2011-07-28 | 2013-01-30 | Soitec | Procédé pour supprimer les défauts dans une couche semi-conductrice |
| FR2978604A1 (fr) * | 2011-07-28 | 2013-02-01 | Soitec Silicon On Insulator | Procede de guerison de defauts dans une couche semi-conductrice |
| US8993461B2 (en) | 2011-07-28 | 2015-03-31 | Soitec | Method for curing defects in a semiconductor layer |
| KR20130036155A (ko) * | 2011-10-03 | 2013-04-11 | 소이텍 | 실리콘-온-절연체 구조 제조 방법 |
| EP2579303A1 (fr) * | 2011-10-03 | 2013-04-10 | Soitec | Procédé de fabrication d'une structure de silicium sur isolant |
| FR2980916A1 (fr) * | 2011-10-03 | 2013-04-05 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| US9230848B2 (en) | 2011-10-03 | 2016-01-05 | Soitec | Process for fabricating a silicon-on-insulator structure |
| KR101970221B1 (ko) | 2011-10-03 | 2019-08-13 | 소이텍 | 실리콘-온-절연체 구조 제조 방법 |
| WO2013060949A1 (fr) | 2011-10-27 | 2013-05-02 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de lissage d'une surface par traitement thermique |
| US8962496B2 (en) | 2011-10-27 | 2015-02-24 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Process for smoothing a surface via heat treatment |
| FR3108440A1 (fr) * | 2020-03-23 | 2021-09-24 | Soitec | Procédé de préparation d’une couche mince |
| WO2021191513A1 (fr) * | 2020-03-23 | 2021-09-30 | Soitec | Procede de preparation d'une couche mince |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1950937A (zh) | 2007-04-18 |
| CN100592493C (zh) | 2010-02-24 |
| KR100910687B1 (ko) | 2009-08-04 |
| JP2007526646A (ja) | 2007-09-13 |
| US7285495B2 (en) | 2007-10-23 |
| WO2005086228A1 (fr) | 2005-09-15 |
| CN1950938A (zh) | 2007-04-18 |
| EP1726039A1 (fr) | 2006-11-29 |
| CN1950937B (zh) | 2010-06-16 |
| KR20070088279A (ko) | 2007-08-29 |
| CN1930674A (zh) | 2007-03-14 |
| US20050196936A1 (en) | 2005-09-08 |
| FR2867307B1 (fr) | 2006-05-26 |
| JP4876068B2 (ja) | 2012-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2867307A1 (fr) | Traitement thermique apres detachement smart-cut | |
| FR2867310A1 (fr) | Technique d'amelioration de la qualite d'une couche mince prelevee | |
| FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
| WO2011067394A1 (fr) | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante | |
| EP2259302B1 (fr) | Procédé d'obtention d'une couche mince de qualité accrue par co-implantation et recuit thermique. | |
| FR2903808A1 (fr) | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique | |
| FR2891281A1 (fr) | Procede de fabrication d'un element en couches minces. | |
| EP1653504A1 (fr) | Structure composite à forte dissipation thermique | |
| WO2006037783A1 (fr) | Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline | |
| FR2842350A1 (fr) | Procede de transfert d'une couche de materiau semiconducteur contraint | |
| FR3094573A1 (fr) | Procede de preparation d’une couche mince de materiau ferroelectrique | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| EP2471093B1 (fr) | Procédé de détachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation | |
| WO2014006316A1 (fr) | Détachement d'une couche autoportée de silicium <100> | |
| EP2263251B1 (fr) | Procede de transfert a l'aide d'un substrat ferroelectrique | |
| EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
| FR2928031A1 (fr) | Procede de transfert d'une couche mince sur un substrat support. | |
| EP1839332A2 (fr) | Formation et traitement d'une structure en sige | |
| FR2849714A1 (fr) | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince | |
| FR2843826A1 (fr) | Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince | |
| FR3031236A1 (fr) | ||
| FR2858460A1 (fr) | Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures | |
| WO2022117930A2 (fr) | Substrat donneur pour le transfert d'une couche mince et procede de transfert associe | |
| FR2843827A1 (fr) | Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: SOITEC, FR Effective date: 20120423 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |