FR2769431A1 - Circuit a semiconducteur et circuit de protection de transistor de puissance ayant un circuit de decision - Google Patents

Abstract

Un circuit de décision (10) contrôle un courant principal circulant dans un transistor IGBT (1), et lorsque ce dernier entre dans un état de surintensité et la tension de commande appliquée à la borne de commande (G) de l'IGBT est supérieure ou égale à une tension de seuil, le circuit de décision détermine que l'IGBT est dans l'état de surintensité et il le bloque et il émet également le résultat de la détermination vers un micro-ordinateur externe (21). En recevant cette information, le micro-ordinateur fixe au niveau de blocage les signaux d'attaque pour tous les IGBT du circuit, pour empêcher une augmentation ultérieure de la surintensité.

Description

CIRCUIT A SEMICONDUCTEUR ET CIRCUIT DE PROTECTION

DE TRANSISTOR DE PUISSANCE AYANT UN CIRCUIT DE DECISION

La présente invention concerne un circuit destiné à détecter un état de surintensité du courant principal circulant dans un transistor de puissance, et elle concerne en outre un circuit à semiconducteur destiné à protéger le transistor de puissance lui-même contre la surintensité, sur

la base de la détection de l'état de surintensité, et commandant égale-

ment l'attaque d'autres transistors de puissance. La technologie de la présente invention est applicable par exemple à un onduleur pour un

moteur.

On va maintenant décrire en se référant à la figure 11 et aux

figures 12A à 12F un circuit de protection contre les surintensités classi-

que pour un transistor bipolaire à grille isolée, ou IGBT, qui est un type

de transistor de puissance.

La figure 11 est un schéma synoptique montrant un circuit

d'attaque d'IGBT comprenant un circuit de protection contre les surinten-

sités pour un IGBT, de type classique. On notera que le circuit qui est représenté sur la figure 11 concerne un savoir-faire technique ou une technologie interne de la demanderesse de la présente invention, qui

n'est pas connu de façon publique.

Sur la figure 11, la référence 1P désigne un IGBT à titre de transistor de puissance (dont le collecteur est connecté à une inductance et à une diode de roue libre, non représentées), la référence 2P désigne un circuit de détection de courant, la référence 3P désigne un circuit de

détection de surintensité (un circuit de comparaison), la référence 4P dé-

signe un circuit de décision de surintensité (un circuit ET), la référence P désigne une borne de sortie d'erreur, la référence 6P désigne une borne d'entrée, la référence 7P désigne un circuit d'attaque d'IGBT et la

référence 8P désigne une résistance de grille.

Ce circuit est caractérisé par les points suivants: (1) une borne d'entrée du circuit de décision de surintensité 4P est connectée a la ligne de signal d'entrée 15P qui est connectée à la borne d'entrée 6P au noeud N1P; et (2) la ligne de signal de sortie 13P qui part du noeud de sortie N2P du circuit 4P est connectée à une borne d'entrée du circuit NON-OU

dans le circuit d'attaque d'IGBT 7P.

Si maintenant un signal de niveau haut ou "H" est appliqué à la borne d'entrée 6P, le circuit d'attaque d'IGBT 7P émet un signal de sortie d'un niveau "H", qui fait passer la grille de l'IGBT 1P à un niveau "H", par l'intermédiaire de la résistance de grille 8P, pour débloquer l'IGBT 1P. Si un signal ayant un niveau bas ou "B" est appliqué à la borne d'entrée 6P dans cette condition, le circuit d'attaque d'IGBT 7P émet un signal d'un

niveau "B", qui place la grille de I'IGBT 1P à un niveau "B", par l'intermé-

diaire de la résistance de grille 8P, pour bloquer l'IGBT 1P. Ce change-

ment d'état est représenté dans le diagramme temporel sur les figures

12A à 12F.

Comme représenté sur les figures 12A à 12F, un retard au dé-

blocage OND apparaît entre l'instant auquel le signal d'entrée au niveau "H" correspondant à un niveau de signal de conduction est appliqué à la borne d'entrée 6P, et l'instant auquel l'IGBT 1P passe de l'état bloqué à l'état conducteur. De façon similaire, un retard au blocage OFD apparaît entre l'instant auquel le signal d'entree au niveau "B" correspondant à un

niveau de signal de blocage est appliqué à la borne d'entrée 6P, et l'ins-

tant auquel l'IGBT 1P passe de l'état conducteur à l'état bloqué. Ces re-

tards OND et OFD apparaissent à cause du circuit d'attaque d'IGBT 7P.

Lorsque le signal d'entrée de niveau "H" est appliqué à la borne d'entrée 6P, I'IGBT 1 devient conducteur après l'écoulement du retard au déblocage OND, et le courant qui circule dans l'IGBT 1P à ce moment est

contrôlé par le circuit de détection de courant 2P. Si le circuit de détec-

tion de surintensité 3P détecte que le courant qui circule dans l'IGBT 1P a atteint un état de surintensité, le circuit de décision de surintensité 4P émet un signal à un niveau "H" seulement lorsque le signal d'entrée est le signal de conduction à ce moment, de façon à commander le signal de sortie du circuit d'attaque d'IGBT 7P pour le faire passer au niveau "B",

ce qui a pour effet de déconnecter la grille de l'IGBT 1P, pour faire pas-

ser l'IGBT 1P dans l'état bloqué. Au même moment, le circuit 4P signale à l'extérieur que l'IGBT 1P est dans l'état de surintensité, par la borne de

sortie d'erreur 5P. Les figures 12A à 12F montrent l'état de sortie d'er-

reur comme un état de surintensité qui se produit et qui est détecté lors-

que le troisième signal de conduction est appliqué en entrée.

Du fait que la structure du circuit de détection de courant 2P utilise une résistance à l'intérieur, le circuit de détection de surintensité

3P détecte l'état de surintensité lorsque la tension entre les deux extré-

mités de la résistance devient supérieure à une tension de seuil qui est

fixée dans le circuit de détection de surintensité 3P. La valeur de la ré-

sistance est fixée de façon à générer une tension aussi faible que possi-

ble, du fait qu'une tension élevée générée aux bornes de la résistance occasionne une perte de puissance élevée. Cependant, si du bruit arrive sur la résistance dans le circuit de détection de courant 2P lorsque i'IGBT 1P est dans l'état bloqué, et si le bruit est supérieur ou égal à la tension qui est fixée dans le circuit de détection de surintensité 3P, le circuit de

détection de surintensité 3P détectera le bruit comme une surintensité.

Pour éviter ce problème, on peut empêcher une telle détermination erro-

née de la détection d'un état de surintensité à cause d'un bruit, lorsque l'IGBT est dans l'état bloqué, si on adopte une structure qui détecte la surintensité seulement lorsqu'un signal d'entrée au niveau de signal de

conduction est appliqué à la borne d'entrée. Par conséquent, dans le cir-

cuit qui est représenté sur la figure 11, le noeud N1P et une borne d'en-

trée du circuit 4P sont connectés par l'intermédiaire de la ligne de signal P, de façon que le circuit de décision de surintensité 4P détermine que l'IGBT 1P est dans un état de surintensité lorsque le circuit de détection de surintensité 3P détecte une surintensité (le signal de sortie de niveau "H") avec le signal d'entrée au niveau de signal de conduction (niveau

"H") appliqué à la borne d'entrée 6P.

Des circuits de protection contre les surintensités pour des transistors de puissance qui sont décrits dans des documents antérieurs comprennent ceux qui sont présentés dans les références suivantes: (1)

publication de brevet japonais na 7-183781, (2) publication de brevet ja-

ponais n 6-276073 et (3) publication de brevet japonais n 6-105448.

Dans la référence (1), une résistance de détection de courant détecte sous la forme d'une valeur de tension un courant qui circule dans

I'IGBT. Lorsqu'un état de surintensité est détecté, un thyristor de com-

mande est débloqué par cette tension pour générer une instruction de blocage de l'IGBT. Dans la référence (2), on détecte si un courant qui circule dans l'IGBT est placé dans un état de surintensité a cause d'un défaut en

court-circuit, sur la base du courant qui circule dans l'IGBT, et d'une par-

tie d'un signal d'entrée qui est appliqué à un circuit d'attaque d'IGBT.

Cette fonction équivaut à celle du circuit décrit ci-dessus, représenté sur la figure 11. Cependant, la référence (2) vise principalement à protéger l'IGBT contre une surintensité qui circule à cause d'un défaut lorsque

l'IGBT est dans l'état conducteur.

Dans la référence (3), I'état de surintensité est détecté seule-

ment en détectant le courant qui circule dans l'IGBT, sur la base duquel on commande la tension d'attaque pour l'IGBT. La référence (3) porte

également essentiellement sur la détection d'une surintensité qui est oc-

casionnee par un défaut en court-circuit dans l'état conducteur.

Le circuit de protection contre les surintensités qui est repré-

senté sur la figure 11 souléve un nouveau problème qui est occasionné par la présence de la ligne de signal 15P. On décrira ceci ci-dessous en se référant à la figure 11 et au diagramme temporel qui est représenté

sur les figures 13A a 13G.

On suppose maintenant que le signal d'entrée est passé du ni-

veau "H" correspondant au niveau de signal de conduction, au niveau "B" correspondant au niveau de signal de blocage, et qu'ensuite le courant

qui circule dans l'IGBT 1P a atteint l'état de surintensité avant l'écoule-

ment du retard au blocage OFD qui est nécessaire pour que l'IGBT 1P passe de l'état conducteur à l'état bloqué (à l'instant T1). Dans ce cas, le circuit de détection de courant 2P émet une tension indiquant qu'une surintensité circule dans l'IGBT 1P, vers la borne d'entrée du circuit de détection de surintensité 3P, ce qui fait que le circuit 3P émet un signal de sortie au niveau "H". Cependant, du fait qu'à ce moment le signal d'entrée est au niveau "B" correspondant au niveau de signal de blocage, le circuit de décision de surintensité 4P ne reconnaît pas comme une surintensité le courant qui circule dans I'IGBT 1P, et par conséquent il ne

peut pas signaler à l'extérieur une décision indiquant l'état de surinten-

sité de l'IGBT 1P, ou un signal de sortie d'erreur. Il en résulte que l'ap-

plication du signal d'entrée est maintenue de façon ininterrompue après I'instant T1. Lorsque le signal d'entrée passe à nouveau au niveau de signal de conduction, le circuit de décision de surintensité 4P ne peut pas signaler à l'extérieur l'apparition de l'état de surintensité, jusqu'à ce

que l'IGBT 1P devienne conducteur et que la surintensité circule à nou-

veau, c'est-à-dire jusqu'à l'instant T2. Le signal d'entrée qui est fourni à partir de l'extérieur est alors fixé au niveau de signal de blocage après cet instant. L'IGBT 1P est donc bloqué à l'instant T2 auquel le courant

principal présente une valeur de courant encore plus élevée, ce qui oc-

casionne inévitablement une surtension élevée. En outre, d'autres IGBT se trouvant à l'état conducteur, non représentés, sont eux aussi bloqués

à ce moment.

Ce problème apparait également dans les références antérieu-

res (1) à (3) précitées, mais les références (1) à (3) ne mentionnent pas ce problème. En outre, dans la référence (1), le problème consistant en ce qu'un état de surintensité est détecté de façon erronée à cause d'un bruit et est émis vers l'extérieur lorsque l'IGBT est bloqué, est laissé sans solution. Par conséquent, les références (1) à (3) ne procurent pas

de moyens pour résoudre ce problème.

Comme décrit en relation avec l'exemple représenté sur la fi-

gure 11, les figures 12A à 12F et les figures 13A à 13G, le circuit de protection contre les surintensités classique signale à l'extérieur le fait que le transistor de puissance est dans un état de surintensité, à partir de la borne de sortie d'erreur, lorsque le détecteur de surintensité (résistance) détecte un état de surintensité dans une condition dans laquelle le signal d'entrée est un signal de conduction. Par conséquent, si l'état de surintensité se produit avant que le transistor de puissance

n'accomplisse une transition d'une condition de conduction à une condi-

tion de blocage, I'état de surintensité ne peut pas être détecté au mo-

ment o il apparaît. C'est lorsque le retard au déblocage s'est écoulé après l'application suivante du signal d'entrée au niveau de signal de conduction, c'est-à-dire lorsque le transistor de puissance a atteint à nouveau l'état de surintensité, que l'état de surintensité est détecté et le résultat est signalé à l'extérieur. La valeur du courant qui circule dans le transistor de puissance augmente pendant ce retard à la détection, ce qui occasionne le problème consistant en ce que le transistor de puissance est commandé pour passer à l'état bloqué dans la condition ou au mo- ment auquel la valeur du courant principal a augmenté jusqu'à une valeur de courant encore plus élevee, par rapport au niveau de détection de

surintensité (un niveau de référence).

Ce problème peut se produire non seulement lorsque la charge comprend seulement une composante inductive d'un dispositif de charge,

tel qu'un moteur, mais également lorsque la charge comprend une résis-

tance. On peut dire que ce problème se produit de façon générale lors-

qu'un surintensité apparaît dans un circuit de commutation utilisant un

transistor de puissance.

Selon un premier aspect de la présente invention, un circuit à semiconducteur comprend: un transistor de puissance comprenant une première électrode principale connectée à une charge, une seconde électrode principale et une électrode de commande, et le transistor de puissance fait circuler un courant principal entre la première électrode

principale et la seconde électrode principale lorsqu'une tension de com-

mande qui est appliquée à l'électrode de commande est supérieure ou égale à une tension de seuil; une ligne de signal d'entrée recevant et transmettant un signal d'entrée ayant un niveau de signal de conduction

et un niveau de signal de blocage qui varient de manière alternée et pé-

riodique; un circuit d'attaque comprenant une borne d'entrée connectée à la ligne de signal d'entrée et une borne de sortie connectée à l'électrode de commande du transistor de puissance, le circuit d'attaque émettant la tension de commande supérieure ou égale à la tension de seuil, à partir de la borne de sortie, après l'écoulement d'un retard correspondant à un

retard au déblocage, après l'application du signal d'entrée, lorsque le ni-

veau du signal d'entrée est au niveau du signal de conduction, et émet-

tant la tension de commande inférieure a la tension de seuil, à partir de la borne de sortie, après l'écoulement d'un retard correspondant à un

retard au blocage, après l'application du signal d'entrée, lorsque le ni-

veau du signal d'entrée est au niveau de signal de blocage; et un circuit de décision recevant pour ses signaux d'entrée le courant principal et la tension de commande du transistor de puissance, et le circuit de décision décidant que le transistor de puissance est dans un état de surintensité lorsqu'il détecte que la tension de commande est supérieure ou égale à la tension de seuil et le courant principal est supérieur ou égal à un cer-

tain courant de seuil.

De préférence, selon un second aspect, dans le circuit à semi-

conducteur, le circuit de décision effectue une première comparaison en-

tre la tension de commande et la tension de seuil, et une seconde com-

paraison entre le courant principal et le courant de seuil, et il décide si l'état de surintensité apparaît, sur la base du résultat de la première

comparaison et du résultat de la seconde comparaison.

De préférence, selon un troisième aspect, le circuit à semicon-

ducteur comprend en outre: une ligne de signal de sortie connectée à une borne de sortie du circuit de décision, émettant un signal de sortie qui présente le résultat de la décision prise par le circuit de décision, à

titre de signal de détection d'erreur.

De préférence, selon un quatrième aspect, le circuit à semicon-

ducteur comprend en outre: un circuit de commande connecté à la ligne

de signal d'entrée et à la ligne de signal de sortie, et le circuit de com-

mande fixe le niveau du signal d'entrée au niveau de signal de blocage sous la dépendance des conditions temporelles d'application du signal de détection d'erreur, lorsque le signal de détection d'erreur indique que le

transistor de puissance est dans l'état de surintensité.

De préférence, selon un cinquième aspect, le circuit à semicon-

ducteur comprend en outre: un autre transistor de puissance attaquant un dispositif de charge externe conjointement au transistor de puissance mentionné en premier, et un autre circuit d'attaque comprenant une borne d'entrée connectée au circuit de commande, pour recevoir un autre signal d'entrée qui est émis par le circuit de commande, et qui varie de manière alternée entre le niveau de signal de conduction et le niveau de signal de blocage, pour attaquer ainsi l'autre transistor de puissance, et lorsque le

signal de détection d'erreur indique que le transistor de puissance men-

tionné en premier est dans l'état de surintensité, le circuit de commande fixe le niveau de l'autre signal d'entrée au niveau de signal de blocage sous la dépendance des conditions temporelles d'application du signal de

détection d'erreur.

De préférence, selon un sixième aspect, dans le circuit à semi-

conducteur, le circuit d'attaque est également connecté à la borne de sortie du circuit de décision, et le circuit d'attaque remplace la tension de

commande supérieure ou égale à la tension de seuil par la tension infé-

rieure à la tension de seuil, lorsque le niveau du signal d'entrée est au niveau de signal de conduction, et le résultat de la décision prise par le

circuit de décision montre la détection de l'état de surintensité.

Un septième aspect de la présente invention porte sur un circuit

protégeant contre un état de surintensité un transistor de puissance con-

necté à une charge, qui détecte qu'un courant principal circulant dans le transistor de puissance est dans l'état de surintensité, sur la base d'un premier signal d'entrée indiquant une tension de commande appliquée au

transistor de puissance, et d'un second signal d'entrée indiquant le cou-

rant principal qui circule dans le transistor de puissance, et qui émet vers

l'extérieur le résultat de la détection.

Le premier aspect de la présente invention procure les fonc-

tions et effets suivants.

Lorsque le signal d'entrée au niveau de signal de conduction est appliqué, le transistor de puissance passe dans l'état conducteur lorsque le retard au déblocage s'est écoulé après l'application du signal d'entrée, et ensuite le courant principal commence à circuler à travers la charge, et le courant principal augmente. Après ceci, lorsque le niveau du signal d'entrée change en passant du niveau de signal de conduction au niveau de signal de blocage, le transistor de puissance passe à l'état bloqué lorsque le retard au blocage s'est écoulé après le changement, et ensuite le courant principal ne circule plus. Ensuite, lorsque le niveau du signal d'entrée passe à nouveau au niveau de signal de conduction, un

courant principal ayant une valeur de courant encore plus élevée com-

mence à circuler après l'écoulement du retard au déblocage. Ces états se

répètent de façon alternée.

On suppose maintenant que le niveau du signal d'entrée est passé du niveau de signal de conduction au niveau de signal de blocage et que la valeur du courant principal a atteint une valeur supérieure ou

égale au courant de seuil à un premier instant avant l'écoulement du re-

tard au blocage. A ce moment, le circuit de décision détecte que le tran-

sistor de puissance est dans l'état de surintensité à cet instant, du fait

que la tension de commande qui est émise par le circuit d'attaque est en-

core supérieure ou égale à la tension de seuil et le courant principal cir- cule. Après ceci, à un second instant après l'écoulement du retard au

blocage, la tension de commande devient inférieure au seuil et le tran-

sistor de puissance passe à l'état bloqué.

Ainsi, conformément à la présente invention, lorsque le niveau du signal d'entrée qui est appliqué à partir de l'extérieur est passé du

niveau de signal de conduction au niveau de signal de blocage, et en-

suite le courant principal a atteint le niveau de surintensité, ou un niveau supérieur, avant l'écoulement du retard au blocage, il est possible de

détecter immédiatement et correctement cet état à l'instant auquel le cou-

rant principal a atteint ce niveau (le premier instant ci-dessus).

En outre, conformément à la présente invention, également lorsque le courant principal croissant atteint le niveau de surintensité ou

plus, lorsque le signal d'entrée au niveau de signal de conduction est ap-

pliqué, le circuit de décision peut détecter de façon immédiate et certaine

I'apparition de l'état de surintensité à ce moment.

En particulier, conformément au second aspect, du fait que le circuit de décision prend la décision au moyen des premier et second

traitements de comparaison, il est possible de former le circuit de déci-

sion en utilisant des circuits de comparaison. Le circuit peut donc être

formé par des circuits simples et pratiques.

En outre, conformément au troisième aspect, lorsque le niveau de courant principal croissant a atteint le niveau de surintensité, il est

possible d'émettre vers l'extérieur, de façon certaine, I'information indi-

quant l'apparition de l'état de surintensité du transistor de puissance,

sous la forme d'une erreur, au moment auquel le niveau de courant prin-

cipal a atteint le niveau de surintensité, non seulement lorsque la surin-

tensité est apparue dans l'état de conduction, mais également lorsqu'elle est apparue avant l'écoulement du retard au blocage. Ceci permet à l'élément externe d'exécuter divers traitements, comme la déconnexion complète du transistor de puissance, en le plaçant a l'état bloqué, pour protéger le transistor de puissance vis-à-vis de la surintensité à un stade precoce, sur la base de l'instant de l'émission du signal de détection d'erreur. Conformément au quatrième aspect, le circuit de commande fixe le niveau du signal d'entrée au niveau de signal de blocage lorsqu'il reçoit le signal de détection d'erreur, et par conséquent le transistor de puissance est ensuite placé continuellement dans l'état bloqué. Il est donc possible de déconnecter le transistor de puissance d'une manière

forcée à un stade précoce après l'émission du signal de détection d'er-

reur, ce qui évite le problème classique consistant en ce que le transistor

de puissance est déconnecté d'une manière forcée pendant l'état con-

ducteur suivant après l'apparition de l'état de surintensité, dans lequel un courant principal encore plus élevé circule. Ceci réduit encore davantage la surtension de blocage du transistor de puissance, ce qui fait que le transistor de puissance est protégé d'une manière certaine contre une

surintensité élevée.

En particulier, selon le cinquième aspect, le circuit de com-

mande fixe le niveau d'un autre signal d'entrée au niveau de signal de blocage, ainsi que le niveau du signal d'entrée, sous la dépendance de l'instant auquel le courant principal a atteint le niveau de surintensité, ce qui fait qu'un autre transistor de puissance peut ensuite être déconnecté en étant placé à l'état bloqué, sur la base du même instant. Autrement dit, il est également possible de fixer un autre transistor de puissance dans l'état bloqué, d'une manière forcée, à un instant précoce après le moment auquel le transistor de puissance a atteint l'état de surintensité, et donc pendant qu'un courant principal relativement faible circule. Ceci

évite de façon certaine le problème qui consiste en ce qu'un autre tran-

sistor de puissance est déconnecté à un autre instant dans l'état con-

ducteur, après l'instant de l'émission du signal de détection d'erreur, au-

quel un courant principal encore plus élevé circule, ce qui évite égale-

ment l'apparition d'une surtension élevée lorsque un autre transistor de

puissance se bloque.

En outre, conformément au sixième aspect, si le courant princi-

pal atteint le niveau de surintensité lorsque le signal d'entrée est au ni-

veau de signal de conduction, il est possible de commander le transistor de puissance qui se trouve dans l'état conducteur, de façon qu'il passe à

l'état bloqué, d'une manière forcée, ce qui protège le transistor de puis-

sance contre la surintensité à un stade précoce.

Selon le septième aspect, I'apparition de l'état de surintensité est détectée en utilisant non seulement le niveau du courant principal, mais également le niveau de la tension de commande. Par conséquent, l'apparition de l'état de surintensité peut être détectée correctement sans détermination erronée, chaque fois que l'état de surintensité apparaît. En outre, du fait que le résultat est émis vers l'extérieur au moment de la détection, I'élément externe peut déconnecter le transistor de puissance à un instant précoce, sous la dépendance de l'instant d'émission, pour éviter l'apparition d'une grande surtension, ce qui protège le transistor de

puissance contre la surintensité.

La présente invention a été réalisée pour résoudre le problème

décrit ci-dessus.

Un premier but de la présente invention est de permettre une détection fiable de l'état de surintensité au moment de son apparition, non seulement lorsque l'état de surintensité est apparu pendant que le transistor de puissance était à l'état conducteur, mais également lorsqu'il est apparu pendant que le transistor de puissance accomplissait une

transition de l'état conducteur à l'état bloqué, et de déconnecter conti-

nuellement le transistor de puissance lui-même au voisinage du moment

de l'apparition de l'état de surintensité, de façon à empêcher la généra-

tion d'une surtension élevée et à protéger le transistor de puissance

contre une surintensité à un stade précoce.

Un second but de la présente invention est de signaler à un système de commande d'attaque pour un autre transistor de puissance l'apparition détectée de l'état de surintensité, au moment de l'apparition,

sous la forme d'une erreur.

Un but supplémentaire est de déconnecter également un autre transistor de puissance par l'intermédiaire du système de commande pour atténuer une surtension dans un autre transistor de puissance au moment

du blocage.

Ces buts, caractéristiques, aspects et avantages de la présente

invention ressortiront davantage de la description détaillée de la présente

invention qui est présentée ci-après. La suite de la description se réfère

aux dessins annexés, dans lesquels:

La figure 1 est un schéma synoptique montrant une configura-

tion de système conforme à un premier mode de réalisation préféré d'un circuit à semiconducteur de la présente invention.

La figure 2 est un schéma montrant une partie du circuit repré-

senté sur la figure 1, qui correspond à un circuit de protection contre les

surintensités pour un transistor de puissance.

La figure 3 est un schéma montrant un exemple de structure du

circuit de détection de courant qui est représenté sur la figure 2. La figure 4 est un schéma montrant un exemple de structure du

circuit de détection de surintensité qui est représenté sur la figure 2.

La figure 5 est un schéma montrant un exemple de structure du

circuit de détection de tension de grille qui est représenté sur la figure 2.

La figure 6 est un schéma montrant un autre exemple de la partie correspondant à un circuit de protection contre les surintensités pour un transistor de puissance dans le circuit qui est représenté sur la

figure 1.

Les figures 7A-7H montrent un diagramme temporel de la pro-

tection contre les surintensités, dans l'utilisation du circuit de protection contre les surintensités pour un transistor de puissance conforme au

premier mode de réalisation préféré de la présente invention.

Les figures 8A-8H montrent un diagramme temporel de la pro-

tection contre les surintensités, dans l'utilisation du circuit de protection contre les surintensités pour un transistor de puissance conforme au

premier mode de réalisation préféré de la présente invention.

La figure 9 est un schéma montrant un premier exemple de mo-

dification du premier mode de réalisation préféré.

La figure 10 est un schéma montrant un second exemple de

modification du premier mode de réalisation préféré.

La figure 11 est un schéma montrant un circuit de protection

contre les surintensités classique pour un transistor de puissance.

Les figures 12A à 12F montrent un diagramme temporel de la

protection contre les surintensités dans l'utilisation du circuit de protec-

tion contre les surintensités pour un transistor de puissance classique.

Les figures 13A-13G montrent un diagramme temporel montrant

un problème dans l'utilisation du circuit de protection contre les surinten-

sités pour un transistor de puissance classique.

Pour résoudre le problème décrit ci-dessus, des circuits à semi-

conducteurs conformes aux modes de réalisation préférés déterminent qu'un transistor de puissance est dans un état de surintensité lorsque (1) la tension de commande qui est appliquée a l'électrode de commande du transistor de puissance est supérieure ou égale à la tension de seuil du transistor de puissance, et (2) un détecteur de surintensité détecte un

état de surintensité, et ils déconnectent ensuite ce transistor de puis-

sance et d'autres transistors de puissance, sous la dépendance de l'ins-

tant de détection.

Ceci permet la protection des transistors de puissance contre

une surintensité à un stade précoce après l'apparition de l'état de surin-

tensité et réduit la génération d'une forte surtension de blocage. On va

maintenant décrire de façon spécifique de telles caractéristiques des cir-

cuits à semiconducteurs en se référant aux dessins annexés.

Premier mode de réalisation préféré

La figure 1 est un schéma synoptique montrant un circuit à se-

miconducteur conforme à la présente invention, dans le cas o il est utili-

* sé en circuit onduleur pour faire fonctionner un moteur à courant alterna-

tif triphasé M (correspondant à un dispositif de charge).

Comme représenté sur la figure 1, ce circuit à semiconducteur est divisé grossièrement en une première partie de circuit onduleur INVU,

une seconde partie de circuit onduleur INVV, une troisième partie de cir-

cuit onduleur INVW et un micro-ordinateur 21. Les parties de circuit on-

duleur INVU à INVW ont respectivement des bornes de sortie U, V, W qui

sont respectivement connectées à des bobines ou des éléments à induc-

tance LU, LV, LW dans le moteur à courant alternatif triphasé M. Les parties de circuit INVU à INVW ont la même configuration de circuit. Par

conséquent, pour la commodité, la figure 1 montre seulement la configu-

ration interne de la première partie de circuit onduleur INVU.

La configuration interne de chacune des parties de circuit on-

duleur INVU à INVW est divisée grossièrement en deux circuits de pro-

tection contre les surintensités correspondant à un transistor de puis-

sance 1A pour l'élément de commutation du côté du potentiel haut, et un

transistor de puissance 1 pour l'élément de commutation du côté du po-

tentiel bas, le transistor de puissance 1A et le transistor de puissance 1 étant connectés l'un à l'autre à la borne de sortie correspondante U (V, W). Les transistors de puissance sont tous ici des transistors bipolaires à grille isolée, ou IGBT, et plus précisément, ceux qui sont représentés dans l'exemple de la figure 1 comportent tous une borne de détection S. Les deux circuits de protection diffèrent l'un de l'autre par le fait suivant: alors que la borne de collecteur C de l'IGBT 1 est connectée à l'élément a inductance (L) du côté du moteur M et à une diode de roue libre 23 par l'intermédiaire de la borne de sortie U, la borne d'émetteur E de l'autre IGBT 1A est connectée à l'élément à inductance (L') du côté du moteur M et à une diode de roue libre 23A par l'intermédiaire de la borne de sortie

U. Les deux circuits de protection ont par ailleurs la même configuration.

Par conséquent, on décrit ci-après en se référant à la figure 2 et à d'au-

tres figures la configuration et le fonctionnement du circuit de protection pour protéger l'IGBT 1 contre une surintensité. Les éléments dans le

circuit de protection pour l'IGBT 1A sont désignés par les mêmes symbo-

les que les éléments correspondants dans le circuit 20, avec des "A"

ajoutés du côté droit.

Le circuit de protection 20 (20A) a une borne d'entrée 6 (6A) et une borne de sortie d'erreur 9 (9A), et il reçoit sur sa borne d'entrée 6 (6A) un signal d'entrée VIN1 (VIN1A) qui est émis par le micro- ordinateur 21, essentiellement à partir de sa partie de commande 22 (constituée par une unité centrale, etc.). Le circuit de protection 20 émet par sa borne de sortie d'erreur 9 (9A) un signal de détection d'erreur VOl (VO1A), qui est un signal sous forme d'impulsion. Le signal de détection VOl (VO1A) est tout d'abord appliqué à un temporisateur 24, et le temporisateur 24 règle à une valeur appropriée la durée d'impulsion du signal VIN1 (VIN1A), et il émet ensuite ce signal vers la partie de commande 22, à titre de signal

de détection d'erreur VOl1 (VOlA1).

En recevant à titre de signal d'entrée le signal de détection d'erreur VO11 (VOlA1), la partie de commande 22 émet immédiatement des signaux d'entrée VIN1 a VIN3A fixés au niveau de signal de blocage ("B") vers les circuits d'attaque d'IGBT 7 (7A) dans les parties de circuit onduleur qui attaquent les IGBT (1, 1A,...), de façon à déconnecter les grilles de l'IGBT 1 et des autres IGBT, et à fixer ensuite tous les IGBT

dans l'état bloqué.

Les valeurs de charge des IGBT respectifs dans les circuits de protection individuels dépendent de la commande d'attaque de tous les

IGBT, et elles sont déterminées individuellement sur la base des élé-

ments à inductance LU, LV et LW. Lorsque l'IGBT 1 (1A) passe dans l'état bloqué, le courant principal circule continuellement dans la boucle fermée qui est formée par l'IGBT 1 (1A) et par la diode de roue libre 23 (23A) correspondante, jusqu'à ce que l'IGBT 1 (1A) atteigne à nouveau l'état conducteur, à cause de la présence de la charge de l'IGBT 1 (1A) et de la diode de roue libre 23 (23A) connectée en parallèle sur elle. Par conséquent, lorsque chaque IGBT 1 (1A) devient à nouveau conducteur,

le courant principal augmente, de façon idéale, en partant du niveau cor-

respondant à la valeur du courant qui circule dans la boucle fermée dans l'état bloqué (en réalité, le niveau diminue quelque peu; voir la figure 7C). De ce fait, le courant principal qui circule dans chaque IGBT 1 (1A) augmente chaque fois que le signal d'entrée passe de façon répétée à l'état de conduction et de blocage, et le niveau de ce courant finit par

dépasser le niveau de détection de surintensité.

Par conséquent, pour la protection de l'IGBT 1 qui est placé dans l'état de surintensité et pour la réduction de la surtension à l'IGBT 1 (1A) au moment du blocage, il est nécessaire de détecter cet état à un instant aussi proche que possible de son apparition (de façon idéale en

même temps), et de transmettre immédiatement l'information au micro-

ordinateur 21, pour déconnecter l'IGBT à un instant aussi précoce que

possible. Le circuit de protection 20 qui est représenté sur la figure 1 ré-

pond à cette exigence de la manière décrite ci-dessous.

Sur la figure 2, les symboles de référence principaux désignent

les éléments suivants. Ainsi, 1 désigne un IGBT qui constitue un transis-

tor de puissance, 2 désigne un circuit de détection de courant, 3 désigne un circuit de détection de surintensité, 4 désigne un circuit de décision de surintensité, 5 désigne un circuit de détection de tension de grille pour détecter une tension qui est appliquée à la grille G définissant I'électrode de commande de l'IGBT 1, 6 désigne une borne d'entrée, 7

16 2769431

désigne un circuit d'attaque d'IGBT, 8 désigne une résistance de grille, 9 désigne une borne de sortie d'erreur, 10 désigne un circuit de décision, 12 désigne une ligne de signal d'entrée et 19 désigne une ligne de signal

de sortie.

De façon plus détaillée, le circuit de protection contre les sur-

intensités 20 pour le transistor de puissance qui est représenté sur la fi-

gure 2 présente la structure suivante.

Premièrement, la borne de collecteur C de l'IGBT 1, constituant un transistor de puissance, est connectée à une extrémité de la charge, c'est-à-dire une inductance L, connectée en parallèle sur la diode de

roue libre 23 qui est représentée sur la figure 1. L'autre extrémité de l'in-

ductance L est connectée à une source de tension continue fournissant la tension d'alimentation VCC. Cette inductance L est une charge qui est déterminée sur la base de l'état d'excitation de chaque bobine du moteur

triphasé M représenté sur la figure 1 (qui dépend de l'état conduc-

teur/bloqué de chaque transistor de puissance dans les première à troi-

sième parties de circuit inverseur INVU à INVW décrites ci-dessus), et donc sur la base des éléments à inductance LU, LV, LW. La borne d'émetteur E de l'IGBT 1 est connectée à la masse comme représenté sur la figure 1. La grille G de l'IGBT 1 est connectée à la borne de sortie N1 du circuit d'attaque d'IGBT 7. L'état de fonctionnement conducteur/bloqué

de l'IGBT 1 est commandé sur la base du niveau de la tension de com-

mande qui est appliquée à la grille G. Ainsi, lorsque la tension de com-

mande est supérieure ou égale à la tension de seuil de l'IGBT 1, le fonc-

tionnement de l'IGBT I passe dans l'état conducteur et le courant princi-

pal circule entre son collecteur C et son émetteur E. Du fait que l'IGBT 1

comporte ici une borne de détection S, il est possible de détecter le ni-

veau du courant principal par l'intermédiaire de la borne de détection S. Dans le circuit 20 qui est représenté sur la figure 2, la borne de collecteur ou l'électrode de collecteur C de l'IGBT I correspond à une "première électrode principale", la grille G correspond à une "électrode

de commande", et la borne d'émetteur ou électrode d'émetteur E corres-

pond à une "seconde électrode principale".

Le circuit d'attaque d'IGBT 7 a la configuration suivante. Ainsi, une extrémité de la ligne de signal d'entrée 12 est connectée à la borne

17 2769431

d'entrée 6, et son autre extrémité est connectée a la borne d'entrée d'un inverseur 7a formant la borne d'entrée du circuit 7. Le signal d'entrée VIN1 (figure 1) dont le niveau varie périodiquement et de façon alternée

entre le niveau de signal de conduction (niveau "H") et le niveau de si-

gnal de blocage (niveau "B") est reçu sur la borne d'entree 6, et la ligne de signal d'entrée 12 I'applique au circuit 20 pour le transférer vers le circuit d'attaque d'IGBT 7. La borne de sortie de l'inverseur 7a dans le circuit d'attaque d'IGBT 7 est connectée à une première borne d'entrée d'un circuit NON-OU 7b. Une extrémité de la seconde ligne de signal de sortie 13 est connectée au noeud N2 correspondant à la borne de sortie

du circuit de décision 10 qu'on décrira ultérieurement, et son autre ex-

trémité est connectée à une seconde borne d'entrée du circuit NON-OU 7b. En outre, la borne de sortie du circuit NON-OU 7b est connectée à la

borne d'entrée d'un circuit amplificateur-séparateur formé par un tran-

sistor NPN 7c et un transistor PNP 7d (aux bases des transistors 7c, 7d), et la borne de sortie du circuit amplificateur-séparateur est connectée à

la grille G de l'IGBT 1, ou au noeud N1, par l'intermédiaire de la résis-

tance de grille 8. Lorsque le signal d'entrée VIN1 s'élève du niveau "B" au niveau "H", le circuit d'attaque d'IGBT 7 applique une tension de commande au niveau "H" à la grille G après l'écoulement du retard au déblocage, après l'instant de la montée de ce signal. Lorsque le signal d'entrée VIN1 tombe du niveau "H" au niveau "B", le circuit d'attaque fait

passer la tension de commande au niveau "B" après l'écoulement du re-

tard au blocage, après l'instant de la chute de ce signal.

Lorsque le nombre d'étages du circuit amplificateur-séparateur et autres dans le circuit d'attaque 7 est augmenté en correspondance avec une augmentation de la capacité nominale du moteur ou de la

charge, le retard au déblocage et le retard au blocage augmentent éga-

lement de façon correspondante. Le nombre d'étages du circuit amplifi-

cateur-séparateur, etc., dans le circuit 7 est habituellement égal à un ou deux. Le circuit de décision 10 est la partie principale du circuit de protection 20, dont la première borne d'entrée correspond à la borne d'entrée du circuit de détection de tension de grille 5, et dont la seconde borne d'entrée correspond à la borne d'entrée du circuit de détection de

18; 2769431

courant 2. Ainsi, une extrémité de la ligne de signal d'entrée de courant principal (une seconde ligne de signal d'entrée) 14 acheminant le courant principal de l'IGBT 1, est connectée à la borne de détection S de l'IGBT 1 et son autre extrémité est connectée à l'extrémité d'entrée du circuit de détection de courant 2, et une extrémité de la ligne de signal d'entrée de tension de grille (une première ligne de signal d'entrée) 15, acheminant un signal qui fournit la tension de commande, est connectée au noeud

N1, et son autre extrémité est connectée à la borne d'entrée (une pre-

mière borne d'entrée) du circuit de détection de tension de grille 5. La

ligne de signal de sortie 16 du circuit de détection de courant 2 est con-

nectée à la borne d'entrée (une première borne d'entrée) du circuit de détection de surintensité 3, et la ligne de signal de sortie 17 du circuit de détection de surintensité 3 et la ligne de signal de sortie 18 du circuit de détection de tension de grille 5 sont respectivement connectées à la

première borne d'entrée et à la seconde borne d'entrée du circuit de dé-

cision de surintensité 4 qui est formé par un circuit ET., Une extrémité de

la première ligne de signal de sortie 19 est connectée au noeud N2 cor-

respondant a la borne de sortie du circuit de décision de surintensité 4, et donc du circuit de décision 10, et son autre extrémité est connectée à

la borne de sortie d'erreur 9 par l'intermédiaire d'un transistor NPN 11.

La première ligne de signal de sortie 19 achemine un signal de détection d'erreur (qui correspond aux signaux de sortie VOl, V01A sur la figure 1), fournissant une décision concernant l'état de surintensité de l'IGBT 1, pour l'émettre vers l'extérieur. La seconde ligne de signal de sortie 13, formant une dérivation à partir de la première ligne de signal de sortie 19

au noeud de borne de sortie N2, transfère le résultat de la décision con-

cernant l'état de surintensité vers la seconde borne d'entrée du circuit

NON-OU 7b, comme indiqué ci-dessus.

Comme représenté sur la figure 3, le circuit de détection de courant 2 est constitué par une résistance de détection de courant R dont une extrémité définit son extrémité de sortie, et son autre extrémité est reliée à la masse. La valeur de la résistance R est fixée pour générer une

tension aussi faible que possible, exactement comme pour le circuit re-

présenté sur la figure 11, afin de réduire la puissance perdue dans la ré-

sistance R. Comme représenté sur la figure 4, le circuit de détection de surintensité 3 est constitué par un second comparateur C2 effectuant un

second traitement de comparaison. La première borne d'entree du com-

parateur C2 est connectée à la ligne de sortie de signal 16, et sa se-

conde borne d'entrée reçoit une seconde tension de seuil VTH2 (un ni- veau de détection de surintensité) correspondant à un courant de seuil, à titre de critère pour déterminer si le courant principal est dans l'état de surintensité. Par conséquent, lorsque la tension sur la ligne de signal de sortie 16 est supérieure ou égale à la seconde tension de seuil VTH2, le second comparateur C2 produit un signal de sortie de niveau "H" pour

signaler l'apparition de l'état de surintensité (une seconde comparaison).

Dans le cas contraire, le second comparateur C2 émet seulement le si-

gnal de sortie au niveau "B".

Comme représenté sur la figure 5, le circuit de détection de tension de grille 5 comporte un premier comparateur Cl dont la première borne d'entrée reçoit le signal de la ligne de signal 15, à titre de signal d'entrée, et dont la seconde borne d'entrée reçoit une première tension de seuil VTH1 correspondant à la tension de seuil de l'IGBT 1. Seulement lorsque la tension sur la ligne de signal de sortie 15 est supérieure ou égale à la première tension de seuil VTH1, ce comparateur Cl émet un signal de sortie au niveau "H" pour indiquer que la tension de commande qui est appliquée à l'IGBT 1 est supérieure ou égale à la tension de seuil

de l'IGBT 1, c'est-à-dire que l'IGBT 1 est réellement dans l'état de fonc-

tionnement conducteur (une première comparaison).

La partie qui est formée par les circuits 3 à 5 dans le circuit de

décision 10 est représentée sous la forme d'un circuit 10P dans les cir-

cuits représentés sur les figures 9 et 10, qu'on décrira ultérieurement à

titre d'exemples de modifications.

La figure 6 est un schéma synoptique montrant le circuit de protection contre des surintensites, 20A, pour l'autre IGBT 1A connecté à l'IGBT 1 à la borne U, V ou W correspondante, dans chacune des parties de circuit onduleur INVU à INVW sur la figure 1. Dans le cas du circuit A, du fait que l'autre IGBT 1A forme l'élément de commutation du côté du potentiel haut par rapport à l'IGBT 1, sa borne d'émetteur ou électrode d'émetteur 1 constitue la "première électrode principale" connectée à la

2769431

charge L', et sa borne de collecteur ou électrode de collecteur C corres-

pond à la "seconde électrode principale". Cette définition est l'inverse de

celle pour l'IGBT 1 sur la figure 2. Sur la figure 6, les circuits sont dési-

gnés par les mêmes symboles que les circuits correspondants sur la fi-

gure 2, avec des "A" du côté droit. Comme indiqué ci-dessus, du fait que le circuit 20A diffère du circuit 20 sur la figure 2 seulement en ce qui concerne la connexion entre la charge et l'IGBT, il procure les mêmes fonctions et les mêmes effets que le circuit 20. On va donc décrire maintenant le fonctionnement du

circuit qui est représenté sur la figure 2.

(A) Lorsqu'une surintensité circule pendant la transition de l'état conducteur à l'état bloqué:

Le fonctionnement dans ce cas est représenté par le dia-

gramme temporel sur les figures 7A à 7H.

Lorsque le signal d'entree VIN1 au niveau "H" correspondant au

niveau de signal de conduction est appliqué à la borne d'entree 6, la ten-

sion de commande s'élève au niveau "H" après l'écoulement du retard au déblocage, pour faire passer l'IGBT 1 dans l'état conducteur, et ensuite

le courant principal circule dans l'IGBT 1. Le circuit de détection de cou-

rant 2 contrôle le niveau du courant principal.

On suppose maintenant que le signal d'entrée VIN1 au niveau "B" correspondant au niveau de signal de blocage a été appliqué à la borne d'entrée 6, et qu'ensuite le niveau du courant principal circulant dans l'IGBT 1 a atteint le niveau de détection de surintensité à l'instant T1, avant l'écoulement du retard au blocage OFD qui est exigé pour que l'IGBT 1 atteigne l'état bloqué. Dans ce cas, (1) le circuit de détection de

surintensité 3 détecte la surintensité et il émet le signal de sortie au ni-

veau "H". En outre, (2) la tension de commande qui est appliquée à la grille G de l'IGBT 1 est encore supérieure à la tension de seuil de l'IGBT 1 à l'instant T1, ce qui fait que le circuit de détection de tension de grille détecte cet état et il émet le signal de sortie au niveau "H". Il en résulte que le circuit de décision de surintensité 4 fournit le signal de sortie au niveau "H", dont le niveau est inversé par le transistor 11 et est ensuite

émis vers le micro-ordinateur externe, à partir de la borne de sortie d'er-

reur 9, sous la forme du signal de détection d'erreur indiquant l'apparition

21 2769431

de l'état de surintensité. Le micro-ordinateur 21 (figure 1) est donc infor-

mé du fait que l'IGBT 1 est dans l'état de surintensité à un instant proche

de l'instant T1.

En recevant l'information, le micro-ordinateur 21 (ou la partie de commande 22) sur la figure 1 émet les signaux d'entrée VIN1, VIN1A, VIN2, VIN2A, VIN3 et VIN3A, dont les niveaux sont fixés au niveau de

signal de blocage, vers le circuit d'attaque d'IGBT 7 et vers tous les au-

tres circuits d'attaque de transistors de puissance, pour déconnecter im-

médiatement tous les transistors de puissance en les faisant passer à I'état bloqué, et il les maintient déconnectes. On notera que le transistor

de puissance 1 est déjà dans l'état bloqué à l'instant (Tl+tl).

Dans ce cas, lorsque l'état de surintensité est détecté et la ten-

sion sur la seconde ligne de signal de sortie 13 passe du niveau "B" au niveau "H", le circuit d'attaque d'IGBT 7 n'est absolument pas affecté, du fait que le niveau de sortie du circuit NON-OU 7b dans le circuit d'attaque

d'IGBT 7 est fixé au niveau "B" par le signal d'entrée VIN1 ou par le ni-

veau de sortie de l'inverseur 7a. Autrement dit, I'IGBT 1 passe à l'état bloqué au moment auquel le retard au blocage OFD s'est écoulé, après l'application du signal d'entrée VIN1 au niveau de signal de blocage, plus précisément à l'instant auquel la durée tl s'est écoulée après l'instant T1. Ensuite, du fait que la partie de commande 22 qui a reçu le signal de détection d'erreur V011 maintient le signal d'entrée VIN1 fixé au niveau "B", le courant principal ne circule pas. A cet égard, du fait que la durée

de l'impulsion du signal de détection d'erreur VOl est courte, comme re-

présenté sur la figure 7G, le temporisateur 24 est incorporé comme re-

présenté sur la figure 1 de façon à fixer a une valeur longue la durée de

l'impulsion du signal de détection d'erreur VOl, comme on l'a déjà indi-

qué, de façon que le micro-ordinateur 21 puisse la détecter.

Le circuit 20 procure donc des effets et des fonctions que l'on

ne pourrait pas obtenir avec la technologie de l'art antérieur. Ainsi, lors-

que le signal d'entrée passe du niveau de signal de conduction au niveau

de signal de blocage, et ensuite, I'IGBT 1 passe dans l'état de surinten-

sité avant l'écoulement du retard au blocage, le circuit 20 peut détecter l'état de surintensité de façon immédiate et certaine à l'instant même de son apparition. Le circuit 20 émet aussitôt le résultat détecté vers le

22 2769431

micro-ordinateur externe 21, pour signaler au micro-ordinateur externe 21 qu'un état de surintensité est apparu dans l'IGBT 1, à un instant plus précoce après l'apparition de l'état de surintensité (cet instant dépend du

passage suivant du signal d'entrée VIN1 au niveau de signal de conduc-

tion). Ceci permet au micro-ordinateur externe 21 ou à la partie de commande 22 de fixer immédiatement le niveau du signal d'entrée VIN1 au niveau de signal de blocage ("B"), pour déconnecter l'IGBT 1 avant que

le signal d'entrée VIN1 ne passe à nouveau au niveau de signal de con-

duction, de façon qu'un courant principal supérieur ou égal au courant principal circulant dans l'IGBT 1 à l'instant (T1+tl) (qui est un peu plus élevé que le niveau de détection de surintensité) ne circule pas dans

l'IGBT 1. Autrement dit, il peut protéger l'IGBT 1 contre l'état de surinten-

sité à un stade plus précoce et empêcher l'augmentation de la surtension au moment du blocage. En outre, le micro-ordinateur 21 peut également

déconnecter, au même instant, d'autres IGBT qui sont utilisés pour atta-

quer le moteur triphasé M, pour ainsi déconnecter de façon certaine les autres IGBT à un stade plus précoce après la détection de l'apparition de

l'état de surintensité de l'IGBT 1.

De plus, dans ce circuit 20, si un signal de sortie au niveau "H" apparaît sur la ligne de signal de sortie 17 à cause de l'entrée d'un signal de bruit, avec l'IGBT 1 dans l'état de fonctionnement bloqué, le signal de

détection d'erreur VOl reste au niveau "H", du fait que le niveau de ten-

sion sur la ligne de signal de sortie 18 reste au niveau "B". Autrement dit,

ce circuit réalise également la fonction qui consiste à empêcher une dé-

termination erronée occasionnée par du bruit dans l'état bloqué, aussi

bien que le circuit qui est représenté sur la figure 11.

(B) Lorsqu'un état de surintensité apparaît à l'état conducteur Le fonctionnement du circuit 20 dans ce cas est représenté

dans le diagramme temporel des figures 8A à 8H.

Comme représenté sur les figures 8A à 8H, ce circuit 20 réalise également la même fonction que le circuit qui est représenté sur la figure 11. Autrement dit, dans ce cas, le circuit de décision 10 sur la figure 2 procure non seulement la fonction (a) consistant à détecter l'apparition

de l'état de surintensité à l'instant T1 auquel le courant principal crois-

sant pour l'IGBT 1 atteint le niveau de détection de surintensité pendant

23 2769431

que l'IGBT 1 est dans l'état conducteur, et à émettre vers l'extérieur le résultat déterminé, sous la forme du signal de détection d'erreur VOl, mais également la fonction (b) qui consiste à faire monter au niveau "H" le signal sur la seconde ligne de signal de sortie 13, et à l'appliquer au circuit NON-OU 7b dans le circuit d'attaque d'IGBT 7, de façon que l'IGBT 1 à l'état conducteur soit lui-même forcé à l'état bloqué, pour interrompre la surintensité, après l'écoulement du retard tl au cours duquel le cou-

rant principal n'a augmenté que faiblement au-dessus du niveau de dé-

tection de surintensité, pour protéger ainsi l'IGBT 1 à un instant plus pré-

coce.

Ensuite, le micro-ordinateur 21 (ou la partie de commande 22) fixe le niveau du signal d'entrée VIN1 au niveau "B" sous l'effet du signal de détection d'erreur VO11 (figure 1), entre l'instant T1 et l'instant T2 auquel le signal d'entrée VIN1 s'élèvera à nouveau. Ceci maintient l'IGBT 1 déconnecté après l'instant T2. Le micro-ordinateur 21 fixe également au niveau "B", au même instant, les niveaux de tous les signaux d'entrée

pour les autres IGBT, et les autres IGBT sont également maintenus dé-

connectés après l'instant T2.

De cette manière, ce circuit 20 a également toutes les fonctions

qui sont réalisées dans l'art antérieur.

Le circuit de décision 10 de la présente invention peut être dé-

fini de la façon suivante avec les opérations décrites aux paragraphes (A) et (B), et les configurations de circuit qui sont représentées sur la

figure 1 et la figure 6. Ainsi, le circuit de décision 10 reçoit pour ses si-

gnaux d'entrée le courant principal et la tension de commande du tran-

sistor de puissance, et lorsqu'il détecte que (i) la tension de commande est supérieure ou égale à la tension de seuil du transistor de puissance (la première comparaison) et que (ii) le courant principal est supérieur ou égal à un certain courant de seuil (le niveau de détection de surintensité, c'est-à-dire la seconde comparaison) (fonction ET), il détermine que le

transistor de puissance est dans l'état de surintensité et il émet la déter-

mination vers un système de commande externe (21, 22), par l'intermé-

diaire de la ligne de signal de sortie 19, pour le signal de détection d'er-

reur. La borne de sortie du circuit de décision 10 est également connec-

tee au circuit d'attaque d'IGBT 7, et le circuit de décision a également la

24 2769431

fonction suivante: lorsqu'il détecte l'apparition de l'état de surintensité de l'IGBT 1 alors que le niveau du signal d'entrée VIN1 est au niveau de signal de conduction ("H"), il commande le circuit d'attaque d'IGBT 7 pour changer la tension de commande égale ou supérieure à la tension de seuil de l'IGBT 1, en une tension inférieure à la tension de seuil. Comme décrit jusqu'à présent, le circuit de protection contre les

surintensités pour un transistor de puissance conforme au mode de réali-

sation préféré effectue l'opération qui consiste à déterminer que le tran-

sistor de puissance est dans l'état de surintensité lorsque (1) la tension de commande du transistor de puissance est supérieure ou égale à la

tension de seuil du transistor de puissance, et (2) le détecteur de surin-

tensité détecte l'état de surintensité (c'est-à-dire au moment o les deux

conditions (1) et (2) sont satisfaites, et il signaPla détermination à l'exté-

rieur. Ceci permet au micro-ordinateur de fixer les niveaux des signaux d'entrée VIN1 à VIN3A (figure 1) au niveau de signal de blocage à un instant aussi proche que possible de l'instant de l'apparition de l'état de surintensité, pour forcer le blocage de ce transistor de puissance et de

tous les autres transistors de puissance pour l'attaque du moteur, de fa-

çon que les transistors de puissance puissent être déconnectés pendant

que le courant principal qui circule est plus faible que dans des disposi-

tifs classiques, ce qui diminue notablement la surtension au moment du

blocage, en comparaison avec des dispositifs classiques.

Premier exemple de modification Bien que l'IGBT 1 dans le premier mode de réalisation comporte la borne de détection S, comme représenté sur la figure 1, la figure 2 et la figure 6, le transistor de puissance dans le circuit à semiconducteur conforme à la présente invention n'est pas limité à un tel IGBT équipé d'une borne de détection. Par exemple, un circuit de protection contre les surintensités pour un transistor de puissance peut être construit de façon similaire à celui qui est représenté sur la figure 2, en utilisant pour le

transistor de puissance un IGBT n'ayant pas de borne de détection.

La figure 9 en montre un exemple. La figure 9 montre, pour la commodité, une modification de la première partie de circuit onduleur

INVU représentée sur la figure 1, mais la structure du circuit INVU1 re-

présenté sur la figure 9 peut également être appliquée de la même ma-

2769431

nière aux seconde et troisième parties de circuit onduleur INVV, INVW

qui sont représentées sur la figure 1.

Bien entendu, cette modification procure également les fonc-

tions et les effets décrits dans le premier mode de réalisation préféré.

Second exemple de modification Bien que la charge soit l'inductance L qui est déterminée sur la base des bobines LU à LW du moteur M représenté sur la figure 1, dans

le premier mode de réalisation préféré et le premier exemple de modifi-

cation, la charge peut par exemple être une résistance 25, comme repré-

sente sur la figure 10. Lorsque la charge est la résistance 25, le courant principal qui circule dans la résistance 25 augmente simplement lorsque l'IGBT 1 est conducteur, et aucun courant principal ne circule dans l'IGBT

1 lorsqu'il est bloqué. Par conséquent, lorsque l'IGBT 1 devient à nou-

veau conducteur, le courant principal n'augmente pas de façon cumula-

tive, comme dans le cas de la charge constituée par une inductance. Ce-

pendant, dans ce cas également, une surintensité peut circuler non seu-

lement lorsque l'IGBT 1 est conducteur, mais également lorsqu'il effectue une transition de l'état conducteur à l'état bloqué, a cause de l'effet d'un signal de bruit ou d'une variation de la tension externe. Par conséquent, des applications du circuit à semiconducteur de la présente invention procurent les mêmes fonctions et effets que ceux décrits dans le premier

mode de réalisation préféré, également lorsque la charge est une résis-

tance, en procurant ainsi un circuit de protection contre les surintensités

qui est utile pour un transistor de puissance.

Le circuit représenté sur la figure 10 correspond à celui repré-

senté sur la figure 2, et les mêmes symboles de référence désignent les

mêmes composants.

Troisième exemple de modification Les transistors de puissance ne sont pas limités aux IBGT, et

on peut utiliser par exemple pour les transistors de puissance des dispo-

sitifs de commutation à grille isolée, tels que des transistors à effet de

champ MOS de puissance.

Quatrième exemple de modification Bien que le micro-ordinateur 21 émette des signaux d'entrée

26 2769431

séparés vers les parties d'onduleur INVU a INVW dans l'exemple qui est représenté sur la figure 1, tous les signaux d'entrée qui sont dirigés vers les parties d'onduleur peuvent être les mêmes signaux d'entrée (auquel cas le signal d'entrée VIN1 et les autres signaux d'entrée VIN1A à VIN3A sont les mêmes signaux), ou bien des signaux d'entrée qui sont appli- qués seulement à un ensemble de parties d'onduleur peuvent être les

mêmes signaux d'entrée, tandis que les autres signaux d'entrée sont éta-

blis séparément. En ce sens, "les autres signaux d'entrée" sont définis

comme un concept incluant les cas dans lesquels ce sont les mêmes si-

gnaux que les "signaux d'entrée".

Bien que l'invention ait été décrite en détail, la description pré-

cédente est à tous égards illustrative et non restrictive. On notera que de nombreux autres changements et modifications peuvent être imaginés

sans sortir du cadre de l'invention.

27 2769431

Claims (8)

REVENDICATIONS

1. Circuit à semiconducteur, caractérisé en ce qu'il comprend

un transistor de puissance (1) comprenant une première électrode princi-

pale connectée à une charge, une seconde électrode principale et une électrode de commande (G), ce transistor de puissance faisant circuler un courant principal entre la première électrode principale et la seconde

électrode principale lorsqu'une tension de commande appliquée à l'élec-

trode de commande est supérieure ou égale à une tension de seuil; une ligne de signal d'entrée (12) recevant et transmettant un signal d'entrée

ayant un niveau de signal de conduction et un niveau de signal de blo-

cage qui changent de manière alternée et périodique; un circuit d'attaque

(7) comprenant une borne d'entrée connectée à la ligne de signal d'en-

trée et une borne de sortie connectée à l'électrode de commande du

transistor de puissance, ce circuit d'attaque émettant la tension de com-

mande supérieure ou égale à la tension de seuil, a partir de la borne de sortie, après qu'un retard correspondant à un retard au déblocage s'est écoulé après l'application du signal d'entrée, lorsque le niveau du signal d'entrée est au niveau de signal de conduction, et émettant la tension de commande inférieure à la tension de seuil, à partir de la borne de sortie, lorsqu'un retard correspondant à un retard au blocage s'est écoulé après l'application du signal d'entrée, lorsque le niveau du signal d'entrée est au niveau de signal de blocage; et un circuit de décision (10) recevant pour ses signaux d'entrée le courant principal et la tension de commande du transistor de puissance, ce circuit de décision déterminant que le transistor de puissance est dans un état de surintensité lorsqu'il détecte que la tension de commande est supérieure ou égale à la tension de seuil et le courant principal est supérieur ou égal à un certain courant de seuil.

2. Circuit à semiconducteur selon la revendication 1, caractéri-

sé en ce que le circuit de décision (10) effectue une première comparai-

son entre la tension de commande et la tension de seuil, et une seconde comparaison entre le courant principal et le courant de seuil, et il décide si l'état de surintensité apparaît, sur la base d'un résultat de la première

comparaison et d'un résultat de la seconde comparaison.

3. Circuit à semiconducteur selon la revendication 2, caractéri-

28;2769431

se en ce qu'il comprend en outre: une ligne de signal de sortie (19) con-

nectée à une borne de sortie du circuit de décision (10), émettant un si-

gnal de sortie qui présente le résultat de la décision prise par le circuit

de décision, à titre de signal de détection d'erreur (VOl).

4. Circuit à semiconducteur selon la revendication 3, caractéri- sé en ce qu'il comprend en outre: un circuit de commande (22) connecté à la ligne de signal d'entrée et à la ligne de signal de sortie, ce circuit de

commande fixant le niveau du signal d'entrée au niveau de signal de blo-

cage sous la dépendance de l'instant d'application du signal de détection d'erreur, lorsque ce signal de détection d'erreur indique que le transistor

de puissance est dans l'état de surintensité.

5. Circuit à semiconducteur selon la revendication 4, caractéri-

sé en ce qu'il comprend en outre: un autre transistor de puissance (1A) attaquant un dispositif de charge externe (M) conjointement au transistor de puissance mentionné en premier, et un autre circuit d'attaque (7A)

comprenant une borne d'entrée connectée au circuit de commande et re-

cevant un autre signal d'entrée qui est émis par le circuit de commande, et qui change alternativement entre le niveau de signal de conduction et le niveau de signal de blocage, pour attaquer ainsi l'autre transistor de puissance, et en ce que le signal de détection d'erreur indique que le

transistor de puissance mentionné en premier est dans l'état de surinten-

sité, lorsque le circuit de commande (22) fixe le niveau de l'autre signal d'entrée au niveau de signal de blocage, sous la dépendance de l'instant

d'application du signal de détection d'erreur.

6. Circuit à semiconducteur selon la revendication 5, caractéri-

sé en ce que le circuit d'attaque (7) est également connecté à la borne de sortie du circuit de décision, et ce circuit d'attaque change la tension de commande supérieure ou égale à la tension de seuil pour donner la

tension inférieure a la tension de seuil, lorsque le niveau du signal d'en-

trée est au niveau de signal de conduction, et le résultat de la décision

prise par le circuit de décision indique la détection de l'état de surinten-

sité.

7. Circuit à semiconducteur selon la revendication 1, caractéri-

sé en ce que le circuit d'attaque (7) est également connecté à la borne de sortie du circuit de décision, et ce circuit d'attaque change la tension

29 2769431

de commande supérieure ou égale à la tension de seuil pour donner la

tension inférieure à la tension de seuil, lorsque le niveau du signal d'en-

trée est au niveau de signal de conduction, et le résultat de la décision

prise par le circuit de décision indique la détection de l'état de surinten-

site.

8. Circuit protégeant contre un état de surintensité un transistor de puissance connecté à une charge, caractérisé en ce qu'il détecte qu'un courant principal circulant dans le transistor de puissance (1) est

dans l'état de surintensité, sur la base d'un premier signal d'entrée indi-

quant une tension de commande appliquée au transistor de puissance, et d'un second signal d'entrée indiquant le courant principal qui circule dans le transistor de puissance, et en ce qu'il émet vers l'extérieur le résultat

de la détection.