JP5054928B2 - 電力供給制御装置 - Google Patents
電力供給制御装置 Download PDFInfo
- Publication number
- JP5054928B2 JP5054928B2 JP2006119402A JP2006119402A JP5054928B2 JP 5054928 B2 JP5054928 B2 JP 5054928B2 JP 2006119402 A JP2006119402 A JP 2006119402A JP 2006119402 A JP2006119402 A JP 2006119402A JP 5054928 B2 JP5054928 B2 JP 5054928B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- current
- time
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005856 abnormality Effects 0.000 claims description 126
- 230000002159 abnormal effect Effects 0.000 claims description 89
- 238000001514 detection method Methods 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 48
- 230000000903 blocking effect Effects 0.000 claims description 18
- 230000010354 integration Effects 0.000 claims description 18
- 230000001939 inductive effect Effects 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 17
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 8
- 239000000779 smoke Substances 0.000 description 8
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 7
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 7
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 6
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 6
- 238000003745 diagnosis Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Power Conversion In General (AREA)
Description
なお、本発明の「半導体スイッチ素子の出力側電圧」は、例えば半導体スイッチ素子としてのパワーMOSFETがnチャネル型であればソース電圧であり、pチャネル型であればドレイン電圧である。
本構成によれば、オフ指令信号の入力によって半導体スイッチ素子に遮断動作をさせたときに保護回路による保護動作の実行を阻止する構成としたから、負荷短絡等による電流異常が実際には発生していないにもかかわらずL負荷(誘導負荷)のサージ電圧によって誤って保護動作が実行されてしまうことを抑制できる。
また、オフ指令信号が入力されたことを条件に半導体スイッチ素子に基準オフ時間だけ遮断させる保護動作の実行が阻止されるから、その後のオン指令信号の入力によって半導体スイッチ素子に通電動作をさせることができる。
上記阻止回路の一例として、本構成では、オフ指令信号が入力されることを条件に異常検出回路からの異常信号を無効化させるようにした。
本構成によれば、オフ指令信号が入力されたことを条件に異常時間積算回路の積算動作が阻止されるから、正常時間に対応する時間内に半導体スイッチ素子のオンオフ動作及び異常検出が繰り返されて、異常時間が基準異常時間に達して半導体スイッチ素子に遮断動作がされる事態を回避できる。
<電力供給制御装置の構成>
図1は、本実施形態に係る電力供給制御装置10の全体構成のブロック図である。この電力供給制御装置10は図示しない車両に搭載され、その車両用電源(以下、「電源12」)から負荷11として例えば車両用のクーリングファン用モータ、ワイパー用モータなどのL負荷(誘導負荷)への電力供給制御を行うために使用される。なお、以下では、「負荷」は電力供給制御装置10の制御対象装置であって、電力供給制御装置10とその制御対象装置との間に連なる電線30を含まない意味とし、「外部回路」を負荷11と電線30とを含めた意味として説明する。
入力インターフェース部22は、入力側が入力端子P1に接続されており、操作スイッチ15がオフしているときにハイレベルの制御信号S1が、オンしているときにローレベルの制御信号S1が入力され、この制御信号S1が内部グランド生成部23及びコントロールロジック部27に与えられる。電力供給制御装置10は、後述するように、電流異常も温度異常も発生していない正常状態においては、上記ローレベルの制御信号S1を受けるとゲート駆動部28によってパワーMOSFET14をターンオンさせて通電状態とする一方で、ハイレベルの制御信号S1を受けるとゲート駆動部28によってパワーMOSFET14をターンオフさせて遮断状態にする。従って、本実施形態では、ローレベルの制御信号S1が「オン指令信号」に相当し、ハイレベルの制御信号S1が「オフ指令信号」に相当し、ゲート駆動部28が「スイッチ制御回路」として機能する。
定電圧電源生成回路としての内部グランド生成部23は、入力インターフェース部22からローレベルの制御信号S1(オン指令信号)、及び、後述するクリアカウンタ72からローレベルの出力信号S2(クリアカウンタ72がオーバーフローしていない状態)のいずれかを受けているときに通電して、電源電圧Vccよりも所定の定電圧分だけ低い内部グランドGND2を生成する。換言すれば、内部グランド生成部23は、入力インターフェース部22からハイレベルの制御信号S1(オフ指令信号)を受けても、クリアカウンタ72からローレベルの出力信号S2を受けている限り、通電状態が継続され内部グランドGND2を生成し続ける。そして、電源電圧Vccから内部グランドGND2を差し引いた定電圧がコントロールロジック部27に供給されることで、このコントロールロジック部27が動作可能な状態となる。
電流検出部24は、図1に示すように、カレントミラー部51と、閾値電圧生成部52と、過電流異常検出部53とを備えて構成されている。図3は、カレントミラー部51、閾値電圧生成部52及び過電流異常検出部53を主として示した回路図であり、他の回路構成は一部省略されている。
カレントミラー部51は、パワーMOSFET14とセンスMOSFET18との出力側電位(ソース電位)を同電位に保持するための電位制御回路54と、1対のカレントミラー回路55,55とを備えている。
過電流異常検出部53(「異常検出回路」に相当)は、1または複数(本実施形態では2つ)の比較回路58,59(本実施形態では、ヒステリシスコンパレータ)を備え、外部端子P5の端子電圧Voが、比較回路58,59のぞれぞれの一方の入力端子に与えられる。
閾値変更回路としての閾値電圧生成部52(「電圧発生回路」に相当)は、パワーMOSFET14のソース電圧を複数の抵抗で分圧する分圧回路を備え、この分圧回路によって生成される複数の分圧電圧から選択する分圧電圧を変更することで過電流異常検出部53に与える異常用閾値電圧を変更できるようになっている。具体的には、閾値電圧生成部52は、図3に示すように、パワーMOSFET14のソースとグランド端子P6との間に接続された分圧回路60を備える。この分圧回路60は、複数の抵抗(本実施形態では8つの抵抗60a〜60h)を直列接続して構成されており、抵抗60aと抵抗60bとの接続点Aの分圧電圧が上記第2異常用閾値電圧Vfc(「発生電圧」に相当)として出力される。
過熱検出部25は、パワーチップ20に設けられた温度センサ19から当該パワーチップ20の温度に応じた温度信号S4を受ける。そして、過熱検出部25は、所定の閾値温度を超える温度信号S4を受けたときに温度異常としてローレベルの異常温度信号OTをコントロールロジック部27に与える。
図5は、コントロールロジック部27の回路図である。このコントロールロジック部27は、主として、遮断時間カウンタ71、クリアカウンタ72、ヒューズ時間カウンタ73、発振回路74、リセット信号発生回路75、及び、回数カウンタ88等を備える。また、コントロールロジック部27は、前述したように、入力インターフェース部22からの制御信号S1、電流検出部24からの第1異常電流信号OC及び第2異常電流信号FC、過熱検出部25からの異常温度信号OTを受ける。
発振回路74は、例えば2つ異なる周期のクロック信号CLK1(例えば125μsec),クロック信号CLK2(例えば4msec)を生成して出力する。リセット信号発生回路75は、上記内部グランド生成部23が通電しこのコントロールロジック部27が動作するのに十分な定電圧を生成し、上記発振回路74のクロック発生動作が安定する前まではローレベルの出力信号RST(リセット信号)を出力し、安定後はハイレベルの出力信号RSTを出力する。
過電流保護回路としての遮断時間カウンタ71(「保護回路」に相当)は、電流検出部24からのローレベルの第1異常電流信号OC、及び、過熱検出部25からのローレベルの異常温度信号OTのうち少なくともいずれか一方を受けたことを条件に、パワーMOSFET14に所定の基準オフ時間(カウント値を「n」から「0」までカウントダウンするまでの時間 具体的には32msec)だけ強制的に遮断動作(「保護動作」に相当)させた後に、その強制遮断状態を解除するものである。なお、本実施形態において、強制遮断とは、電力供給制御装置10がローレベルの制御信号S1(オン指令信号)を受けていてもパワーMOSFET14を遮断状態にすることをいう。
ヒューズ時間カウンタ73(「異常時間積算回路」に相当)は、電流検出部24からのローレベルの第2異常電流信号FCを受けているとき、及び、上記遮断時間カウンタ71によってパワーMOSFET14が強制遮断されているときの双方の異常時間(以下、「ヒューズ時間」という)を積算していき、この積算時間が所定の基準ヒューズ時間(>上記基準オフ時間 カウント値を「0」から「m(>n)」までカウントアップするまでの時間 具体的には1024msec 「基準異常時間」に相当)に達したことを条件に、パワーMOSFET14に強制遮断動作(「保護動作」に相当)をさせるものである。
(1)リセット信号発生回路75からローレベルの出力信号RSTが出力されている(リセット状態)とき。
(2)クリアカウンタ72からハイレベルの出力信号S2(「クリア信号」に相当)が出力された(クリアカウンタ72がオーバーフローした)とき(但し、ヒューズ時間カウンタ73がオーバーフローしたとき以降は除く)。
(3)後述する回数カウンタ88がオーバーフローする前においてヒューズカレントが解消されハイレベルの第2異常電流信号FCを受けるようになったとき(但し、ヒューズ時間の積算時間が後述するリセット許可時間に達したとき以降は除く)。このリセットパターン(3)については後述する。
クリアカウンタ72(「正常時間積算回路」に相当)は、主として、ヒューズ時間カウンタ73がカウントアップ動作を開始した後、オーバーフローするまでの間に、上記電流異常及び温度異常のいずれも発生しなくなった正常状態(負荷電流ILが第2異常用閾値電流ILfc及び第1異常用閾値電流ILocに達していない状態 このときの負荷電流ILレベルが「正常レベル」に相当)が所定の基準正常時間(カウント値を「0」から「q」までカウントダウンするまでの時間 具体的には512msec)継続したことを条件に、ヒューズ時間カウンタ73の積算時間(カウンタ値)を初期値「0」にリセットするものである。具体的には、クリアカウンタ72は、上記クロック信号CLK2のクロックに同期して初期値「0」から「q(<n)」までカウントアップするものである。なお、クリアカウンタ72は、各クロックの立上りエッジでカウントアップを行う。また、基準正常時間は、例えばヒューズカレントやオーバーカレント状態が解消された後に負荷等の過熱状態が解消するまでの時間に基づいて定められている。
閾値初期化回路としての回数カウンタ88は、主として、ヒューズカレントによってローレベルの第2異常電流信号FCを受けた後、ヒューズカレントが解消されハイレベルの第2異常電流信号FCを受けるようになったことを条件に、経時的にレベルダウンした第1異常用閾値電圧Voc(第1異常用閾値電流ILoc)を初期レベルに戻す初期化動作を、x回(「所定の回数」に相当 本実施形態では例えば7回)を限度に実行するものである。
図5に示すように、コントロールロジック部27には、制御信号S1と出力信号Inhibitを反転した信号とが入力されるOR回路68が設けられ、この出力信号が前述したOR回路66,67に入力される。このような構成により、ハイレベルの制御信号S1(オフ指令信号)が入力されたときには、OR回路68からハイレベルの出力信号が入力されることになるから、たとえローレベルの第1異常電流信号OCが過電流異常検出部53から出力されたり、ローレベルの異常温度信号OTが過熱検出部25から出力されたとしても、OR回路66,67の出力はハイレベルに維持される。つまり、ローレベルの第1異常電流信号OC及びローレベルの異常温度信号OTが無効化(マスク)される。従って、OR回路66〜68が「阻止回路」として機能する。
ゲート駆動部28は、コントロールロジック部27から制御信号S1、第2異常電流信号FC及び出力信号Inhibitとが入力される。ゲート駆動部28は、電源端子P2とパワーMOSFET14及びセンスMOSFET18のゲートとの間に接続されたチャージポンプ(図示せず)と、パワーMOSFET14及びセンスMOSFET18のゲートとソースの間に接続された放電用FET(図示せず)とを備える。
(経時的に変化する第1異常用閾値電流ILocを超えない程度の突入電流が発生した場合)
図7は、電力供給制御装置10が、ローレベルの定電圧信号を制御信号S1として受ける場合のタイムチャートである。まず、ローレベルの制御信号S1を受けると、内部グランド生成部23において内部グランドGND2が生成される。そして、この内部グランドGND2が安定するとリセット信号発生回路75からハイレベルの出力信号RSTが出力されて各カウンタ71〜73,88のリセット状態が解除される。
前述したように、パワーMOSFET14の自己破壊を避けるためには、基準ヒューズ時間内における第1異常用閾値電流ILocの経時的変化レベルを、自己破壊特性曲線L2よりも電流レベルが低い領域に設定する必要がある。また、なるべく高いレベルの突入電流による強制遮断を避けるためには、第1異常用閾値電流ILocの初期レベルをなるべく高い設定する必要がある。従って、これらの条件を満たすために、本実施形態では、図4に示すように、基準ヒューズ時間内における第1異常用閾値電流ILocの経時的変化を、自己破壊特性曲線L2に沿わせつつ、当該自己破壊特性曲線L2になるべく近いレベルに設定している。
ハイレベルの制御信号S1(オフ指令信号)が入力されパワーMOSFET14がターンオフすると、L負荷としての負荷11のサージ電圧によってパワーMOSFET14のソース電圧が負側に引っ張られる。そうすると、このソース電圧を基準として生成された第1異常用閾値電圧Voc及び第2異常用閾値電圧Vfcも負電圧となり、オーバカレントやヒューズカレントが生じていないにもかかわらず、過電流異常検出部53から異常信号としてのローレベルの第1異常電流信号OCやローレベルの第2異常電流信号FCが出力されてしまう。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(2)上記実施形態では、電流検出素子としてセンスMOSFET18を利用した、いわゆるセンス方式としたが、これに限らず、例えば通電路にシャント抵抗を設けてこの電圧降下分に基づき負荷電流を検出する、いわゆるシャント方式であってもよい。
11…負荷
12…電源
13…通電路
14…パワーMOSFET(半導体スイッチ素子)
18…センスMOSFET(電流検出素子)
28…ゲート駆動部(スイッチ制御回路)
52…閾値電圧生成部(電圧発生回路)
53…過電流異常検出部(異常検出回路)
71…遮断時間カウンタ(保護回路)
72…クリアカウンタ(正常時間積算回路、保護回路)
73…ヒューズ時間カウンタ(異常時間積算回路、保護回路)
OC…第1異常電流信号(異常信号)
FC…第2異常電流信号(異常信号)
IL…負荷電流
ILoc…第1異常用閾値電流(閾値電流)
ILfc…第2異常用閾値電流(閾値電流)
Is…センス電流(電流検出信号)
S1…制御信号
S2…出力信号
Voc…第1異常用閾値電圧(発生電圧)
Vfc…第2異常用閾値電圧(発生電圧)
Claims (3)
- 電源と誘導性負荷である負荷との間に設けられて前記電源から前記負荷への電力供給を制御する電力供給制御装置であって、
前記電源から前記負荷への通電路に配される半導体スイッチ素子と、
この半導体スイッチ素子に流れる負荷電流を検出する電流検出素子と、
前記半導体スイッチ素子の出力側電圧に応じた電圧を発生する電圧発生回路と、
前記電流検出素子からの検出信号に応じた電圧が前記電圧発生回路の発生電圧を超える場合に異常信号を出力する異常検出回路と、
前記異常検出回路から出力された前記異常信号に基づき所定の保護動作を行う保護回路であって、前記異常信号が出力されたことを条件に前記半導体スイッチ素子に基準オフ時間だけ遮断動作を行わせた後に通電状態に復帰させる保護動作を行う構成である保護回路と、
オン指令信号とオフ指令信号とが入力され、前記オン指令信号の入力に基づき前記半導体スイッチ素子に通電動作をさせ、前記オフ指令信号の入力に基づき前記半導体スイッチ素子に遮断動作をさせるスイッチ制御回路と、
前記オフ指令信号が入力され前記半導体スイッチ素子が遮断動作された際に、前記検出信号に応じた電圧が前記発生電圧を超える場合、前記保護回路による保護動作の実行を阻止する阻止回路と、を備える電力供給制御装置。 - 前記阻止回路は、前記オフ指令信号が入力されることを条件に、前記異常検出回路からの異常信号を無効化して、前記保護回路による保護動作の実行を阻止する構成である請求項1に記載の電力供給制御装置。
- 前記保護回路は、前記異常信号が出力されたことを条件に異常時間の積算を開始し、当該異常時間が基準異常時間に達したときに前記保護動作として前記半導体スイッチ素子に遮断動作をさせる異常時間積算回路と、
前記異常時間積算回路の積算開始後に、前記負荷電流が前記閾値電流より小さい正常レベル以下に継続的になっている正常時間を積算し、当該正常時間が基準正常時間に達したときに前記異常時間積算回路の前記異常時間をクリアする正常時間積算回路と、を備えて構成されている請求項1または請求項2に記載の電力供給制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006119402A JP5054928B2 (ja) | 2006-04-24 | 2006-04-24 | 電力供給制御装置 |
DE102007018761A DE102007018761B4 (de) | 2006-04-24 | 2007-04-20 | Energieversorgungssteuerung |
US11/785,861 US7848073B2 (en) | 2006-04-24 | 2007-04-20 | Power supply controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006119402A JP5054928B2 (ja) | 2006-04-24 | 2006-04-24 | 電力供給制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007295184A JP2007295184A (ja) | 2007-11-08 |
JP5054928B2 true JP5054928B2 (ja) | 2012-10-24 |
Family
ID=38619253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006119402A Active JP5054928B2 (ja) | 2006-04-24 | 2006-04-24 | 電力供給制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7848073B2 (ja) |
JP (1) | JP5054928B2 (ja) |
DE (1) | DE102007018761B4 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4436406B2 (ja) * | 2007-12-12 | 2010-03-24 | 矢崎総業株式会社 | 負荷制御装置 |
DE102008010624A1 (de) * | 2008-02-22 | 2009-08-27 | Continental Automotive Gmbh | Verfahren und Vorrichtung zum Betreiben einer Schalteinheit |
US7683693B2 (en) * | 2008-04-10 | 2010-03-23 | Fairchild Semiconductor Corporation | Hot swap controller with zero loaded charge pump |
JP5353395B2 (ja) * | 2009-04-10 | 2013-11-27 | 富士電機株式会社 | 信号伝送回路及び電力変換装置 |
JP5051794B2 (ja) * | 2009-12-17 | 2012-10-17 | トヨタ自動車株式会社 | 充電装置 |
CN103050070B (zh) * | 2011-10-14 | 2016-09-07 | 意法半导体研发(深圳)有限公司 | 用于在启动例程期间检测短路的设备和方法 |
JP5904167B2 (ja) * | 2013-07-17 | 2016-04-13 | 株式会社デンソー | リセット信号制御装置 |
JP6197442B2 (ja) | 2013-07-26 | 2017-09-20 | 三菱電機株式会社 | 半導体素子の駆動回路 |
DE102014200052A1 (de) * | 2014-01-07 | 2015-07-09 | Volkswagen Aktiengesellschaft | Schaltungsanordnung mit einem Steuergerät mit integrierter oder nachgeschalteter Trenneinrichtung |
DE102015121194A1 (de) * | 2015-12-04 | 2017-06-08 | Infineon Technologies Ag | Vorrichtung mit integriertem Schutzverlauf und Verfahren |
JP6656186B2 (ja) | 2017-01-11 | 2020-03-04 | 株式会社東芝 | 回生電流検出回路、チャージ電流検出回路、モータ電流検出システム |
JP7077649B2 (ja) * | 2018-02-14 | 2022-05-31 | 富士電機株式会社 | 半導体装置 |
JP7172912B2 (ja) * | 2019-08-08 | 2022-11-16 | 株式会社デンソー | スイッチの駆動回路及び駆動装置 |
US11563433B2 (en) * | 2019-10-10 | 2023-01-24 | C&C Power, Inc. | Direct current circuit switch |
JP6852778B2 (ja) * | 2019-11-29 | 2021-03-31 | 富士電機株式会社 | 負荷駆動回路 |
DE102020216405A1 (de) | 2020-12-21 | 2022-06-23 | Siemens Aktiengesellschaft | Verfahren zum Ansteuern eines Leistungshalbleiterschalters, Ansteuerschaltung für einen Leistungshalbleiterschalter sowie elektronischer Schutzschalter |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0533071Y2 (ja) * | 1987-08-31 | 1993-08-24 | ||
JP3231450B2 (ja) * | 1993-01-28 | 2001-11-19 | 富士電機株式会社 | 半導体素子の保護回路 |
JPH0759376A (ja) * | 1993-06-04 | 1995-03-03 | Tokai Rika Co Ltd | モータ電流検出回路 |
JPH11112313A (ja) * | 1997-10-02 | 1999-04-23 | Mitsubishi Electric Corp | 半導体回路及びパワートランジスタ保護回路 |
JP3058849B2 (ja) * | 1997-10-06 | 2000-07-04 | 株式会社京三製作所 | アンテナ展開装置 |
US6087782A (en) * | 1999-07-28 | 2000-07-11 | Philips Electronics North America Corporation | Resonant mode power supply having over-power and over-current protection |
JP2001217696A (ja) | 2000-02-04 | 2001-08-10 | Auto Network Gijutsu Kenkyusho:Kk | 過電流検出回路 |
JP3914004B2 (ja) * | 2001-05-25 | 2007-05-16 | 矢崎総業株式会社 | 半導体素子の過電流検出・保護装置 |
JP4287080B2 (ja) * | 2001-09-17 | 2009-07-01 | 矢崎総業株式会社 | スイッチングデバイス |
JP2004248088A (ja) * | 2003-02-14 | 2004-09-02 | Auto Network Gijutsu Kenkyusho:Kk | 過負荷検出方法、過負荷検出回路、保護方法及び保護回路 |
JP2005033678A (ja) * | 2003-07-10 | 2005-02-03 | Yaskawa Electric Corp | ゲートドライブ回路 |
JP4619822B2 (ja) * | 2005-03-03 | 2011-01-26 | 株式会社リコー | スイッチングレギュレータ及びその電圧制御方法 |
WO2006129548A1 (ja) * | 2005-06-03 | 2006-12-07 | Autonetworks Technologies, Ltd. | 電力供給制御装置及び半導体装置 |
JP4773822B2 (ja) * | 2005-12-26 | 2011-09-14 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
-
2006
- 2006-04-24 JP JP2006119402A patent/JP5054928B2/ja active Active
-
2007
- 2007-04-20 US US11/785,861 patent/US7848073B2/en active Active
- 2007-04-20 DE DE102007018761A patent/DE102007018761B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
DE102007018761A1 (de) | 2007-12-20 |
US7848073B2 (en) | 2010-12-07 |
US20070247765A1 (en) | 2007-10-25 |
DE102007018761B4 (de) | 2012-06-14 |
JP2007295184A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5054928B2 (ja) | 電力供給制御装置 | |
JP4773822B2 (ja) | 電力供給制御装置 | |
JP4755197B2 (ja) | 電力供給制御装置 | |
JP4579292B2 (ja) | 電力供給制御装置及びその閾値変更方法 | |
JP4579293B2 (ja) | 電力供給制御装置 | |
JP4836694B2 (ja) | 電力供給制御装置 | |
JP4570173B2 (ja) | 電力供給制御装置 | |
JP4688693B2 (ja) | 電力供給制御装置 | |
JP4471314B2 (ja) | 電力供給制御装置 | |
JP4589966B2 (ja) | 電力供給制御装置及び半導体装置 | |
US20090219661A1 (en) | Power switching circuit | |
JP2007288356A (ja) | 電力供給制御装置 | |
JP2007019728A (ja) | 電力供給制御装置 | |
JP4651100B2 (ja) | 電力供給制御装置 | |
JP7358214B2 (ja) | リニアレギュレータ | |
JP4924375B2 (ja) | パワー素子駆動用回路 | |
JP2014060581A (ja) | 負荷駆動回路 | |
JP2005312099A (ja) | インテリジェントパワーデバイス及びその負荷短絡保護方法 | |
JP2007104399A (ja) | 電力供給制御装置 | |
KR100718965B1 (ko) | 긴 활성화 시간을 갖는 정전기 방전 보호 회로 | |
JP6943709B2 (ja) | 電源供給装置 | |
JP2006157645A (ja) | 電力供給制御装置及び半導体装置 | |
JP2006157675A (ja) | 電力供給制御装置 | |
JP2023110947A (ja) | 半導体スイッチング素子駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080929 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090910 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5054928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |