FR2761526A1 - Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede - Google Patents
Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede Download PDFInfo
- Publication number
- FR2761526A1 FR2761526A1 FR9715079A FR9715079A FR2761526A1 FR 2761526 A1 FR2761526 A1 FR 2761526A1 FR 9715079 A FR9715079 A FR 9715079A FR 9715079 A FR9715079 A FR 9715079A FR 2761526 A1 FR2761526 A1 FR 2761526A1
- Authority
- FR
- France
- Prior art keywords
- silicon
- silicon wafer
- annealing
- wafer
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 83
- 239000010703 silicon Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims description 26
- 230000008569 process Effects 0.000 title description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 33
- 239000001257 hydrogen Substances 0.000 claims abstract description 33
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000005498 polishing Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 38
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 3
- 230000032798 delamination Effects 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- HJELPJZFDFLHEY-UHFFFAOYSA-N silicide(1-) Chemical compound [Si-] HJELPJZFDFLHEY-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 19
- -1 hydrogen ions Chemical class 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 239000012212 insulator Substances 0.000 abstract description 2
- 239000002344 surface layer Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 54
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000009931 harmful effect Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000002512 chemotherapy Methods 0.000 description 3
- KOPOQZFJUQMUML-UHFFFAOYSA-N chlorosilane Chemical compound Cl[SiH3] KOPOQZFJUQMUML-UHFFFAOYSA-N 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Pour former une tranche de silicium de structure silicium sur isolant qui ne présente pas de défauts de surface dus au polissage chimio-mécanique, on implante initialement des ions d'hydrogène dans la surface d'une tranche de silicium sur laquelle est formée une pellicule d'oxyde de silicium (2). Ensuite, on fixe un substrat (5) sur cette surface et on chauffe la tranche pour décoller la couche de surface du silicium au niveau de la couche implantée avec de l'hydrogène. On recuit ensuite la tranche de silicium dans une atmosphère d'hydrogène pour aplanir la surface (6) qui a été mise à nu par le décollement.
Description
PROCEDE POUR FABRIQUER UNE TRANCHE DE SILICIUM
ET TRANCHE DE SILICIUM FABRIQUEE PAR CE PROCEDE
La présente invention concerne un procédé pour fabriquer une tranche de silicium de structure SOI (silicium sur isolant) qui contribue considérablement à l'obtention de dispositifs à semiconducteurs fortement intégrés que l'on peut faire fonctionner à des vitesses élevées avec
une faible consommation de puissance.
Plusieurs procédés ont été proposés pour fabriquer des tran-
ches SOI. Le plus prometteur d'entre eux est le procédé appelé Smart-
Cut (voir Electronics Letters, 31 (1995), 1201).
Dans le procédé Smart-Cut, on chauffe une tranche de silicium pour former sur elle une pellicule d'oxyde de silicium. On effectue ensuite une implantation d'ions d'hydrogène à travers la surface de la tranche de silicium, pour former ainsi une couche implantée avec de l'hydrogène. On fixe ensuite une tranche de base sur la face de la tranche de silicium qui
est proche de la couche implantée avec de l'hydrogène. On chauffe en-
suite les deux tranches de silicium assemblées, grâce à quoi la surface de la tranche de silicium se sépare au niveau de la couche implantée avec de l'hydrogène, en donnant une couche mince de silicium fixée sur
la tranche de base (substrat). La couche mince de silicium a de minus-
cules irrégularités de surface que l'on aplanit par polissage chimio-
mécanique, pour donner la tranche SOI désirée.
Il a été signalé récemment que le polissage chimio-mécanique
affecte considérablement les propriétés caractéristiques et les rende-
ments de fabrication de dispositifs à semiconducteurs. (Voir la communi-
cation de H. Yamamoto et al., Proceeding of The 2nd International Sym-
posium on Advanced Science and Technology of Silicon Materials (1996),
page 425).
Des problèmes avec un polissage défectueux de tranches de silicium sont également inévitables dans les tranches de structure SOI qui sont produites par le procédé Smart-Cut mentionné ci-dessus, et ils
affectent défavorablement les propriétés caractéristiques et les rende-
ments de fabrication de dispositifs à semiconducteurs. Un but de la présente invention est de résoudre les problèmes mentionnés ci-dessus qui sont associés à la technologie classique, et de procurer une tranche de semiconducteur ayant une structure SOI qui soit
exempte de défauts de surface.
Conformément a un aspect de la présente invention, dans un procédé pour fabriquer une tranche de silicium, on implante des ions d'hydrogène à travers une surface principale d'une tranche de silicium sur laquelle est formée une pellicule d'oxyde de silicium, pour former une couche implantée avec de l'hydrogène. On fixe ensuite un substrat sur cette surface de la tranche de silicium. On chauffe ensuite la tranche de silicium, ce qui provoque un décollement de ce côté de surface au niveau de la couche implantée avec de l'hydrogène. Ensuite, on recuit dans une atmosphère d'hydrogène la partie de la tranche de silicium qui est fixée sur le substrat, pour aplanir ainsi la surface de la tranche qui est mise à
nu par décollement.
Dans le procédé pour fabriquer une tranche de silicium, I'opé-
ration de recuit est accomplie de préférence par chauffage à une tempé-
rature d'environ 1050 C à environ 1350 C. Selon une variante, I'opération
de recuit est accomplie de préférence à l'aide d'un plasma dans une at-
mosphère d'hydrogène.
Selon un autre aspect de la présente invention, dans le procédé
de fabrication d'une tranche de silicium, I'opération de recuit est accom-
plie de préférence par recuit thermique rapide.
Dans le procédé de fabrication d'une tranche de silicium, I'opé-
ration de recuit est accomplie de préférence après polissage chimio-
mécanique de la surface qui est mise à nu par décollement.
Selon un autre aspect de la présente invention, dans un proce-
dé pour fabriquer une tranche de silicium, on implante des ions d'hydro-
gène à travers une surface d'une tranche de silicium sur laquelle est for-
mée une pellicule d'oxyde de silicium, pour former ainsi une couche im-
plantée avec de l'hydrogène. On fixe ensuite un substrat sur cette sur-
face de la tranche de silicium. On chauffe ensuite la tranche de silicium
pour décoller ainsi ce côté de la surface au niveau de la couche implan-
tée avec de l'hydrogène. On effectue ensuite une croissance épitaxiale de silicium sur la surface de la tranche qui est mise a nu par le décolle-
ment, pour former ainsi sur elle une nouvelle surface lisse.
Dans le procédé de fabrication d'une tranche de silicium, la croissance épitaxiale de silicium est de préférence accomplie dans du trichlorosilane (SiHCI3), du dichlorosilane (SiH2CI2), du monochlorosilane
(SiH3CI) ou du monosilane (SiH4), à environ 800 C ou au-dessus.
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre de modes de
réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés, dans lesquels: Les figures 1(a) a 1(f) sont des coupes schématiques montrant le procédé de fabrication d'une tranche SOI conforme au premier mode
de réalisation de la présente invention.
La figure 2 montre un four de recuit pour recuire une tranche de
silicium dans une atmosphère d'hydrogène.
Les figures 3(a) à 3(c) montrent le processus de réarrangement
d'atomes de silicium à la surface d'une tranche de silicium.
La figure 4 montre un appareil de recuit rapide pour recuire une
tranche de silicium de structure SOI conforme à un second mode de réa-
lisation de la présente invention.
La figure 5 montre un appareil de recuit par plasma pour recuire une tranche de silicium de structure SOI, conforme à un troisième mode
de réalisation de la présente invention.
La figure 6 montre un appareil pour un système de croissance épitaxiale pour une tranche de silicium de structure SOI, conforme à un
quatrième mode de réalisation de la présente invention.
La figure 7 montre une coupe d'une tranche de silicium de
structure SOI conforme à un quatrième mode de réalisation de la pré-
sente invention.
Premier mode de réalisation La tranche SOI conforme à la présente invention est produite par les étapes qui sont illustrées par des coupes schématiques sur les
figures 1(a) à 1(f).
Le procédé commence par la préparation d'une tranche de sili-
cium 1 qui est représentée sur la figure 1(a). On effectue une oxydation thermique de la tranche de silicium 1 pour former une pellicule d'oxyde de silicium 2, comme représenté sur la figure 1(b). On implante des ions d'hydrogène (2 x 1016 à 1 x 1017 atomes/cm2) dans une surface de la
tranche de silicium, pour former une couche implantée avec de l'hydro-
gène, 4, comme représenté sur la figure 1(c). On fixe une seconde tran-
che de silicium 5 (a titre de tranche de base) ou n'importe quel autre substrat 5 approprié, sur la surface de la tranche de silicium 1 dans laquelle l'implantation d'hydrogène a été effectuée, comme représenté
sur la figure 1(d).
On chauffe la tranche de silicium 1 à une température d'environ 400 C à environ 6000C, de façon que sa couche extérieure se décolle au niveau de la couche implantée avec de l'hydrogène, 4, comme représenté sur la figure 1(e), ce qui donne une tranche de silicium 7 ayant une structure SOI comprenant un substrat 5 et une couche mince de silicium
6 fixée sur ce substrat. On aplanit la couche mince de silicium 6 par po-
lissage chimio-mécanique, pour faire disparaitre ses irrégularités de sur-
face d'environ 20 nm, comme représenté sur la figure 1(f).
Les étapes mentionnées ci-dessus sont les mêmes que celles
du procédé Smart-Cut.
On recuit la tranche de silicium 7 dans une atmosphère d'hy-
drogène en utilisant un four de recuit, comme représenté sur la figure 2.
Des tranches de silicium 7 à recuire sont maintenues par un porte-
tranches 8 qui est placé dans une enceinte de four 9. L'enceinte de four
9 a une entrée d'hydrogène à sa partie supérieure et une sortie à sa par-
tie inférieure.
En utilisant ce four de recuit, on recuit la tranche de silicium 7
au stade de la figure 1(e), dans une atmosphère d'hydrogène, à une tem-
pérature d'environ 1050 C à environ 1350 C, pendant quelques dizaines de secondes à quelques dizaines de minutes. Le recuit donne la tranche
de silicium 7 ayant une surface lisse, comme représenté sur la figure 1(f).
La température de recuit doit être dans la plage d'environ 1050 C à envi-
ron 1350 C pour avoir un traitement stable, une meilleure capacité de
traitement et une meilleure qualité de tranche. Un recuit a des températu-
res inférieures à environ 1050 C prendra une longue durée, et un recuit à
des températures supérieures à environ 1350 C fera fondre le silicium.
L'accomplissement d'une opération de recuit dans une atmo-
sphère d'hydrogène aplanit la surface de la tranche de silicium par le ré-
arrangement d'atomes de silicium dans la surface, qui est illustré sché-
matiquement sur la figure 3. La figure 3(a) est une coupe schématique agrandie de la surface de silicium avant le recuit. Le chauffage dans une atmosphère d'hydrogène active la surface du silicium, comme représenté sur la figure 3(b). Les atomes de silicium activés se déplacent dans la surface jusqu'à ce qu'ils deviennent stables, au point de vue énergétique,
ce qui donne la surface lisse qui est représentée sur la figure 3(c).
Le recuit après le stade de la figure 1(e) donne une tranche de
silicium qui est exempte de l'effet nuisible du polissage chimio-
mécanique. Selon une variante, la tranche de silicium au stade de la figure 1(e) peut subir préalablement un polissage chimio-mécanique facultatif jusqu'à un degré approprié. Ce polissage chimio-mécanique simplifie et
accélère le recuit dans une atmosphère d'hydrogène. La tranche de sili-
cium résultante est exempte de l'effet nuisible du polissage chimio-
mécanique. Second mode de réalisation
Conformément à ce mode de réalisation, on fabrique une tran-
che de silicium de structure SOI en utilisant un appareil de recuit rapide
qui est représenté sur la figure 4. L'appareil de recuit comprend un sus-
cepteur 10 destiné à supporter la tranche de silicium 7 à recuire, une
chambre transparente 11 et des lampes de chauffage par infrarouge 12.
La chambre 11 a une entrée d'hydrogène du côté gauche et une sortie du
côté droit.
Contrairement à l'opération par lot dans le premier mode de réalisation, le recuit dans ce mode de réalisation permet un traitement portant sur une seule tranche, par un recuit thermique rapide dans lequel la tranche de silicium est irradiée avec des rayons calorifiques pendant une courte durée. La source de rayons calorifiques peut être des lampes à halogène, des lampes à arc ou des lampes éclairs au xénon. Ce recuit peut être appliqué à la tranche de silicium 7 qui est préparée dans le premier mode de réalisation. L'avantage du recuit rapide consiste en une
commande de processus aisée.
Troisième mode de réalisation
Conformément à ce mode de réalisation, on fabrique une tran-
che de silicium de structure SOI en utilisant un appareil de recuit par plasma qui est représenté sur la figure 5. L'appareil de recuit comprend une paire d'électrodes 13 entre lesquelles la tranche de silicium 7 est
maintenue, une chambre 14, un générateur radiofréquence 15 et un con-
densateur 16. L'électrode inférieure est maintenue à quelques centaines de degrés par un dispositif de chauffage (non représenté). La chambre
14 a une entrée d'hydrogène du côté gauche et une sortie du côté droit.
Dans ce cas, un plasma d'hydrogène est généré par de l'énergie radio-
fréquence. Il est possible de générer un plasma en utilisant la résonance cyclotron d'électrons (ou ECR), ou en utilisant un faisceau de lumière. On peut appliquer ce recuit à la tranche de silicium 7 qui est préparée dans
le premier mode de réalisation.
Contrairement au recuit dans les premier et second modes de
réalisation, qui est accompli dans de l'hydrogène à une température éle-
vée, le recuit dans ce mode de réalisation est accompli dans un plasma.
L'avantage du recuit dans un plasma consiste en ce que la température de recuit est basse, dans une plage allant du voisinage de la température ambiante jusqu'à environ 600 C. Le recuit dans ce mode de réalisation prend moins de temps que dans le premier mode de réalisation, ce qui
facilite la commande de processus et réduit la contamination.
Quatrième mode de réalisation
Conformément à ce mode de réalisation, on fabrique une tran-
che de silicium de structure SOI en utilisant un système de croissance épitaxiale qui est représenté sur la figure 6. Le système de croissance
épitaxiale comprend un support 17 pour supporter et faire tourner la tran-
che de silicium 7 pour la croissance épitaxiale, une bobine radiofré-
quence 18 et une chambre 19. La chambre 19 a une entrée d'hydrogène
au centre et des sorties sur les côtés droit et gauche.
Contrairement au premier mode de réalisation dans lequel le décollement de la tranche est suivi par un recuit dans de l'hydrogène, ce
mode de réalisation est conçu de façon à accomplir une croissance épi-
taxiale de silicium sur la surface résultant du décollement, qui est à nu après que la couche mince de silicium 6 a été décollée au niveau de la couche implantée avec de l'hydrogène, 4, au stade de la figure 1(e). La croissance épitaxiale de silicium forme une nouvelle surface lisse, comme
représenté sur la figure 7. La croissance épitaxiale de silicium est ac-
complie dans du trichlorosilane (SiHCI3), du dichlorosilane (SiH2CI2), du monochlorosilane (SiH3CI) ou du monosilane (SiH4), à environ 800 C ou au-dessus. La croissance épitaxiale forme une couche de silicium exempte de défauts. On peut appliquer cette croissance épitaxiale à la
tranche de silicium 7 qui est préparée dans le premier mode de réalisa-
tion.
La procédure de ce mode de réalisation offre l'avantage de ré-
duire l'effet nuisible du polissage chimio-mécanique et de permettre une commande aisée de l'épaisseur de la couche de silicium 6 de la tranche
de silicium.
Comme mentionné ci-dessus, la présente invention procure une tranche de silicium ayant une structure SOI avec une couche de surface
ayant des caractéristiques souhaitables, qui est exempte de l'effet nuisi-
ble du polissage chimio-mécanique.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au dispositif et au procédé décrits et représentés, sans sortir du
cadre de l'invention.
Claims (5)
1. Procédé pour fabriquer une tranche de silicium (6), caractéri-
sé en ce qu'il comprend les étapes suivantes: on implante des ions d'hy-
drogène à travers une surface principale d'un matériau de tranche de si-
licium (1) sur laquelle est formée une pellicule d'oxyde de silicium (2), pour former ainsi une couche implantée avec de l'hydrogène (4); on fixe un substrat (5) sur cette surface du matériau de tranche de silicium (1); on chauffe le matériau de tranche de silicium (1) pour provoquer ainsi le
décollement du côté de la surface précitée, au niveau de la couche im-
plantée avec de l'hydrogène (4); et on recuit dans une atmosphère d'hy-
drogène la partie (6) de la tranche de silicium qui est fixée sur le substrat (5), pour aplanir ainsi la surface de la tranche (6) qui est mise à nu par le décollement.
2. Procédé pour fabriquer une tranche de silicium (6) selon la
revendication 1, caractérisé en ce que le recuit est accompli par chauf-
fage à une température de 1050 à 1350 C.
3. Procédé pour fabriquer une tranche de silicium (6) selon la revendication 1, caractérisé en ce que le recuit est accompli à l'aide d'un
plasma dans une atmosphère d'hydrogène.
4. Procédé pour fabriquer une tranche de silicium (6) selon la revendication 1, caractérisé en ce que le recuit est accompli par recuit
thermique rapide.
5. Procédé pour fabriquer une tranche de silicium (6) selon
l'une quelconque des revendications 1 à 4, caractérisé en ce que le re-
cuit est accompli après un polissage chimio-mécanique de la surface qui est mise à nu par décollement G. Tranche de silicium, caractérisée en ce qu'elle est fabriquée
par le procédé qui est défini dans l'une quelconque des revendications 1
à 5
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9080939A JPH10275905A (ja) | 1997-03-31 | 1997-03-31 | シリコンウェーハの製造方法およびシリコンウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2761526A1 true FR2761526A1 (fr) | 1998-10-02 |
| FR2761526B1 FR2761526B1 (fr) | 2002-08-30 |
Family
ID=13732451
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9715079A Expired - Lifetime FR2761526B1 (fr) | 1997-03-31 | 1997-12-01 | Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede |
| FR9806168A Expired - Fee Related FR2762136B1 (fr) | 1997-03-31 | 1998-05-15 | Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9806168A Expired - Fee Related FR2762136B1 (fr) | 1997-03-31 | 1998-05-15 | Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH10275905A (fr) |
| KR (1) | KR19980079501A (fr) |
| DE (1) | DE19753494A1 (fr) |
| FR (2) | FR2761526B1 (fr) |
| TW (1) | TW409418B (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1045448A1 (fr) * | 1998-10-16 | 2000-10-18 | Shin-Etsu Handotai Co., Ltd | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede |
| FR2797713A1 (fr) * | 1999-08-20 | 2001-02-23 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| FR2804245A1 (fr) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | Procede de formation d'une couche mince cristalline contenant du silicium |
| FR2827423A1 (fr) * | 2001-07-16 | 2003-01-17 | Soitec Silicon On Insulator | Procede d'amelioration d'etat de surface |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6245161B1 (en) | 1997-05-12 | 2001-06-12 | Silicon Genesis Corporation | Economical silicon-on-silicon hybrid wafer assembly |
| US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| JP3451908B2 (ja) * | 1997-11-05 | 2003-09-29 | 信越半導体株式会社 | Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ |
| JP2007184626A (ja) * | 1997-12-26 | 2007-07-19 | Canon Inc | Ｓｏｉ基板の熱処理方法及び作製方法 |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| FR2787919B1 (fr) * | 1998-12-23 | 2001-03-09 | Thomson Csf | Procede de realisation d'un substrat destine a faire croitre un compose nitrure |
| JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 |
| JP2000256094A (ja) * | 1999-03-08 | 2000-09-19 | Speedfam-Ipec Co Ltd | シリコンエピタキシャル成長ウェーハ製造方法およびその装置 |
| JP3911901B2 (ja) * | 1999-04-09 | 2007-05-09 | 信越半導体株式会社 | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| JP3900741B2 (ja) * | 1999-05-21 | 2007-04-04 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2797714B1 (fr) | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| US6489241B1 (en) * | 1999-09-17 | 2002-12-03 | Applied Materials, Inc. | Apparatus and method for surface finishing a silicon film |
| JP4529036B2 (ja) * | 1999-09-24 | 2010-08-25 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 半導体用薄膜ウェハの製造方法 |
| EP1158581B1 (fr) | 1999-10-14 | 2016-04-27 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| KR100549257B1 (ko) * | 1999-12-08 | 2006-02-03 | 주식회사 실트론 | 에스오아이 웨이퍼의 표면 정밀 가공 방법 |
| KR100800637B1 (ko) * | 2000-12-22 | 2008-02-01 | 엔엑스피 비 브이 | 반도체 디바이스 |
| JPWO2003005435A1 (ja) * | 2001-07-05 | 2004-10-28 | 大見 忠弘 | 基板処理装置および基板処理方法、基板平坦化方法 |
| KR100434914B1 (ko) * | 2001-10-19 | 2004-06-09 | 주식회사 실트론 | 고품질 웨이퍼 및 그의 제조방법 |
| KR100467837B1 (ko) * | 2002-05-17 | 2005-01-24 | 주식회사 실트론 | 에스오아이 웨이퍼 제조방법 |
| KR100465527B1 (ko) * | 2002-11-21 | 2005-01-13 | 주식회사 실트론 | Ｓｏｉ 웨이퍼의 결함 제거 및 표면 경면화 방법 |
| RU2217842C1 (ru) * | 2003-01-14 | 2003-11-27 | Институт физики полупроводников - Объединенного института физики полупроводников СО РАН | Способ изготовления структуры кремний-на-изоляторе |
| FR2853991B1 (fr) * | 2003-04-17 | 2005-10-28 | Soitec Silicon On Insulator | Procede de traitement de substrats demontables, et substrat intermediaire demontable, avec polissage perfectionne |
| ATE504082T1 (de) | 2003-05-27 | 2011-04-15 | Soitec Silicon On Insulator | Verfahren zur herstellung einer heteroepitaktischen mikrostruktur |
| US6911376B2 (en) * | 2003-10-01 | 2005-06-28 | Wafermasters | Selective heating using flash anneal |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| EP1926130A1 (fr) | 2006-11-27 | 2008-05-28 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Procéde d'amélioration de la surface d'un substrat semiconducteur |
| US7883988B2 (en) * | 2008-06-04 | 2011-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| JP5625239B2 (ja) | 2008-12-25 | 2014-11-19 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| JP2011253906A (ja) | 2010-06-01 | 2011-12-15 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0553852A2 (fr) * | 1992-01-30 | 1993-08-04 | Canon Kabushiki Kaisha | Procédé de production de substats semi-conducteurs |
| JPH0766376A (ja) * | 1993-08-26 | 1995-03-10 | Toshiba Corp | 半導体基板の製造方法 |
| EP0793263A2 (fr) * | 1996-02-28 | 1997-09-03 | Canon Kabushiki Kaisha | Procédé pour fabriquer un substrat semi-conducteur |
| EP0843344A1 (fr) * | 1996-11-15 | 1998-05-20 | Canon Kabushiki Kaisha | Procédé de transfert d'une couche semiconductrice par l'utilisation de la technologie silicium sur isolant (SOI) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4786615A (en) * | 1987-08-31 | 1988-11-22 | Motorola Inc. | Method for improved surface planarity in selective epitaxial silicon |
| DD266888A1 (de) * | 1987-11-12 | 1989-04-12 | Akad Wissenschaften Ddr | Verfahren zur oberflaechenglaettung dicker soi-schichten |
| JPH04162628A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
| TW211621B (fr) * | 1991-07-31 | 1993-08-21 | Canon Kk | |
| US5427055A (en) * | 1992-01-31 | 1995-06-27 | Canon Kabushiki Kaisha | Method for controlling roughness on surface of monocrystal |
| JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
-
1997
- 1997-03-31 JP JP9080939A patent/JPH10275905A/ja active Pending
- 1997-10-28 TW TW086115996A patent/TW409418B/zh not_active IP Right Cessation
- 1997-12-01 FR FR9715079A patent/FR2761526B1/fr not_active Expired - Lifetime
- 1997-12-02 KR KR1019970065258A patent/KR19980079501A/ko not_active Application Discontinuation
- 1997-12-02 DE DE19753494A patent/DE19753494A1/de not_active Ceased
-
1998
- 1998-05-15 FR FR9806168A patent/FR2762136B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0553852A2 (fr) * | 1992-01-30 | 1993-08-04 | Canon Kabushiki Kaisha | Procédé de production de substats semi-conducteurs |
| JPH0766376A (ja) * | 1993-08-26 | 1995-03-10 | Toshiba Corp | 半導体基板の製造方法 |
| EP0793263A2 (fr) * | 1996-02-28 | 1997-09-03 | Canon Kabushiki Kaisha | Procédé pour fabriquer un substrat semi-conducteur |
| EP0843344A1 (fr) * | 1996-11-15 | 1998-05-20 | Canon Kabushiki Kaisha | Procédé de transfert d'une couche semiconductrice par l'utilisation de la technologie silicium sur isolant (SOI) |
Non-Patent Citations (4)
| Title |
|---|
| BRUEL M ET AL: "SMART-CUT: A NEW S.O.I. MATERIAL TECHNOLOGY BASED ON HYDROGEN IMPLANTATION AND WAFER BONDING", INTERNATIONAL CONFERENCE ON SOLID STATE DEVICES AND MATERIALS, vol. CONF. 1996, 1 January 1996 (1996-01-01), pages 458 - 460, XP000694069 * |
| MASZARA W P ET AL: "QUALITY OF SOI FILM AFTER SURFACE SMOOTHING WITH HYDROGEN ANNEALINGTOUCH-POLISHING", MAGNETIC RESONANCE IN MEDICINE, 6 October 1997 (1997-10-06), pages 130/131, XP000801874 * |
| PATENT ABSTRACTS OF JAPAN vol. 095, no. 006 31 July 1995 (1995-07-31) * |
| SAKAGUCHI K ET AL: "CURRENT PROGRESS IN EPITAXIAL LAYER TRANSFER (ELTRAN)", IEICE TRANSACTIONS ON ELECTRONICS, vol. E80-C, no. 3, 1 March 1997 (1997-03-01), pages 378 - 387, XP000751691 * |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1045448A1 (fr) * | 1998-10-16 | 2000-10-18 | Shin-Etsu Handotai Co., Ltd | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede |
| EP1045448A4 (fr) * | 1998-10-16 | 2005-03-09 | Shinetsu Handotai Kk | Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede |
| FR2797713A1 (fr) * | 1999-08-20 | 2001-02-23 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| WO2001015215A1 (fr) * | 1999-08-20 | 2001-03-01 | S.O.I.Tec Silicon On Insulator Technologies | Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede |
| US7029993B1 (en) | 1999-08-20 | 2006-04-18 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for treating substrates for microelectronics and substrates obtained according to said method |
| US7288418B2 (en) | 1999-08-20 | 2007-10-30 | S.O.O.Tec Silicon On Insulator Technologies | Process for treating substrates for the microelectronics industry, and substrates obtained by this process |
| FR2804245A1 (fr) * | 2000-01-21 | 2001-07-27 | Nissin Electric Co Ltd | Procede de formation d'une couche mince cristalline contenant du silicium |
| US6468884B2 (en) | 2000-01-21 | 2002-10-22 | Nissin Electric Co., Ltd. | Method of forming silicon-contained crystal thin film |
| FR2827423A1 (fr) * | 2001-07-16 | 2003-01-17 | Soitec Silicon On Insulator | Procede d'amelioration d'etat de surface |
| WO2003009366A1 (fr) * | 2001-07-16 | 2003-01-30 | S.O.I. Tec Silicon On Insulator Technologies | Procede d'amelioration de l'etat de surface d'une plaquette semiconductrice |
| US6903032B2 (en) | 2001-07-16 | 2005-06-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for preparing a semiconductor wafer surface |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2761526B1 (fr) | 2002-08-30 |
| FR2762136A1 (fr) | 1998-10-16 |
| TW409418B (en) | 2000-10-21 |
| KR19980079501A (ko) | 1998-11-25 |
| DE19753494A1 (de) | 1998-10-01 |
| FR2762136B1 (fr) | 2001-11-16 |
| JPH10275905A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2761526A1 (fr) | Procede pour fabriquer une tranche de silicium et tranche de silicium fabriquee par ce procede | |
| KR102599962B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
| US9214379B2 (en) | SOS substrate having low defect density in vicinity of interface | |
| EP2521177B1 (fr) | Methode de preparation d'un substrat de silicium sur sapphire | |
| TWI588914B (zh) | Transparent SOI wafer manufacturing method | |
| US20160056068A1 (en) | Thin film and method for manufacturing thin film | |
| TWI684200B (zh) | 具備氧化物單結晶薄膜之複合晶圓之製造方法 | |
| US9214380B2 (en) | SOS substrate having low surface defect density | |
| CN104488080A (zh) | 混合基板的制造方法和混合基板 | |
| US20100190296A1 (en) | Method of manufacturing semiconductor device | |
| US9209069B2 (en) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity | |
| TWI609434B (zh) | SOS substrate manufacturing method and SOS substrate | |
| FR2931013A1 (fr) | Procede de production de tranches collees. | |
| JP2008277696A (ja) | 半導体装置の製造方法 | |
| JP6604300B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP6604294B2 (ja) | シリコン接合ウェーハの製造方法 | |
| TWI643250B (zh) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
| JP2004303766A (ja) | 半導体装置の製造方法 | |
| JP2020004989A (ja) | シリコン接合ウェーハ | |
| JP5859497B2 (ja) | 界面近傍における欠陥密度が低いｓｏｓ基板の製造方法 | |
| JP5859496B2 (ja) | 表面欠陥密度が少ないｓｏｓ基板の製造方法 | |
| JP2000232228A (ja) | 絶縁ゲイト型電界効果トランジスタ作製方法 | |
| JPH04277629A (ja) | 半導体装置の製造方法 |