FR2739990A1 - Dispositif de circuit integre a caracteristique de diode - Google Patents
Dispositif de circuit integre a caracteristique de diode Download PDFInfo
- Publication number
- FR2739990A1 FR2739990A1 FR9612434A FR9612434A FR2739990A1 FR 2739990 A1 FR2739990 A1 FR 2739990A1 FR 9612434 A FR9612434 A FR 9612434A FR 9612434 A FR9612434 A FR 9612434A FR 2739990 A1 FR2739990 A1 FR 2739990A1
- Authority
- FR
- France
- Prior art keywords
- output
- voltage
- inverter
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Automation & Control Theory (AREA)
- Radar, Positioning & Navigation (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Abstract
Ce dispositif comprend un premier transistor dont le circuit source-drain est disposé dans le trajet de courant entre l'entrée et la sortie. Il possède en plus un premier inverseur (1) dont la sortie est couplée en réaction à son entrée et l'alimentation s'effectue par la tension (VDD ) appliquée à la sortie du dispositif, un deuxième inverseur (2) dont l'entrée reçoit le signal de sortie du premier inverseur (1) et l'alimentation s'effectue par la tension (VRF ) appliquée à l'entrée du dispositif, ainsi qu'un troisième inverseur (3) dont l'entrée reçoit le signal de sortie du deuxième inverseur (2), l'alimentation s'effectue par la tension (VDD ) appliquée à la sortie du dispositif et le signal de sortie est envoyé à l'électrode de commande du premier transistor (P0 ) et règle par conséquent le courant dans le trajet de courant du dispositif. Applicable aux systèmes d'identification à supports de données et unités d'écriture/lecture.
Description
L'invention concerne un dispositif de circuit intégré ayant une
caractéristique de diode, comprenant, disposé dans le trajet de courant entre le côté entrée et le côté sortie du dispositif, le circuit sourcedrain d'un premier transistor.
Les systèmes d'identification sans contact com-
prennent au moins un support de données (transpondeur) et au moins une unité d'écriture/lecture. La communication entre le support de données et l'unité d'écriture/lecture
s'effectue sans contact. Les supports de données con-
tiennent un circuit intégré qui tire son énergie d'un
champ à haute fréquence par l'intermédiaire d'une bobine.
Cependant, non seulement la tension d'alimentation du circuit intégré est produite par l'intermédiaire de cette bobine, la transmission des données se déroule également à travers elle. Le circuit intégré contient la mémoire de données et tous les circuits nécessaires au déroulement de la communication de données. En outre, l'énergie nécessaire au circuit intégré doit être obtenue au moyen d'un redresseur à partir de la tension de bobine induite par l'appareil d'écriture/lecture. Comme redresseur, on
peut utiliser par exemple le redresseur en pont bidirec-
tionnel intégré décrit dans le document DE-34 00 973 A1.
Ce dispositif redresseur a l'avantage que les différents
éléments du pont ne produisent pas de chute de tension.
Cependant, ce redresseur bidirectionnel a l'inconvénient, en cas d'utilisation de transistors MOS, que le courant
peut refluer depuis le côté tension continue au côté ten-
sion alternative. A sa sortie doit donc être prévu une diode ou un transistor MOS monté en diode pour empêcher ce retour de courant. Or, une diode à semi-conducteur ou un transistor MOS monté en diode produisent une chute de
tension d'au moins 0,7 V environ.
L'invention a donc pour but d'indiquer un dis-
positif du circuit capable d'assurer un redressement du courant et occasionnant seulement une chute de tension de
quelques millivolts.
Conformément à l'invention, partant d'un dispo-
sitif de circuit intégré comme défini au début, on ob-
tient ce résultat par le fait que le dispositif possède un premier étage inverseur dont la sortie est couplée en réaction à son entrée et dont l'alimentation en tension s'effectue par la tension appliquée au côté sortie du dispositif de circuit, un deuxième étage inverseur dont
l'entrée reçoit le signal de sortie du premier étage in-
verseur et dont l'alimentation en tension s'effectue par la tension appliquée au côté entrée du dispositif, ainsi qu'un troisième étage inverseur dont l'entrée reçoit le
signal de sortie du deuxième étage inverseur, dont l'ali-
mentation en tension s'effectue par la tension appliquée au côté sortie du dispositif et dont le signal de sortie
est envoyé à l'électrode de commande du premier transis-
tor et règle par conséquent la circulation du courant
dans le trajet de courant du dispositif.
Selon un mode de réalisation avantageux, les trois étages inverseurs sont formés par des transistors
fonctionnant contre des sources de courant.
Un autre mode de réalisation avantageux du dis-
positif de circuit intégré selon l'invention prévoit que chaque étage inverseur est formé du montage en série des circuits source-drain d'un transistor à canal P et d'un
transistor à canal N, que le point de connexion des tran-
sistors à canal N et à canal P forme la sortie de l'in-
verseur et que l'électrode de commande du transistor à canal P forme l'entrée de l'inverseur. Le transistor à
canal P peut notamment être relié au potentiel côté sor-
tie et le transistor à canal N peut être relié au poten-
tiel de masse commun.
D'autres caractéristiques et avantages de l'in-
vention ressortiront plus clairement de la description
qui va suivre d'exemples de réalisation non limitatifs, ainsi que des dessins annexés, sur lesquels: - la figure 1 représente un premier exemple de
réalisation d'un dispositif de circuit intégré à caracté-
ristique de diode selon l'invention; - la figure 2 montre l'exemple de réalisation selon la figure 1 avec des transistors fonctionnant contre des sources de courant comme étages inverseurs; et
- la figure 3 montre l'application du disposi-
tif selon la figure 1 pour l'alimentation en tension d'un
circuit intégré d'identification.
La figure 1 représente un premier exemple de
réalisation du dispositif de circuit intégré à caracté-
ristique de diode selon l'invention. Il comprend un tran-
sistor à effet de champ P0 disposé dans le trajet du cou-
rant. Le circuit source-drain de ce transistor, circuit qui est rendu passant ou bloqué, assure la fonction d'une diode. Si la tension VRF côté entrée est plus grande que la tension VDD côté sortie du dispositif, l'électrode de commande de ce transistor est attaquée de manière que le transistor devienne conducteur et qu'un courant puisse circuler. Si le rapport des tensions est inversé et la tension VDD côté sortie est plus grande que la tension VRFp côté entrée, l'électrode de commande est attaquée de
manière que le transistor soit bloqué et qu'une circula-
tion de courant en sens contraire soit empêchée.
L'attaque ou pilotage de l'électrode de com-
mande du transistor Po est assuré par trois étages inver-
seurs 1 - 3 montés l'un derrière l'autre. Un premier
étage inverseur 1 reçoit sa tension d'alimentation à par-
tir du potentiel VDD côté sortie du dispositif. La sortie de cet étage est couplée en réaction à son entrée. A la sortie de cet étage, ou a son entrée, s'établit ainsi un niveau de signal compris entre le potentiel de masse VSS commun du dispositif et la tension VDD côté sortie. Le signal de sortie A du premier étage inverseur 1 est envoyé à l'entrée d'un deuxième étage inverseur 2. La tension d'alimentation du deuxième étage inverseur est dérivée de la tension VRF côté entrée du dispositif. Le signal de sortie B du deuxième étage inverseur 2 est envoyé à l'entrée d'un troisième étage inverseur 3. La tension d'alimentation du troisième étage inverseur 3 est dérivée de la tension VDD côté sortie. Le signal de sortie C du troisième étage inverseur 3 est envoyé à l'électrode de commande du transistor Po, qui est du type MOS à canal P, de sorte que ce signal détermine la circulation de courant dans le trajet du courant du
dispositif de circuit.
En raison du rétrocouplage de la sortie à l'en-
trée, il s'établit à la sortie du premier étage inverseur
1 un signal qui présente à peu près la moitié de la ten-
sion VDD côté sortie. Comme l'alimentation en tension du deuxième étage inverseur 2 est dérivée de la tension côté entrée, le signal de sortie A du premier étage inverseur suffit seulement à l'attaque du deuxième étage inverseur
si la tension VDD côté sortie est plus grande que la ten-
sion VRF côté entrée. Le signal de sortie B du deuxième
étage inverseur correspond alors essentiellement au po-
tentiel de masse VSS commun et est ensuite inversé une nouvelle fois par le troisième étage inverseur 3. Comme la tension d'alimentation du troisième étage inverseur est dérivée de la tension VDD côté sortie, le signal de
sortie C du troisième étage inverseur correspond essen-
tiellement à la tension VDD côté sortie. Ce signal est
envoyé à l'électrode de commande du transistor MOS à ca-
nal P, se trouvant dans le trajet du courant entre le côté entrée et le côté sortie du dispositif de circuit,
transistor qui est bloqué en conséquence.
Si la tension VDD côté sortie est plus petite que la tension VRF côté entrée, le signal de sortie B du deuxième étage inverseur 2 correspond essentiellement à la tension VRF côté entrée. Ce signal suffit pour attaquer le troisième étage inverseur 3. Le signal de sortie du troisième étage inverseur correspond alors essentiellement au potentiel de masse VSS commun. De ce fait, le transistor MOS à canal P, monté dans le trajet du courant, est rendu conducteur, de sorte qu'un courant
peut circuler depuis le côté entrée jusqu'au côté sortie.
Le comportement de diode est produit par un di-
mensionnement dissymétrique approprié des inverseurs. Ce
dimensionnement dissymétrique conduit à la chute de ten-
sion, le long du dispositif, de quelques millivolts. Avec
une structure absolument symétrique, le circuit ne fonc-
tionnerait pas.
La figure 2 montre le dispositif de circuit se-
lon la figure 1 avec des étages inverseurs réalisés par des transistors à canal P fonctionnant contre des sources de courant. Ces dernières sont formées par un montage de courant dit à miroir (à rapport géométrique des aires
d'émetteur) composé de quatre transistors à canal N, dé-
signés par N1 - N4. Le premier transistor Ni de ce mon-
tage, appelé également montage de courant symétrique, est
connecté en diode et relié d'un côté à travers la résis-
tance R à la tension VRF côté entrée et de l'autre au po-
tentiel de masse VSS commun. Les électrodes de commande
des quatre transistors N1 - N4 du montage de courant sy-
métrique sont reliées entre elles et à travers la résis-
tande R à la tension VRF côté entrée.
Le premier étage inverseur A est constitué par un premier transistor à canal P, désigné par P1, ensemble
avec le quatrième transistor N4 du montage de courant sy-
métrique. La sortie du premier étage inverseur, située au point de connexion des deux transistors, est reliée en retour à l'électrode de commande du premier transistor
P1, laquelle correspond à l'entrée de l'étage inverseur.
Le montage en série des circuits source-drain du premier transistor à canal P, P1, et du quatrième transistor N4 du montage de courant symétrique, est connecté entre la
tension VDD côté sortie et le potentiel de masse VSS com-
mun. Le deuxième étage inverseur B est constitué par un deuxième transistor à canal P, désigné par P2, et le deuxième transistor N2 du montage de courant symétrique. Le montage en série des circuits sourcedrain des deux transistors P2 et N2 se trouve entre la tension VRF côté entrée et le potentiel de masse commun. L'entrée du
deuxième étage inverseur, formée par l'électrode de com-
mande du deuxième transistor à canal P, est reliée à l'électrode de commande du premier transistor à canal P.
Le point de connexion entre le deuxième transistor à ca-
nal P, P2, et le deuxième transistor N2 du montage de courant symétrique, correspond à la sortie du deuxième étage inverseur et est relié à l'entrée du troisième étage inverseur prévu à la suite. Cet étage est constitué du montage en série d'un troisième transistor à canal P, désigné par P3, et le troisième transistor N3 du montage de courant symétrique. Ce montage en série est relié d'un
côté à la tension VDD côté sortie et de l'autre au poten-
tiel de masse VSS commun. Le point de connexion entre les deux transistors est relié à l'électrode de commande du transistor Po dont le circuit source-drain se trouve dans
le trajet du courant du dispositif de circuit.
Le comportement de diode est produit par un di-
mensionnement dissymétrique approprié des transistors. Ce
dimensionnement dissymetrique conduit à la chute de ten-
sion de quelques millivolts le long du dispositif. Avec
une structure absolument symétrique, le circuit ne fonc-
tionnerait pas.
Le transistor Po est rendu conducteur tant que la tension VDD côté sortie est plus petite que la tension VRF côté entrée. Si la tension VDD côté sortie est plus grande que la tension VRF côté entrée, le transistor Po est bloqué et empêche un courant dans la direction de retour. Le dispositif présente par conséquent une caractéristique de diode, sauf qu'il n'y a pas de chute de tension, ou qu'il se produit seulement une très petite
chute de tension le long du circuit rendu passant ou blo-
qué par le transistor Po.
La figure 3 représente le support de données ou transpondeur 10 d'un système d'identification sans
contact. Le transpondeur 10 est formé d'un circuit oscil-
lant, possédant une bobine L et un condensateur C, et d'un circuit intégré 11. Ce dernier présente deux bornes auxquelles est raccordé le circuit oscillant. Un appareil d'écriture/lecture produit un champ alternatif externe
qui génère dans la bobine une tension alternative in-
duite, laquelle est redressée par un redresseur en pont
bidirectionnel 12 et envoyée à travers la diode électro-
nique 13 au bloc logique et de mémorisation 14 du circuit intégré 11 en tant que tension d'alimentation VDD. La diode électronique 13 de la figure 4 correspond à l'un des dispositifs de circuit montrés par les figures 1 et 2. Le circuit intégré 11 amortit à son tour la bobine par
la charge R connectée en parallèle, de manière que l'in-
formation à lire soit transmise à l'appareil externe d'écriture/lecture. La puce 11 ne présente pas de chute de tension notable dans son circuit d'entrée, pas plus
sur le redresseur 12, que sur la diode électronique 13.
De ce fait, la portée ou distance effective à l'intérieur
de laquelle le circuit intégré 11 peut encore être ali-
menté suffisamment en énergie, peut être augmentée consi-
dérablement.
Dans le dispositif selon l'exemple de réalisa-
tion décrit, les transistors à canal P et à canal N peu-
vent être intervertis au cas o les signes des potentiels
sont inversés en même temps, sans que soit créé un nou-
veau dispositif de circuit non couvert par l'invention.
Claims (4)
1. Dispositif de circuit intégré ayant une ca-
ractéristique de diode, comprenant, disposé dans le tra-
jet de courant entre le côté entrée et le côté sortie du dispositif, le circuit source-drain d'un premier transis- tor (Po), caractérisé en ce qu'il possède un premier
étage inverseur (1) dont la sortie est couplée en réac-
tion à son entrée et dont l'alimentation en tension s'ef-
fectue par la tension (VDD) appliquée au côté sortie du dispositif de circuit, un deuxième étage inverseur (2) dont l'entrée reçoit le signal de sortie du premier étage
inverseur (1) et dont l'alimentation en tension s'effec-
tue par la tension (VRF) appliquée au côté entrée du dis-
positif, ainsi qu'un troisième étage inverseur (3) dont
l'entrée reçoit le signal de sortie du deuxième étage in-
verseur (2), dont l'alimentation en tension s'effectue
par la tension (VDD) appliquée au côté sortie du disposi-
tif et dont le signal de sortie est envoyé à l'électrode de commande du premier transistor (PO) et règle par conséquent la circulation du courant dans le trajet de
courant du dispositif.
2. Dispositif de circuit intégré selon la re-
vendication 1, caractérisé en ce que les trois étages in-
verseurs (1... 3) sont formés par des transistors (Pl... P3) fonctionnant contre des sources de courant
(N2... N4).
3. Dispositif de circuit intégré selon la re-
vendication 1 ou 2, caractérisé en ce que chaque étage inverseur est formé du montage en série des circuits source-drain d'un transistor à canal P (P1... P3) et d'un transistor à canal N (N2... N4), que le point de connexion des transistors à canal N et à canal P forme la sortie de l'inverseur et que l'électrode de commande du
transistor à canal P forme l'entrée de l'inverseur.
4. Dispositif de circuit intégré selon la re-
vendication 3, caractérisé en ce que le transistor à canal P est relié au potentiel (VDD) côté sortie du dispositif et le transistor à canal N est relié au
potentiel de masse commun.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19537920A DE19537920C2 (de) | 1995-10-12 | 1995-10-12 | Integrierte Schaltungsanordnung mit Diodencharaktaristik |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2739990A1 true FR2739990A1 (fr) | 1997-04-18 |
| FR2739990B1 FR2739990B1 (fr) | 2000-05-05 |
Family
ID=7774610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9612434A Expired - Fee Related FR2739990B1 (fr) | 1995-10-12 | 1996-10-11 | Dispositif de circuit integre a caracteristique de diode |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5825214A (fr) |
| CH (1) | CH691092A5 (fr) |
| DE (1) | DE19537920C2 (fr) |
| FR (1) | FR2739990B1 (fr) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5999849A (en) * | 1997-09-12 | 1999-12-07 | Alfred E. Mann Foundation | Low power rectifier circuit for implantable medical device |
| US6088608A (en) * | 1997-10-20 | 2000-07-11 | Alfred E. Mann Foundation | Electrochemical sensor and integrity tests therefor |
| KR100261223B1 (ko) * | 1998-05-04 | 2000-07-01 | 윤종용 | 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법 |
| US6421262B1 (en) * | 2000-02-08 | 2002-07-16 | Vlt Corporation | Active rectifier |
| FR2807585B1 (fr) * | 2000-04-05 | 2002-07-05 | St Microelectronics Sa | Dispositif redresseur dans un circuit integre tele-alimente |
| JP3487428B2 (ja) | 2000-10-31 | 2004-01-19 | 松下電器産業株式会社 | 電源回路および非接触ｉｃカード |
| DE10306689A1 (de) | 2003-02-11 | 2004-08-19 | Atmel Germany Gmbh | Schaltungsanordnung zur Signaldetektion |
| DE102008012809B4 (de) * | 2008-03-06 | 2009-11-26 | Infineon Technologies Ag | Potentialwandlerschaltung |
| EP2528022A1 (fr) * | 2011-05-27 | 2012-11-28 | EM Microelectronic-Marin SA | Transpondeur avec modulateur |
| CN103116735B (zh) * | 2013-03-19 | 2015-05-27 | 电子科技大学 | 无源标签标志位电路 |
| JP6289974B2 (ja) * | 2014-03-31 | 2018-03-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI664814B (zh) * | 2017-11-03 | 2019-07-01 | 尼克森微電子股份有限公司 | 單向導通裝置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759475A (en) * | 1980-09-26 | 1982-04-09 | Nippon Telegr & Teleph Corp <Ntt> | Field effect transistor rectifying circuit with 2-terminal |
| WO1989005058A1 (fr) * | 1987-11-19 | 1989-06-01 | Magellan Corporation (Australia) Pty. Ltd. | Redresseur synchrone integrable |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3400973A1 (de) * | 1984-01-13 | 1985-07-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Monolithisch integrierte gleichrichterbrueckenschaltung |
| US5173849A (en) * | 1987-09-19 | 1992-12-22 | Magellan Corporation (Australia) Pty. Ltd. | Integratable synchronous rectifier |
| DE4119553C1 (fr) * | 1991-06-13 | 1992-10-29 | Siemens Ag, 8000 Muenchen, De | |
| DE4326423B4 (de) * | 1993-08-06 | 2004-05-13 | Marconi Communications Gmbh | Anordnung zur Entkopplung eines Verbrauchers von einer Gleichspannungs-Versorgungsquelle |
| US5506527A (en) * | 1994-04-15 | 1996-04-09 | Hewlett-Packard Compnay | Low power diode |
-
1995
- 1995-10-12 DE DE19537920A patent/DE19537920C2/de not_active Expired - Fee Related
-
1996
- 1996-07-24 US US08/685,848 patent/US5825214A/en not_active Expired - Lifetime
- 1996-10-01 CH CH02385/96A patent/CH691092A5/de not_active IP Right Cessation
- 1996-10-11 FR FR9612434A patent/FR2739990B1/fr not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5759475A (en) * | 1980-09-26 | 1982-04-09 | Nippon Telegr & Teleph Corp <Ntt> | Field effect transistor rectifying circuit with 2-terminal |
| WO1989005058A1 (fr) * | 1987-11-19 | 1989-06-01 | Magellan Corporation (Australia) Pty. Ltd. | Redresseur synchrone integrable |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 006, no. 132 (E - 119) 17 July 1982 (1982-07-17) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19537920C2 (de) | 1999-08-19 |
| FR2739990B1 (fr) | 2000-05-05 |
| CH691092A5 (de) | 2001-04-12 |
| US5825214A (en) | 1998-10-20 |
| DE19537920A1 (de) | 1997-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771729B2 (ja) | チャージポンプ回路 | |
| FR2739990A1 (fr) | Dispositif de circuit integre a caracteristique de diode | |
| US6373321B1 (en) | CMOS semiconductor device | |
| JP4157695B2 (ja) | 液晶表示装置ドライバ回路 | |
| US6026003A (en) | Charge pump circuit and method for generating a bias voltage | |
| JPH08227942A (ja) | 単一多結晶シリコンｃｍｏｓ能動画素 | |
| JPH08103070A (ja) | チャージポンプ回路 | |
| US20040263132A1 (en) | Power supply control apparatus including control circuit chip with reverse-connected battery protection | |
| US6762640B2 (en) | Bias voltage generating circuit and semiconductor integrated circuit device | |
| EP0720295B1 (fr) | Dispositif semi-conducteur | |
| US6977523B2 (en) | Voltage level shifting circuit | |
| EP0750244B1 (fr) | Circuit générateur de tension négative du type pompe de charge | |
| US6411149B1 (en) | Semiconductor integrated circuit device operable with low power consumption at low power supply voltage | |
| EP2264880A2 (fr) | Redresseur synchrone auto-commandé | |
| FR2678451A1 (fr) | Circuit d'attaque de sortie cmos a puits flottant. | |
| US7323753B2 (en) | MOS transistor circuit and voltage-boosting booster circuit | |
| WO2001075784A1 (fr) | Dispositif de modulation de charge dans un circuit integre tele-alimente | |
| JP3105512B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| US6028473A (en) | Series capacitor charge pump with dynamic biasing | |
| EP3343427B1 (fr) | Procédé et dispositif de gestion de la consommation en courant d'un module intégré | |
| FR2750240A1 (fr) | Generateur de reference de tension | |
| EP1103915B1 (fr) | Dispositif d'alimentation stabilisée de composants électroniques télé-alimentés | |
| CH649162A5 (fr) | Circuit de regulation de basse tension. | |
| FR2837996A1 (fr) | Convertisseur de tension a transistors mos | |
| JPH06338525A (ja) | 電荷転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |
Effective date: 20110630 |