CH691092A5 - Integrierte Schaltungsanordnung mit Diodencharakteristik. - Google Patents

Description

  



  Die Erfindung betrifft eine integrierte Schaltungsanordnung mit Diodencharakteristik nach dem Oberbegriff des Anspruchs 1. 



  Kontaktlose Identifikationssysteme bestehen aus einem Datenträger (Transponder) und einer Schreib-/Lese-Einheit. Die Kommunikation zwischen Datenträger und der Schreib-/Lese-Einheit erfolgt kontaktlos. Die Datenträger enthalten einen integrierten Schaltkreis, der seine Energie aus einem Hochfrequenzfeld über eine Spule bezieht. Über dieselbe Spule wird jedoch nicht nur die Versorgungsspannung des Schaltkreises erzeugt, sondern auch die Datenübertragung abgewickelt. Der Schaltkreis enthält den Datenspeicher und alle zur Abwicklung der Datenkommunikation benötigten Schaltungen. Ausserdem muss aus der vom Schreib-/Lesegerät induzierten Spulenspannung die für den Schaltkreis erforderliche Energie mittels eines Gleichrichters gewonnen werden.

   Als Gleichrichter kann z.B. der in der DE 3 400 973 A1 beschriebene integrierte, beidseitig geschaltete Brückengleichrichter verwendet werden. Diese Gleichrichteranordnung weist den Vorteil auf, dass an den einzelnen Brückenelementen kein Spannungsabfall auftritt. Der beidseitig geschaltete Brückengleichrichter hat bei Verwendung von MOS-Transistoren jedoch den Nachteil, dass der Strom von der Gleichspannungsseite auf die Wechselspannungsseite zurückfliessen kann. Deshalb muss an seinem Ausgang eine Diode oder ein als Diode geschalteter MOS-Transistor vorgesehen sein, der diesen Stromrückfluss verhindert. Eine Halbleiterdiode oder ein als Diode geschalteter MOS-Transistor haben jedoch mindestens einen Spannungsabfall von ca. 0,7 V. 



  Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung anzugeben, mit der eine Stromrichtung erfolgen kann und die einen Spannungsabfall von nur wenigen Millivolt aufweist. Diese Aufgabe wird durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 1 gelöst. 



  Die vorteilhafte Ausgestaltung der Schaltungsanordnung erfolgt gemäss den Merkmalen der abhängigen Patentansprüche. 



  Kurze Beschreibung der Figuren: 
 
   Fig. 1 zeigt ein erstes Ausführungsbeispiel der Schaltungsanordnung mit Diodencharakteristik. 
   Fig. 2 zeigt das Ausführungsbeispiel gemäss Fig. 1 mit gegen Stromquellen arbeitenden Transistoren als inverterstufen. 
   Fig. 3 zeigt die Anwendung der Schaltungsanordnung nach Fig. 1 zur Spannungsversorgung eines ldentifikationsschaltkreises. 
 



  Die Fig. 1 zeigt ein erstes Ausführungsbeispiel der Schaltungsanordnung mit Diodencharakteristik gemäss der Erfindung. Die Schaltungsanordnung umfasst einen im Strompfad angeordneten Feldeffekttransistor P0. Die geschaltete Source-Drain-Strecke übernimmt die Funktion einer Diode. Ist die eingangsseitige Spannung VRF grösser als die ausgangsseitige Spannung VDD, so wird die Gate-Elektrode so angesteuert, dass der Transistor leitend wird und ein Strom fliessen kann. Ist das Spannungsverhältnis umgekehrt und die ausgangsseitige Spannung VDD grösser als die eingangsseitige Spannung VRF, so wird die Gate-Elektrode so angesteuert, dass der Transistor sperrt und ein Stromfluss in die entgegengesetzte Richtung verhindert wird. 



  Die Ansteuerung der Gate-Elektrode des Transistors P0 erfolgt durch drei hintereinandergeschaltete Inverterstufen 1-3. Eine erste Inverterstufe 1 erhält ihre Versorgungsspannung aus dem ausgangsseitigen Potenzial VDD. Ihr Ausgang ist auf ihren Eingang zurückgekoppelt. Dadurch stellt sich am Ausgang bzw. am Eingang ein Signalpegel ein, der zwischen dem gemeinsamen Massepotenzial der Schaltungsanordnung VSS und der ausgangsseitigen Spannung VDD liegt. Das Ausgangssignal A der ersten Inverterstufe 1 wird dem Eingang einer zweiten Inverterstufe 2 zugeführt. Die Versorgungsspan nung der zweiten lnverterstufe wird von der eingangsseitigen Spannung VRF abgeleitet. Das Ausgangssignal B der zweiten Inverterstufe 2 wird dem Eingang einer dritten Inverterstufe 3 zugeführt. Die Versorgungsspannung der dritten inverterstufe 3 wird aus der ausgangsseitigen Spannung VDD abgeleitet.

   Das Ausgangssignal C der dritten lnverterstufe 3 wird der Gate-Elektrode des im Strompfad liegenden P-Kanal-MOS-Transistors P0 zugeführt und bestimmt somit den Stromfluss im Strompfad der Schaltungsanordnung. 



  Durch die Gegenkopplung von Ausgang auf Eingang entsteht am Ausgang der ersten Inverterstufe 1 ein Signal, das etwa die Hälfte der ausgangsseitigen Spannung VDD aufweist. Da die Spannungsversorgung der zweiten lnverterstufe 2 von der eingangsseitigen Spannung abgeleitet wird, reicht das Ausgangssignal A der ersten inverterstufe nur dann zur Ansteuerung der zweiten inverterstufe aus, wenn die ausgangsseitige Spannung VDD grösser als die eingangsseitige Spannung VRF ist. Das Ausgangssignal B der zweiten Inverterstufe entspricht dann im Wesentlichen dem gemeinsamen Massepotenzial GND, das dann durch die dritte Inverterstufe 3 nochmals invertiert wird. Da die Versorgungsspannung der dritten inverterstufe aus der ausgangsseitigen Spannung VDD abgeleitet wird, entspricht das Ausgangssignal C der dritten Inverterstufe im Wesentlichen der ausgangsseitigen Spannung VDD.

   Dieses Signal wird nun der Gate-Elektrode des im Strompfad liegenden P-MOS-Transistors zugeführt, der dementsprechend sperrt. 



  Ist die ausgangsseitige Spannung VDD kleiner als die eingangsseitige Spannung VRF, so entspricht das Ausgangssignal B der zweiten Inverterstufe 2 im Wesentlichen der eingangsseitigen Spannung VRF. Dieses Signal reicht aus, um die dritte Inverterstufe 3 anzusteuern. Das Ausgangssignal der dritten Inverterstufe entspricht dann im Wesentlichen dem gemeinsamen Massepotenzial GND. Deshalb wird der im Strompfad liegende P-MOS-Transistor aufgesteuert und ein Strom kann von der Eingangsseite auf die Ausgangsseite fliessen. 



  Durch eine geeignete unsymmetrische Dimensionierung der Inverter wird das Diodenverhalten hervorgerufen. Die unsymmetrische Dimensionierung führt zu dem Spannungsabfall entlang der Schaltungsanordnung von eini gen Millivolt. Bei einem absolut symmetrischen Aufbau würde die Schaltung nicht funktionieren. 



  Die Fig. 2 zeigt die Schaltungsanordnung nach der Fig. 1 mit inverterstufen, die durch gegen Stromquellen arbeitenden P-Kanal-Transistoren realisiert sind. Die Stromquellen werden von einer Stromspiegelschaltung, bestehend aus vier N-Kanal-Transistoren N1-N4, gebildet. Der erste Transistor der Stromspiegelschaltung N1 ist als Diode geschaltet und einerseits über den Widerstand R mit der eingangsseitigen Spannung VRF und andererseits mit dem gemeinsamen Massepotenzial VSS verbunden. Die Gate-Elektroden der vier Transistoren der Stromspiegelschaltung N1-N4 sind miteinander und über den Widerstand R mit der eingangsseitigen Spannung VRF verbunden. 



  Die erste Inverterstufe A wird von einem ersten P-Kanal-Transistor P1 zusammen mit dem vierten Transistor der Stromspiegelschaltung N4 gebildet. Der Ausgang der ersten inverterstufe, der am Verbindungspunkt der beiden Transistoren liegt, ist auf die Gate-Elektrode des ersten Transistors P1, die dem Eingang der inverterstufe entspricht, zurückgeführt. Die Reihenschaltung der Source-Drain-Strecken des ersten P-Kanal-Transistors P1 und des vierten Transistors N4 der Stromspiegelschaltung liegt zwischen der ausgangsseitigen Spannung VDD und dem gemeinsamen Massepotential VSS. 



  Die zweite Inverterstufe B wird von einem zweiten P-Kanal-Transistor P2 und dem zweiten Transistor der Stromspiegelschaltung N2 gebildet. Die Reihenschaltung der Source-Drain-Strecken der beiden Transistoren P2, N2 liegt zwischen der eingangsseitigen Spannung VRF und dem gemeinsamen Massepotenzial. Der Eingang der zweiten Inverterstufe, die von der Gate-Elektrode des zweiten P-Kanal-Transistors gebildet wird, ist mit der Gate-Elektrode des ersten P-Kanal-Transistors verbunden. Der Verbindungspunkt zwischen dem zweiten P-Kanal-Transistor P2 und dem zweiten Transistor des Stromspiegels N2 entspricht dem Ausgang der zweiten Inverterstufe und ist mit dem Eingang der nachgeschalteten dritten Inverterstufe verbunden. Diese wird gebildet von einer Reihenschaltung aus einem dritten P-Kanal-Transistor P3 und dem dritten Transistor der Stromspiegelschaltung N3.

   Die Reihenschaltung ist einerseits mit der ausgangsseitigen spannung VDD und andererseits mit dem gemeinsamen Massepotenzial VSS verbunden. Der Verbin dungspunkt zwischen den beiden Transistoren ist mit der Steuerelektrode des Transistors P0 verbunden, dessen Source-Drain-Strecke im Strompfad der Schaltungsanordnung liegt. 



  Durch eine geeignete unsymmetrische Dimensionierung der Transistoren wird das Diodenverhalten hervorgerufen. Die unsymmetrische Dimensionierung führt zu dem Spannungsabfall entlang der Schaltungsanordnung von einigen Millivolt. Bei einem absolut symmetrischen Aufbau würde die Schaltung nicht funktionieren. 



  Der Transistor P0 ist leitend geschaltet, solange die ausgangsseitige Spannung VDD kleiner ist als die eingangsseitige Spannung VRF. Ist die ausgangsseitige Spannung VDD grösser als die eingangsseitige Spannung VRF, so sperrt der Transistor P0 und verhindert einen Strom in die Rückwärtsrichtung. Die Schaltungsanordnung weist somit eine Diodencharakteristik auf, mit der Ausnahme, dass entlang der geschalteten Strecke kein bzw. nur ein sehr kleiner Spannungsabfall auftritt. 



  Die Fig. 3 zeigt den Datenträger oder Transponder 10 eines Systems zur kontaktlosen Identifikation. Der Transponder 10 besteht aus einem Schwingkreis mit einer Spule L und einem Kondensator C und einem integrierten Schaltkreis 11. Der integrierte Schaltkreis weist zwei Anschlüsse auf, an denen der Schwingkreis angeschlossen ist. Die in der Spule durch ein, von einem Schreib-/Lese-Gerät erzeugten, externen Wechselfeld induzierte Wechselspannung wird durch den beidseitig geschalteten Brückengleichrichter 12 gleichgerichtet und über die elektronische Diode 13 dem Logik- und Speicherblock 14 des integrierten Schaltkreises 11 als Versorgungsspannung VDD zugeführt. Die elektronische Diode 13 der Fig. 3 entspricht einer der in den Fig. 1 bzw. 2 gezeigten Schaltungsanordnungen.

   Der Schaltkreis wiederum bedämpft die Spule durch die parallelgeschaltete Last R so, dass die auszulesende Information zu dem externen Schreib-/Lese-Gerät übertragen wird. Der Schaltkreis weist in seiner Eingangsschaltung weder am Gleichrichter 12 noch an der elektronischen Diode 13 einen nennenswerten Spannungsabfall auf. Dadurch kann die effektive Reichweite, innerhalb deren der Schaltkreis noch ausreichend mit Energie versorgt werden kann, drastisch vergrössert werden. 



  In der Schaltung nach dem Ausführungsbeispiel können die P- und N-Kanal-Transistoren vertauscht werden, wenn gleichzeitig die Vorzeichen der Potenziale invertiert werden, ohne dass eine neue, von der Erfindung nicht umfasste Schaltungsanordnung entstünde.

Claims (4)

1. Integrierte Schaltungsanordnung mit Diodencharakteristik mit einer im Strompfad zwischen Eingangs- und Ausgangsseite angeordneten SourceDrain-Strecke eines ersten Transistors (P0); mit einer ersten Inverterstufe (1) mit einem auf ihren Eingang zurückgekoppelten Ausgang, deren Spannungsversorgung durch die auf der Ausgangsseite der Schaltungsanordnung anliegende Spannung (VDD) erfolgt; mit einer zweiten lnverterstufe (2), deren Eingang das Ausgangssignal der ersten Inverterstufe (1) zugeführt wird und deren Spannungsversorgung durch die auf der Eingangsseite der Schaltungsanordnung anliegende Spannung (VRF) erfolgt;

mit einer dritten inverterstufe (3), deren Eingang das Ausgangssignal der zweiten Inverterstufe (2) zugeführt wird, deren Spannungsversorgung durch die auf der Ausgangsseite der Schaltungsanordnung anliegende Spannung (VDD) erfolgt und deren Ausgangssignal der Gate-Elektrode des ersten Transistors (P0) zugeführt wird und somit den Stromfluss im Strompfad der Schaltungsanordnung regelt.

2. Integrierte Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die drei Inverterstufen (1 ... 3) durch gegen Stromquellen (N2 ... N4) arbeitende Transistoren (P1 ... P3) gebildet werden.

3. Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass jede Inverterstufe aus der Reihenschaltung der Source-Drain-Strecken eines P-Kanal-Transistors (P1 ... P3) und eines N-Kanal-Transistors (N2 ...

N4) besteht, dass der Verbindungspunkt von N-Kanal- und P-Kanal-Transistor den Ausgang des Inverters und die Gate-Elektrode des P-Kanal-Transistors den Eingang des Inverters bildet.

4. Integrierte Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass der P-Kanal-Transistor mit dem ausgangsseitigen Potenzial (VDD) und der N-Kanal-Transistor mit dem gemeinsamen Massepotenzial verbunden ist.