FR2704692A1 - Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication. - Google Patents

Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication. Download PDF

Info

Publication number
FR2704692A1
FR2704692A1 FR9109606A FR9109606A FR2704692A1 FR 2704692 A1 FR2704692 A1 FR 2704692A1 FR 9109606 A FR9109606 A FR 9109606A FR 9109606 A FR9109606 A FR 9109606A FR 2704692 A1 FR2704692 A1 FR 2704692A1
Authority
FR
France
Prior art keywords
layer
high density
conductors
dielectric
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9109606A
Other languages
English (en)
Other versions
FR2704692B1 (fr
Inventor
Wojnarowski Robert John
Eichelberger Charles William
Kornrumpf William Paul
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to GB9107029A priority Critical patent/GB2279803B/en
Priority to DE4115043A priority patent/DE4115043A1/de
Application filed by General Electric Co filed Critical General Electric Co
Priority to FR9109606A priority patent/FR2704692B1/fr
Priority to US08/141,460 priority patent/US5331203A/en
Publication of FR2704692A1 publication Critical patent/FR2704692A1/fr
Application granted granted Critical
Publication of FR2704692B1 publication Critical patent/FR2704692B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Pour permettre l'utilisation d'une structure d'interconnexion à densité élevée pour le conditionnement de puces (20) sensibles à la présence d'une couche de recouvrement, on forme une chambre (18) qui définit un espace entre la surface sensible (22) de telles puces, et une structure d'interconnexion à densité élevée (36, 38) se trouvant au-dessus. On évite ainsi des interactions indésirables entre le diélectrique (36) de la structure d'interconnexion et la puce (20), ce qui est particulièrement avantageux pour des circuits intégrés micro-ondes monolithiques.

Description

STRUCTURE D'INTERCONNEXION A DENSITE
ELEVEE COMPRENANT UNE CHAMBRE ET
PROCEDE DE FABRICATION
L'invention concerne le domaine des structures d'interconnexion à densité élevée, et elle concerne plus particulièrement des structures d'interconnexion à densité élevée qui conviennent pour le conditionnement de compo- sants micro-ondes et d'autres composants sensibles à la présence d'une couche de recouvrement.10 Des systèmes micro-ondes comprennent souvent des circuits intégrés micro- ondes monolithiques (ou MMIC),
d'autres dispositifs micro-ondes actifs, tels que des tran- sistors au GaAs, des composants micro-ondes passifs et d'autres composants qui ne sont pas de type micro-onde,15 tels que des structures logiques et de commande.
Un circuit intégré micro-ondes monolithique ou MMIC, est un circuit intégré qui est conçu pour fonctionner à des fréquences dans la gamme des micro-ondes. On fabrique normalement les circuits intégrés micro- ondes monolithiques
en GaAs, du fait de la fréquence de fonctionnement poten- tielle beaucoup plus élevée que procure le GaAs, en compa-
raison avec le silicium. Un circuit intégré micro-onde monolithique de type caractéristique peut comprendre un ou plusieurs amplificateurs, des composants passifs et une ou25 plusieurs boucles de réaction qui procurent une réaction à partir de la sortie d'un amplificateur ou d'un circuit pour
établir une fonction de transfert désirée pour ce circuit.
On connaît la technique qui consiste à fabriquer des systèmes micro- ondes à partir d'une variété de tels composants, en employant un substrat en céramique sur le- quel sont formés des circuits RF de type micro-ruban, des 5 lignes (conducteurs) d'alimentation continue, des lignes logiques, des lignes de commande et des plots de contact,
et en fixant sur le substrat des dispositifs et des compo- sants tels que des circuits intégrés micro-ondes monolithi- ques, des transistors au GaAs, d'autres composants micro -10 ondes et des composants de support, et en les connectant aux circuits qui sont formés sur le substrat, par l'utili-
sation de fils de connexion ou d'interconnexions par des languettes. De telles techniques de fabrication présentent un certain nombre d'inconvénients. Les procédés utilisant15 des couches minces et des couches épaisses pour la fabrica- tion de circuits sur des substrats en céramique ont des limitations dues aux tolérances, qui empêchent de produire de telles structures avec des caractéristiques micro-ondes reproductibles, avec des tolérances serrées. Par consé-20 quent, il existe une variation de substrat en substrat dans les caractéristiques micro-ondes de tels substrats qui sont nominalement identiques. En outre, les composants micro- ondes actifs, tels que des circuits intégrés micro-ondes monolithiques et des transistors au GaAs, ont eux-mêmes des25 tolérances de fabrication qui conduisent à des variations des caractéristiques de fonctionnement de dispositif en
dispositif. En outre, dans de telles structures, des dis- continuités et des désadaptations d'impédances sont norma- les aux bords de circuits intégrés micro-ondes monolithi-30 ques et de transistors au GaAs. Ces discontinuités d'impé- dance varient avec la position réelle des puces sur la sur-
face du substrat en céramique, ou dans des cavités qui sont formées dans ce substat. Ceci vient du fait que de faibles changements dans le positionnement de tels dispositifs35 changent à la fois les longueurs des espaces entre le dis-
3 positif et le substrat, et l'alignement de la structure du dispositif avec la structure du substrat. En outre, ces tolérances d'assemblage physique conduisent à des longueurs de liaisons d'interconnexion variables, ce qui donne des 5 inductances variables, et par conséquent des performances de circuits qui diffèrent. Ces désadaptations d'impédance varient également avec les valeurs réelles d'impédance des composants et du substrat. En outre, ces différences entre les impédances, ainsi que d'autres différences entre les10 impédances qui sont occasionnées par les tolérances de fabrication, conduisent à des réflexions et à d'autres effets fonctionnels indésirables qui dégradent les caracté- ristiques de fonctionnement du système. L'effet cumulé de ces différences consiste en une plage étendue de caracté-15 ristiques de fonctionnement du système. Par conséquent, l'assemblage d'un système micro-onde à partir de tels
composants est un processus ayant un rendement de fabrica- tion relativement faible, dans lequel un grand nombre des systèmes résultants ne satisfont pas les spécifications. Un20 élément qui contribue de façon importante à ce faible ren- dement de fabrication, consiste dans le fait que de nom-
breux composants micro-ondes actifs ne peuvent pas être testés aisément de façon précise sur la totalité de leurs gammes prévues de fréquence et de puissance de fonctionne-25 ment, d'une manière non destructive, à cause de la diffi- culté que l'on rencontre pour coupler de tels composants à
un système de test. Par conséquent, de nombreux composants qui passent avec succès les tests effectués avant l'assem- blage, sont en réalité des composants qui ne satisfont pas30 les spécifications.
Les problèmes des tolérances de fabrication des techniques à couches minces et à couches épaisses, et du test des composants, sont devenus encore plus aigus lorsque la fréquence de fonctionnement désirée pour de tels systè-35 mes micro-ondes s'est élevée en passant du voisinage de 2 GHz à des fréquences encore plus élevées, dans la plage
de 8 GHz à 16 GHz, ou plus.
De nombreux circuits intégrés micro-ondes mono-
lithiques et d'autres dispositifs micro-ondes actifs com-
prennent des structures délicates qui peuvent être aisément endommagées ou détruites. Ces structures comprennent des conducteurs qui sont espacés de la surface du GaAs par un espace d'air, c'est-à-dire une structure qu'on appelle un "pont d'air". On utilise des ponts d'air dans ces circuits
intégrés micro-ondes monolithiques, dans le but de donner au circuit intégré micro-onde monolithique des caractéris-
tiques fonctionnelles particulières désirées. Ces structu- res délicates limitent considérablement les techniques d'assemblage que l'on peut utiliser pour connecter ces dis-15 positifs dans des systèmes micro-ondes. En outre, de tels composants sont très sensibles à la présence près de leurs
surfaces de conducteurs ou de matériaux diélectriques ayant des constantes diélectriques supérieures à un, en particu- lier au voisinage d'inductances, de ponts d'air et de ré-20 gions de grille de dispositifs à effet de champ.
Dans des systèmes numériques, des puces indivi- duelles peuvent faire l'objet de tests approfondis, par l'utilisation d'une sonde pour une tranche de semiconduc- teur, et d'autres systèmes de test, avant d'être admises25 pour l'incorporation dans des boîtiers individuels. Après le montage en boîtiers, les puces peuvent faire l'objet de tests supplémentaires, avant l'incorporation dans un systè- me. Il en résulte que le rendement de fabrication au niveau de l'incorporation dans un système est normalement très30 élevé. C'est cette garantie du succès de l'incorporation de composants électroniques dans un système final fonctionnant
correctement, qui a rendu possible la réalisation de micro- ordinateurs et d'autres systèmes numériques, avec des rap- ports coût/performances qui étaient inimaginables il y a35 dix ans.
Il a été impossible de réaliser un tel pré-condi-
tionnement avec des dispositifs micro-ondes actifs, du fait
que les pertes et d'autres pénalités qu'introduit le condi-
tionnement ou montage en boîtier, sont pires que le mal que l'on se propose de guérir par le conditionnement. Par conséquent, pour des systèmes micro-ondes, le test après
conditionnement n'est pas possible à un niveau "composant", à titre de procédure d'amélioration du rendement de fabri- cation de l'assemblage final. Même le test complet de com-
posants à un niveau "tranche" n'est normalement pas réali- sable, à cause de la sonde relativement grande qui est né-
cessaire pour réaliser une adaptation d'impédance avec les circuits intégrés micro-ondes monolithiques ou d'autres dispositifs sous test. Cependant, le problème du faible15 rendement de l'assemblage final a conduit à concevoir cer- tains composants micro-ondes actifs de façon à permettre le test avec ce qu'on appelle une sonde coplanaire, comme par exemple dans le cas des composants qui sont fabriqués par Cascade Microtech. Ceci exige que les puces soient surdi-20 mensionnées, dans le but d'établir sur leur surface supé- rieure un espace prévu pour un accès micro-onde, comportant
un conducteur de signal au milieu et deux conducteurs de masse véritable, disposés symétriquement de part et d'autre de ce conducteur de signal. Cette structure est nécessaire25 pour pouvoir connecter une sonde coplanaire à cet accès micro-onde, d'une manière bien adaptée et reproductible.
L'obtention d'une masse véritable sur la surface supérieure d'une puce micro-onde n'est pas une affaire simple à des fréquences dans la gamme des micro-ondes (contrairement à30 la situation que l'on rencontre avec des puces numériques, qui fonctionnent de façon caractéristique à des fréquences
inférieures à 50 MHz). De façon générale, ceci exige l'uti- lisation d'une connexion en métal entre les surfaces avant et arrière de la puce. On peut réaliser de telles conne-35 xions en métal au moyen de trous métallisés, mais la réali-
6 sation de trous métallisés augmente la complexité du pro-
cessus de fabrication et diminue le rendement de fabrica- tion. Mêmes les puces qui sont conçues pour permettre le test par sonde coplanaire ne peuvent pas être testées à la 5 pleine puissance sur toute l'étendue de leur plage de fonc- tionnement avec une sonde coplanaire, à cause de la mauvai-
se conductivité thermique des circuits intégrés micro-ondes monolithiques. Par conséquent, la conception d'un disposi- tif micro- onde en vue du test par sonde coplanaire comporte10 ses propres pénalités associées, telles qu'une taille accrue, une complexité de processus accrue, et un plus
faible rendement de fabrication du processus, et elle de- meure affectée d'un manque d'assurance complète d'une bonne corrélation entre les résultats des tests et les performan-15 ces du système.
Un problème important lié au faible rendement de fabrication de systèmes entièrement assemblés, consiste en
ce qu'on ne peut pas reprendre efficacement la fabrication de telles structures pour remplacer des composants défec-20 tueux, du fait que les connexions des composants ne peuvent pas être supprimées d'une manière non destructive. Par con-
séquent, des systèmes qui sont hors spécifications après l'assemblage doivent être mis au rebut. D'autre part, si le module micro-onde est concu pour permettre une reprise de25 fabrication, il est courant que cette dernière produise des dommages, ce qui a pour effet de limiter l'augmentation du rendement de fabrication qui résulte de la reprise de fa- brication. Il existe donc toujours un besoin portant sur un processus de fabrication micro-onde qui permette de fabri- quer des composants passifs avec des caractéristiques très
reproductibles, et qui permette de pré-tester des disposi- tifs actifs, et/ou de retirer et de remplacer des compo- sants défectueux sans endommager des composants en bon35 état, lorsqu'un système ne satisfait pas les spécifications.
Une structure ou un système d'interconnexion à densité élevée qui a été développé par General Electric Company, offre de nombreux avantages pour l'assemblage avec un faible encombrement de systèmes numériques et d'autres 5 systèmes électroniques. Par exemple, un système électroni- que tel qu'un micro-ordinateur qui comprend entre 30 et 50 puces peut être entièrement assemblé et interconnecté sur un seul substrat qui mesure 5 cm de longueur sur 5 cm de largeur et 1,3 mm d'épaisseur. La fréquence de fonctionne-10 ment maximale de tels systèmes est normalement, à l'heure actuelle, inférieure à environ 50 MHz. Un point encore plus important que le faible encombrement de cette structure d'interconnexion à densité élevée, réside dans le fait qu'elle peut être désassemblée pour la réparation ou le15 remplacement d'un composant défectueux, et ensuite réassem- blée sans risque notable pour les composants en bon état
qui sont incorporés dans le système. Cette possibilité de reprise de fabrication ou de réparation constitue un pro- grès important par rapport à des systèmes de connexion an-20 térieurs, dans lesquels une reprise de fabrication du sys- tème pour remplacer des composants endommagés était impos-
sible ou occasionnait un risque important pour les compo- sants en bon état. Brièvement, dans cette structure d'interconnexion à densité élevée, on utilise un substrat en céramique, par exemple en alumine, qui peut mesurer 625-2500 micromètres d'épaisseur, et qui peut avoir une taille et une résistance mécanique appropriées pour le système global. Cette taille est de façon caractéristique inférieure à un carré de 50 mm30 de côté. Une fois que la position des diverses puces a été spécifiée, on prépare des cavités individuelles ou une grande cavité, ayant des profondeurs appropriées, aux em- placements désirés des diverses puces. On peut effectuer ceci en partant d'un substrat nu ayant une épaisseur uni-35 forme et la taille désirée. On peut utiliser un usinage
8 classique, par laser ou par ultrasons pour former les ca-
vités dans lesquelles on positionnera les diverses puces et d'autres composants. Pour de nombreux systèmes dans les- quels on désire placer des puces bord à bord, une seule 5 grande cavité est satisfaisante. Cette grande cavité peut avoir de façon caractéristique une profondeur uniforme lorsque les puces de semiconducteurs ont une épaisseur pra- tiquement uniforme. A l'endroit o sera placé un composant particulièrement épais ou un composant particulièrement10 mince, le fond de la cavité doit être respectivement placé
à une profondeur plus grande ou plus faible, de façon que la surface supérieure de ce composant se trouve pratique-
ment dans le même plan que la surface supérieure du reste des composants et que la surface supérieure de la partie du15 substrat qui entoure la cavité. Le fond de la cavité est ensuite revêtu d'une couche adhésive thermoplastique qui
peut être de préférence la résine de polyétherimide qui est commercialisée par General Electric Company sous la marque ULTEM. Les divers composants sont ensuite placés dans leurs20 emplacements désirés à l'intérieur de la cavité, après quoi le structure complète est chauffée jusqu'au point de ramol-
lissement de la résine de polyétherimide ULTEM (au voisina- ge de 217 C à 235 C, en fonction de la composition qui est utilisée), et elle est ensuite refroidie pour faire adhérer25 les composants individuels au substrat, de façon thermo- plastique. A ce stade, les surfaces supérieures de tous les composants et du substrat se trouvent pratiquement dans un plan commun. Ensuite, une pellicule de polyimide, qui peut être le polyimide de la marque Kapton, commercialisé par
E.I. du Pont de Nemours Company, qui mesure environ 12,5-75 microns d'épaisseur, est pré-traitée pour favoriser l'adhé-
rence et est revêtue sur l'une de ses faces d'une couche de résine de polyétherimide ULTEM ou d'une autre résine ther- moplastique, et l'ensemble est stratifié sur la surface35 supérieure des puces, d'autres composants et du substrat,
9 la résine ULTEM remplissant la fonction d'un adhésif ther-
moplastique pour maintenir en place le Kapton. Ensuite, des trous de passage sont percés par laser dans les couches de Kapton et d'ULTEM, en alignement avec les plots de contact 5 sur les composants électroniques avec lesquels on désire établir un contact. Une couche de métallisation qui est déposée sur la couche de Kapton s'étend à l'intérieur des trous de passage et forme un contact électrique avec les plots de contact qui sont placés au-dessous. On peut former10 un motif dans cette couche de métallisation pour définir des conducteurs individuels au cours du processus de dépôt de la couche, ou bien on peut la déposer sous la forme d'une couche continue et définir ensuite un motif en utili- sant une résine photosensible et une opération de gravure.15 On expose de préférence la résine photosensible en utili- sant un laser qui accomplit un mouvement de balayage par rapport au substrat, pour obtenir un motif conducteur ali- gné de façon précise à la fin du processus. On forme en fonction des besoins des couches diélectriques et de métallisation supplémentaires, pour réaliser toutes les connexions électriques désirées entre
les puces. Tout défaut de positionnement des composants électriques individuels et de leurs plots de contact est compensé par un système de lithographie par laser adapta-
tif, qui constitue le sujet de certains des brevets et des demandes de brevet des E.U.A. qui sont cités ci-après.
Cette structure d'interconnexion à densité éle- vée, des procédés de fabrication de la structure et des outils pour la fabriquer, sont décrits dans les documents30 suivants: brevet des E.U.A. n 4 783 695 intitulé "Multi- chip Integrated Circuit Packaging Configuration and Method" par C.W. Eichelberger et al.; brevet des E.U.A. n 4 835 704 intitulé "Adaptative Lithography System to Provide High Density Interconnect" par C.W. Eichelberger et al.; brevet des E.U.A. n 4 714 516 intitulé "Method to Produce Via
Holes in Polymer Dielectrics for Multiple Electronic Cir-
cuit Chip Packaging" par C.W. Eichelberger et al., brevet des E.U.A. n 4 780 177 intitulé "Excimer Laser Patterning of a Novel Resist" par R.J. Wojnarowski et al.; demande de 5 brevet des E.U.A. n 249 927, déposée le 27 septembre 1989, intitulée "Method and Apparatus for Removing Components Bonded to a Substrate" par R.J. Wojnarowski et al.; demande de brevet des E.U.A. n 310 149, déposée le 14 février 1989, intitulée "Laser Beam Scanning Method for Forming Via Holes in Polymer Materials", par C.W. Eichelberger et al.; demande de brevet des E.U.A. n 312 798, déposée le 21
février 1989, intitulée "High Density Interconnect Thermo- plastic Die Attach Material and Solvent Die Attachment Processing", par R.J. Wojnarowski et al.; demande de brevet15 des E.U.A. n 283 095, déposée le 12 décembre 1988, intitu- lée "Simplified Method for Repair of High Density Inter-
connect Circuits", par C.W. Eichelberger et al.; demande de brevet des E.U.A. n 305 314, déposée le 3 février 1989,intitu- lée "Fabrication Process and Integrated Circuit Test Structu-20 re", par H.S. Cole et al.; demande de brevet des E.U.A. n 250 010, déposée le 27 septembre 1988, intitulée "High DensityInterconnect With High Volumetric Efficiency", par C.W. Eichelberger et al.; demande de brevet des E.U.A n 329 478, déposée le 28 mars 1989, intitulée "Die25 Attachment Method for Use in High Density Interconnected Assemblies", par R.J. Wojnarowski et al., demande de brevet des E.U.A. n 253 020, déposée le 4 octobre 1988, intitulée "Laser Interconnect Process", par H.S. Cole et al., demande de brevet des E.U.A. n 230 654, déposée le 5 août 1988, intitulée "Method and Configuration for Testing Electronic Circuits and Integrated Circuit Chips Using a Removable Overlay Layer", par C.W. Eichelbergeret al.; demande de brevet des E.U.A. n 233 965, déposée le 8 août 1988, inti- tulée "Direct Deposition of Metal Patterns for Use in Integra-35 ted Circuit Devices", par Y.S. Liu et al.; demande de il brevet des E.U.A. n 237 638, déposée le 23 août 1988, intitulée "Method for Photopatterning Metallization Via UV Laser Ablation of the Activator", par Y.S. Liu et al.; demande de brevet des E.U.A. n 237 685, déposée le 25 août 5 1988, intitulée "Direct Writing of Refractory Metal Lines for Use in Integrated Circuit Devices", par Y.S. Liu et al. ; demande de brevet des E.U.A. n 240 367, déposée le 30 août 1988, intitulée "Method and Apparatus for Packaging Integrated Circuit Chips Employing a Polymer Film Overlay10 Layer", par C.W. Eichelberger et al.; demande de brevet des E.U.A. n 342 153, déposée le 24 avril 1989, intitulée "Method of Processing Siloxane-Polyimides for Electronic Packaging Applications", par H.S. Cole et al.; demande de
brevet des E.U.A. n 289 944, déposée le 27 décembre 1988,15 intitulée "Selective Electrolytic Deposition on Conductive and Non-Conductive Substrates", par Y.S. Liu et al.; deman-
de de brevet des E.U.A. n 312 536, déposée le 17 février 1989, intitulée "Method of Bonding a Thermoset Film to a Thermoplastic Material to Form a Bondable Laminate", par R.J. Wojnarowski; demande de brevet des E.U.A. n 363 646, déposée le 8 juin 1989, intitulée "'Integrated Circuit Packaging Configuration for Rapid Customized Design and Unique Test Capability", par C.W. Eichelberger et al.; demande de brevet des E.U.A. n 07/459 844, déposée le 225 janvier 1990, intitulée "Area-Selective Metallization Process", par H.S. Cole et al.; demande de brevet des E.U.A. n 07/457 023, déposée le 26 décembre 1989, intitu- lée "Locally Orientation Specific Routing System", par T.R. Haller et al.; demande de brevet des E.U.A. n 456 421,30 déposée le 26 décembre 1989, intitulée "Laser Ablatable Polymer Dielectrics and Methods", par H.S. Cole et al.; demande de brevet des E.U.A. n 454 546, déposée le 21 décembre 1989, intitulée "Hermetic High Density Intercon- nected Electronic System", par W.P. Kornrumpf et al.;35 demande de brevet des E.U.A. n 07/457 127, déposée le 26 12 décembre 1989, intitulée "EnhancedFluorescence Polymers and Interconnect Structures Using Them", par H.S. Cole et al.; et demande de brevet des E.U.A. n 454 545, déposée le 21 décembre 1989, intitulée "An Epoxy/Polyimide Copolymer 5 Blend Dielectric and Layered Circuits Incorporating It", par C.W. Eichelberger et al. Ce système d'interconnexion à densité élevée a
été développé pour l'utilisation dans l'interconnexion de puces de semiconducteurs pour former des systèmes numéri-
ques. C'est-à-dire qu'il a été développé pour la connexion de systèmes dont les fréquences de fonctionnement sont de
façon caractéristique inférieuresà environ 50 MHz, ce qui est une fréquence suffisamment faible pour ne pas avoir à prendre en considération des effets de ligne de transmis-15 sion et d'autres effets d'adaptation d'impédance d'onde et de charge diélectrique.
L'interconnexion de structures ou de dispositifs micro-ondes qui sont prévus pour fonctionner à des fréquen-
ces de plusieurs gigahertz présente de nombreux problèmes20 et fait intervenir des considérations et des difficultés que l'on ne rencontre pas dans l'interconnexion de systèmes
numériques qui fonctionnent à des fréquences inférieures à 50 MHz. L'utilisation de fréquences dans la gamme des micro-ondes exige de prendre en considération des caracté-
ristiques d'ondes, des effets de lignes de transmission, des propriétés des matériaux à des fréquences dans la gamme des micro-ondes, la présence de structure délicates qui se trouvent à nu sur des circuits intégrés micro-ondes mono- lithiques et d'autres composants, et des caractéristiques30 de systèmes et de composants qui n'existent pas aux fré- quences de fonctionnement inférieures de tels systèmes
numériques. Ces considérations comprennent la question de savoir si des matériaux diélectriques conviennent pour l'utilisation à des fréquences dans la gamme des micro-35 ondes, du fait que des matériaux qui sont de bons diélec-
13 triques à des fréquences inférieures peuvent très bien pré-
senter des pertes élevées, ou même être conducteurs à des fréquences dans la gamme des micro-ondes. En outre, même si le diélectrique ne présente pas de pertes aux fréquences de 5 la gamme des micro-ondes, sa constante diélectrique elle- même peut être suffisamment élevée pour modifier de façon inacceptable les caractéristiques de fonctionnement de cir- cuits intégrés micro-ondes monolithiques, de transistors au GaAs et d'autres composants ou structures micro-ondes qui10 pourraient être interconnectés en utilisant une telle structure d'interconnexion à densité élevée. Du fait que la première couche diélectrique de cette structure d'interconnexion à densité élevée est appliquée par un processus de stratification qui fait intervenir l'application d'une15 pression notable à la pellicule de polyimide, il existe un risque important que des ponts d'air et d'autres structures délicates dans des composants micro-ondes soient endomma- gés, détruits ou modifiés, soit par la pression de stratification entraînant leur effondrement, soit par l'infil-20 tration de l'adhésif thermoplastique dans l'espace d'air sous le conducteur, ce qui a pour effet de modifier les
propriétés diélectriques de cet espace, soit même par la simple présence du diélectrique qui modifie de façon inac- ceptable les caractéristiques de fonctionnement de certains25 des composants.
Du fait du faible rendement de fabrication de systèmes micro-ondes après l'assemblage final, de tels sys-
tèmes sont très coûteux, à la fois à cause du coût final des composants, et du fait que le processus de fabrication30 est plus proche du domaine de l'ingéniérie que de celui des techniques de fabrication de semiconducteurs. Dans le but d'augmenter le rendement de fabrication de systèmes finals, et de réduire leur coût au point qu'ils deviennent utilisa- bles dans des systèmes d'utilisation courante, il est né-35 cessaire de satisfaire un besoin portant sur une technique 14 de conditionnement de composants micro-ondes individuels et
de sous-systèmes, d'une manière efficace et avec un rende- ment de fabrication élevé, permettant d'assembler de tels composants et soussystèmes pour former des systèmes finals 5 avec un rendement de fabrication élevé.
La demande de brevet des E.U.A. connexe n RD-
19 880, intitulée "High Density Interconnected Microwave Circuit Assembly", résout les problèmes de reprise de fa-
brication et de mauvaises tolérances de composants passifs10 que l'on rencontre dans des procédés d'assemblage de systè- mes micro-ondes à couches minces et épaisses de l'art anté-
rieur. Dans ce cas, si un système micro-onde qui a été assemblé ne satisfait pas les spécifications, il peut être désassemblé pour retirer des composants défectueux et réas-15 semblé, sans danger pour des composants en bon état. Cette demande décrit également l'enlèvement du diélectrique d'in-
terconnexion à densité élevée dans des parties de la puce qui sont sensibles à une couche de recouvrement. On entend par "sensible à une couche de recouvrement", le fait que20 les caractéristiques fonctionnelles du dispositif ou du composant sont différentes lorsque le dispositif ou le
composant est dépourvu de matière diélectrique d'intercon- nexion, et lorsque le diélectrique d'interconnexion à den- sité élevée est placé sur la puce ou la structure, ou au25 poins sur des parties de la puce ou de la structure qui sont sensibles à une couche de recouvrement.
La demande de brevet connexe n RD-19 879, inti- tulée "A Building Block Approach to Microwave Modules",
apporte une solution au problème du conditionnement de com-30 posants micro-ondes d'une manière efficace et fiable, et avec un rendement élevé, qui rend intéressant et souhaita- ble l'assemblage d'un système micro-onde à partir de compo- sants pré-
conditionnés, aussi bien du point de vue de l'efficacité que du rendement de fabrication.35 La demande de brevet connexe n RD- 19 907, inti-
tulée "Microwave Component Test Method and Apparatus",
apporte une solution au problème du test de composants micro-ondes, d'une manière efficace, avec une corrélation élevée, sans risque notable pour les composants.
Malheureusement, bien que les techniques qui sont décrites dans les deux demandes de brevet précitées procu- rent l'avantage de permettre de conditionner des composants micro-ondes avec la structure d'interconnexion à densité élevée, elles souffrent de l'inconvénient qui consiste en ce que la nécessité d'exclure la couche diélectrique de la structure d'interconnexion à densité élevée, au niveau de la surface de composants micro-ondes sensibles à une couche de recouvrement, restreint sévèrement l'aire de surface disponible pour faire passer des conducteurs de la structu-15 re d'interconnexion à densité élevée, du fait qu'on ne peut pas les faire passer sur la région de laquelle la couche diélectrique doit être enlevée. Lorsque des puces sont dis- posées très près les unes des autres pour obtenir une den- sité maximale, ceci limite fondamentalement la structure20 d'interconnexion à densité élevée à une configuration dans laquelle les conducteurs passent dans les parties de "rues" et "d'avenues" de la structure, qui s'étendent depuis les plots de contact d'une puce jusqu'aux plots de contact de la puce adjacente. Pour des systèmes qui exigent une densi-25 té d'interconnexion relativement faible, on peut accepter cette limitation sans influence notable sur la structure ou
le fonctionnement du système. Cependant, lorsqu'une densité élevée de conducteurs d'interconnexion est exigée, une telle restriction peut conduire à l'impossibilité d'implan-
ter les conducteurs exigés dans un système, ou peut exiger des nombres excessifs de couches de conducteurs d'intercon-
nexion, ou peut exiger d'espacer les puces les unes par rapport aux autres davantage que ce qui serait par ailleurs nécessaire, simplement dans le but d'élargir les rues et35 les avenues pour accepter la quantité exigée de conducteurs
16 d'interconnexion.
Des systèmes numériques qui sont conçus avec de très petits éléments et/ou qui sont conçus pour fonctionner à des fréquences dans la gamme des gigahertz, peuvent être sensibles à la présence d'une couche diélectrique sur eux, même lorsqu'ils ne sont pas des circuits micro- ondes au sens habituel, dans la mesure o ils n'utilisent pas des lignes de transmission et des techniques analogues. Dans de tels systèmes numériques à fréquence très élevée, il existe10 un besoin portant sur une densité élevée d'interconnexions, qui est similaire au besoin que l'on rencontre dans de tels systèmes qui fonctionnent dans la gamme de fréquences de 50 MHz et moins. L'enlèvement de la couche diélectrique sur le centre des puces restreint sévèrement l'aire disponible
pour faire passer des conducteurs.
I1 existe donc un besoin portant sur une structu- re d'interconnexion à densité élevée qui tienne compte de
la sensibilité à une couche de recouvrement que manifestent de nombreux composants, sans sacrifier la densité de con-20 ducteurs de la structure d'interconnexion à densité élevée.
Un but essentiel de l'invention est donc de per- mettre d'utiliser le processus d'interconnexion à densité élevée, avec des systèmes fonctionnant à fréquence très élevée, sans subir les pénalités de densité de circuit qui
sont dues à la nécessité d'exclure les couches diélectri- ques de polymère dans des régions actives de puces.
Un autre but de l'invention est de faciliter l'enlèvement des couches diélectriques de la structure
d'interconnexion à densité élevée se trouvant sur les ré-30 gions actives des puces fonctionnant à fréquence élevée, sans introduire des effets nuisibles sur les caractéristi-
ques de fonctionnement des puces. Un autre but de l'invention est de permettre l'utilisation de structures d'interconnexion à densité éle-
vée, avec des technologies utilisant des caméras ou des 17 réseaux linéaires qui nécessitent que la région active du
dispositif soit exempte de tout obstacle nuisant à une vision claire et sans atténuation. Les buts ci-dessus, ainsi que d'autres qui res-
sortiront de la description considérée globalement, avec les dessins, sont atteints, conformément à l'invention, en
élevant au-dessus de la région active d'une puce le diélec- trique d'une structure d'interconnexion à densité élevée.
Dans un mode de réalisation, ceci crée une chambre sur la10 partie active d'une puce. Lorsque la puce est sensible à une couche de recouvrement, ceci empêche des interactions
indésirables et nuisibles entre une structure d'intercon- nexion à densité élevée et la puce sensible à une couche de recouvrement.15 Conformément à un mode de réalisation de l'inven- tion, une puce est disposée dans une cavité dans un subs-
trat dont la profondeur est supérieure à l'épaisseur de la puce. Une première couche diélectrique d'une structure d'interconnexion à densité élevée est stratifiée sur des20 parties de plateau de la surface supérieure du substrat, et pendant le processus de stratification, cette couche s'in-
curve de force dans la cavité o elle adhère à la surface à nu de la puce. Une première couche de métallisation dans laquelle on a formé un motif est supportée par cette couche25 diélectrique, et s'étend à partir de contacts ohmiques avec les plots de contact de la puce, jusqu'à une région située au-dessus de la partie de plateau de la surface supérieure du substrat. La première couche de matière diélectrique est retirée des parties de la puce qui sont sensibles à une30 couche de recouvrement. Ensuite, une seconde couche diélec- trique de la structure d'interconnexion à densité élevée est stratifiée sur la première couche de matière diélectri- que et sur la première couche de métallisation. Pendant le processus de stratification, cette seconde couche diélec-35 trique est étirée de façon à être suffisamment tendue pour 18 ne pas s'incurver et venir en contact avec la puce ou des parties de la première couche diélectrique qui s'étendent vers le bas jusque dans l'intérieur de la cavité dans la- quelle se trouve la puce. Une seconde couche de métallisa- 5 tion (dans une configuration normale de structure d'inter- connexion à densité élevée), est disposée sur la seconde couche diélectrique. Les conducteurs de la seconde couche de métallisation peuvent s'étendre d'un côté à l'autre de la puce sans affecter défavorablement ses caractéristiques10 de fonctionnement, même si la puce est sensible à une cou- che de recouvrement, à cause de l'espace entre la seconde couche diélectrique et la partie active de la puce qui est établi par la chambre. On peut disposer plus d'une puce dans une cavité, et il peut y avoir plus d'une telle cavité dans la structure. Dans une structure, la couche diélectri- que peut être surélevée au-dessus de certaines puces, tandis qu'elle peut ne pas l'être au-dessus d'autres puces. On peut fabriquer cette structure de diverses manières. La seconde couche diélectrique, qui est tendue, peut être obtenue en étirant sur un cadre une couche
diélectrique préformée, pour la maintenir tendue pendant la stratification. Selon une variante, la seconde couche diélectrique peut être pré-fixée sur un support rigide, tel25 qu'une couche de contrefort en métal, pour éviter qu'elle ne s'incurve pendant le processus de fixation. Pour contri-
buer à empêcher que la couche ne s'incurve, un orifice d'un conduit de fluide peut être formé dans le substrat, pour égaliser la pression à l'intérieur de la chambre dans la-
quelle se trouve la puce, et la pression de stratification pendant le processus de stratification.
On peut définir l'atmosphère à l'intérieur de la chambre en faisant le vide dans la chambre de la structure finale, ou en introduisant des fluides sélectionnés (gaz ou35 liquide) dans la chambre, par l'intermédiaire du conduit 19 d'égalisation de pression. Si on le désire, le conduit peut avoir une configuration prévue pour permettre une circulation continue de gaz ou de liquide à travers la chambre, pour le refroidissement ou dans d'autres buts. 5 D'autres caractéristiques et avantages de l'in- vention seront mieux compris à la lecture d'un mode de
réalisation, donné à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés dans lesquels:10 La figure 1 est une coupe qui illustre une partie d'un système, comprenant une chambre, conforme à l'inven-
tion; et Les figures 2-5 illustrent des stades successifs dans la fabrication de la structure de la figure 1.
La figure 1 montre une représentation en coupe d'une partie d'un système 10, conforme à l'invention. Le
système 10 comprend un substrat 12, qui peut être de préfé- rence en céramique, mais qui peut être en métal ou en une autre matière, à condition que le coefficient de dilatation20 thermique du substrat et de la puce qui est montée sur celui-ci soient suffisamment proches. Le substrat 12 com-
prend une cavité 14 dans laquelle est monté une puce de semiconducteur ou un autre composant électronique 20. Deux conduits de fluide 16 communiquent avec la cavité 14 à par-25 tir de la face arrière du substrat. Le semiconducteur ou la puce 20 est de préférence fixé dans la chambre par une cou-
che de résine thermoplastique (non représentée). La puce 20 comporte une région active 22 sur sa surface supérieure, et un ensemble de plots de contact 24 qui sont disposés sur30 cette surface supérieure, le long de la périphérie de cette surface. Une première couche diélectrique d'interconnexion à densité élevée 32 est fixée sur une partie de plateau 13 de la surface supérieure du substrat 12, et sur la surface supérieure de la puce 20. Une fenêtre 50 dans la couche35 diélectrique 32 est disposée sur la région active de la
puce. Aucune matière diélectrique ne se trouve à l'inté-
rieur de la fenêtre 50. Un ensemble de conducteurs 34 sont placés sur la couche diélectrique 32 et s'étendent à l'in- térieur de trous de passage dans la couche diélectrique, 5 qui sont placés en alignement avec les plots de contact 24. Les conducteurs 34 s'étendent ensuite sur la partie de pla-
teau 13 de la surface du substrat. Cette structure d'inter- connexion comporte des caractéristiques originales lors- qu'elle est fabriquée (comme indiqué dans les brevets et10 demandes de brevets de l'art antérieur) en fixant tout d'abord la couche diélectrique à la structure sous-jacente, en formant ensuite les trous de passage dans le diélectrique, par "perçage" par laser par le dessus, et en déposant ensuite le métal des conducteurs 34 sur la couche diélec-15 trique et dans les trous de passage, par lesquels il éta- blit un contact ohmique avec le plot de contact sous-jacent ou une autre métallisation. En particulier, la configura- tion externe du métal dans le trou de passage prend la forme du trou de passage, au lieu de l'inverse, comme ce20 serait le cas si le métal était formé en premier et si le diélectrique remplissait ensuite l'espace libre autour du
métal. La nature du processus de perçage par laser, que l'on utilise pour former les trous de passage par perçage par le dessus, conduit de façon caractéristique à un trou25 de passage qui est plus large au sommet qu'à la base. Cette forme des trous des passage procure une meilleure continui-
té du métal entre la partie d'un conducteur qui se trouve à la base d'un trou de passage, et la partie qui se trouve à l'extérieur du trou de passage. Ceci vient du fait que la30 surface de paroi d'un trou de passage sur laquelle le métal est déposé, présente une configuration inclinée s'élevant lorsqu'on se dirige vers l'extérieur, et on sait dans le domaine des semiconducteurs qu'une telle configuration con- duit à une couche de métallisation déposée qui présente une35 meilleure couverture de marche que celle qu'on obtient
21 lorsque la marche présente une surface de paroi verticale.
Le terme "couverture de marche" a trait à l'uniformité de la couverture métallique lorsque la surface de dépôt change de niveau en passant d'une région de surface plane (la base 5 du trou de passage) à une autre région de surface plane (le sommet de la couche diélectrique). Lorsque les conducteurs sont formés conformément à la manière préférée qui est décrite dans les brevets et demandes de brevets de l'art antérieur, la surface supérieure du conducteur en métal10 présente de façon caractéristique une dépression ou un creux au niveau du trou de passage, du fait que le métal des conducteurs est déposé avec une épaisseur pratiquement uniforme de partout, y compris dans les trous de passage (qui ne sont pas remplis avant le dépôt du métal sur la surface plane de la couche diélectrique). Par conséquent, la topologie de surface de la métallisation est similaire à
la topologie de surface de la couche sur laquelle la métal- lisation est déposée. Les conducteurs 34 ont essentiellement pour fonc-
tion de ramener les plots de contact 24 sur la surface de plateau 13, pour la connexion de couches d'interconnexion à
densité élevée suivantes. De plus, on peut faire passer des conducteurs d'interconnexion dans cette couche, sur la par- tie de plateau du substrat. Ceci est particulièrement avan-25 tageux lorsque le fait d'incorporer des conducteurs dans cette couche élimine la nécessité d'une couche d'intercon-
nexion supplémentaire dans la structure d'ensemble. Une fenêtre 50 dans la couche diélectrique 32 englobe la région active 22 de la puce 20. Une seconde cou-
che diélectrique 36 s'étend sur la cavité contenant la puce, pour former une chambre 18 dont le toit est espacé ou
surélevé au-dessus de la partie active 22 de la puce 20, avec un espace dont la hauteur est sélectionnée conformé- ment aux caractéristiques de fonctionnement et au degré de35 sensibilité de la puce 20, et est déterminée par la profon-
22 deur de la cavité 14, comparée à la hauteur de la puce. Cet
espace peut avoir de préférence une hauteur de 25 à 300 micromètres. Un ensemble de conducteurs d'interconnexion à densité élevée 38 sont disposés sur la surface supérieure 5 de la couche diélectrique 36 et ils s'étendent dans des trous de passage dans la couche diélectrique 36, en aligne-
ment avec les conducteurs 34, comme il convient pour réa- liser la configuration d'interconnexion désirée pour le système d'ensemble. Les longueurs de conducteur 38 peuvent10 s'étendre transversalement à la région active 22 de la puce
, sans produire d'effets nuisibles sur les caractéristi- ques de fonctionnement de la puce 20, du fait que la cham-
bre 18 est suffisamment haute pour que la couche diélectri- que 36 et les conducteurs 38 qui sont disposés sur sa sur-15 face supérieure, soient plus éloignés de la surface supé- rieure de la couche 20 que ce qui est nécessaire pour em-
pêcher en pratique des interactions entre la couche diélec- trique 36 et les caractéristiques de fonctionnement du com- posant 20.20 La figure 2 montre une représentation en coupe correspondant à un premier stade dans la fabrication du système 10 de la figure 1. Sur la figure 2, la première couche diélectrique 32 a été placée sur la surface supé- rieure du substrat 12 et de la puce 20. Une couche de25 diélectrique 40, qui est légèrement plus grande que la région active 22 de la puce 20, est également placée sur la puce 20 de manière à s'étendre sur sa partie active, ou tout au moins sur sa partie sensible à une couche de recouvrement. Cette couche diélectrique peut être en Kapton ou30 en Téflon, selon ce qu'on considère être souhaitable. Dans tous les cas, la couche 40 n'est de préférence pas fixée à la puce 20, mais est simplement placée physiquement sur sa surface. La couche diélectrique 32 est ensuite stratifiée sur la puce, la couche diélectrique 40 et le substrat 12.35 Lorsqu'on effectue cette opération de stratification, on 23 applique entre la cavité 14 et la source de pression de
stratification, une différence de pression sous l'effet de laquelle la couche de Kapton vient de force en contact intime avec la partie de plateau 13 de la surface supérieu- 5 re du substrat et avec la surface supérieure de la puce.
A la suite de ce traitement de stratification, on perce des trous de passage 33, par laser, dans la couche
diélectrique 32. On forme ensuite un motif de conducteurs 34 sur la surface de la couche diélectrique 32, et des con-
ducteurs 34 appropriés pénètrent dans les trous de passage et viennent en contact ohmique avec les plots de contact 34
de la puce, comme représenté sur la figure 3. Tous les con- ducteurs 34 s'étendent à partir des trous de passage 33 sur la puce 20, jusqu'à une région située au-dessus de la par-15 tie de plateau 13 de la surface du substrat.
Comme le montre la figure 4, la couche diélectri- que 32 est ensuite découpée au laser autour de la périphé-
rie de la couche diélectrique 40, pour former une saignée 52, de façon à faciliter l'enlèvement de la partie 32W de
cette couche diélectrique qui se trouve sur la partie de la puce 20 qui est sensible à une couche de recouvrement.
La figure 5 illustre la structure après l'enlève- ment de la partie découpée ou partie de fenêtre 32W de la
couche diélectrique, ainsi que de la couche diélectrique 4025 sur laquelle cette partie est fixée. Ceci laisse une fené- tre 50 qui est exempte de diélectrique de structure d'in-
terconnexion à densité élevée. La fenêtre 50 englobe la région active 22 de la puce. Ensuite, la seconde couche 36 de matière diélectrique est stratifiée sur la structure,30 des trous de passage sont percés dans cette couche, et des conducteurs métalliques 38 sont formés sur la couche selon un motif déterminé, pour donner la structure qui est repré- sentée sur la figure 1. Pendant la stratification de la première couche
diélectrique 32 sur le substrat 12 et la puce 20, les con-
24 duits 16 sont de préférence reliés à un système à vide, pour contribuer à la mise en forme de la couche diélectri- que 32, de façon à lui donner une configuration qui assure la fixation à la surface de la puce 20 et forme un pont sur 5 l'espace 17 entre la surface supérieure de la puce 20 et la partie de plateau du substrat 16. Pendant la stratification de la seconde couche diélectrique 36, une pression positive peut être introduite dans la cavité 18 par l'intermédiaire des conduits 16, pour éviter que la seconde couche diélec-10 trique 36 ne s'incurve en pénétrant dans la chambre 18, pendant l'application de la pression de stratification à cette couche diélectrique. Dans une structure d'interconnexion à densité élevée de type caractéristique, comme celle décrite dans
les brevets et demandes de brevets de l'art antérieur, la partie de la cavité 14 qui se trouve au-dessous de la cou-
che diélectrique 32 est isolée hermétiquement de l'atmos- phère se trouvant au-dessus de la couche diélectrique 32, par la stratification de la couche 32 qui est étroitement20 appliquée sur la surface se trouvant au-dessous d'elle. Une telle jonction hermétique constituerait un obstacle à l'utilisation d'une pression positive dans la chambre 18 pour maintenir le plafond de la chambre pendant la strati- fication. Par conséquent, si on désire appliquer une pres-25 sion positive à la chambre 18 pendant la stratification ou à d'autres moments, il est préférable de percer par laser des trous appropriés dans la couche diélectrique 32, avant de stratifier la seconde couche diélectrique 36 sur la structure. Ce perçage par laser est de préférence effectué30 après le dépôt des conducteurs 34 et la formation d'un motif correspondant, de façon à ce qu'aucun traitement par liquide supplémentaire ne soit effectué après le perçage des trous et avant la stratification de la seconde couche diélectrique 36. Ceci évite que des solutions de traitement35 liquides n'entrent dans la cavité et ne soient emprisonnées du fait de la présence de la première couche diélectrique 32. Si on le désire, la couche diélectrique 36 peut être tendue et fixée sur un contrefort rigide avant d'être placée sur la couche 32. On applique ensuite une pression de stratification au contrefort rigide pour fixer la couche diélectrique 36 sur les parties à nu de la couche diélec- trique 32 et sur les conducteurs 34, d'une manière qui évite que cette couche diélectrique ne s'incurve vers le
bas. Cette matière de contrefort rigide peut être de préfé- rence de l'aluminium ou un autre métal qui peut être atta-
qué ou dissou à partir de la surface de la couche diélec- trique 36, à la suite de l'achèvement du processus de stra- tification.15 A titre de variante à l'utilisation de la couche de Téflon 40 pour permettre l'enlèvement de la couche diélectrique 32 à partir de la partie active de la puce 20, sans affecter défavorablement la partie active de la puce 20, on peut disposer au-dessus de la partie active de la couche 20 une couche adhésive soluble mais ne pouvant pas faire l'objet d'une opération d'ablation par laser, avant l'application de l'adhésif thermoplastique pouvant faire l'objet d'une ablation par laser, qui stratifie la couche 32 sur la surface supérieure du substrat et de la puce. De cette manière, le diélectrique pouvant faire l'objet d'une opération d'ablation par laser, qui est disposé au- dessus de la partie active de la puce, peut être enlevé par une opération d'ablation par laser dans laquelle le laser balaie la partie active de la puce 20 selon une configura-30 tion prédéterminée, pour enlever par laser la quasi-totali- té de la partie de la couche diélectrique 32 qui peut faire l'objet d'une opération d'ablation par laser. Ensuite, la partie à nu de l'adhésif thermoplastique ne pouvant pas faire l'objet d'une opération d'ablation par laser, peut35 être enlevéepar dissolution dans un solvant approprié, soit
26 en immergeant le système 10 dans ce solvant, soit en pulvé-
risant ce solvant sur la surface à nu de la structure d'in- terconnexion à densité élevée, pour dissoudre l'adhésif soluble qui est à nu. Ceci évite toute nécessité d'utiliser 5 une opération d'attaque par plasma pour enlever des débris d'ablation par laser se trouvant sur la surface de la puce.
(La surface de la structure d'interconnexion à densité éle- vée peut être nettoyée par plasma avant la dissolution de l'adhésif ne pouvant pas faire l'objet d'une opération10 d'ablation.) Un composant actif micro-onde de type caractéris- tique est fabriqué en arséniure de gallium. L'arséniure de gallium a une conductivité thermique qui est approximative- ment égale au tiers de celle du silicium. Par conséquent,15 la chaleur qui est dissipée dans les dispositifs actifs sur l'arséniure de gallium n'est pas conduite aisément vers le substrat 12 à travers l'arséniure de gallium. Il en résulte qu'on peut trouver souhaitable de connecter les conduits d'égalisation de pression 16 à un système de refroidisse-20 ment approprié, qui convient pour créer une circulation d'un fluide de refroidissement gazeux ou liquide à travers la chambre 18, afin de contribuer au processus d'extraction de chaleur. Selon une variante, au lieu de faire passer continuellement le fluide de refroidissement à travers la25 chambre, on peut maintenir dans la chambre une atmosphère appropriée pour faciliter la conduction de chaleur à partir de la puce, ou pour établir une constante diélectrique relative désirée dans cette chambre. Bien que dans une structure d'interconnexion à densité élevée, la couche diélectrique 36 soit normalement continue et pratiquement étanche, des ouvertures peuvent être formées dans la couche diélectrique 36, dans sa partie de plafond, de façon que la chambre 18 ne soit pas une chambre fermée hermétiquement, ou dans d'autres buts, comme35 pour admettre de la lumière ultraviolette ou infrarouge 27 dans la chambre 18, sans que celle-ci ne soit atténuée par
le passage à travers la couche diélectrique 36, qui peut avoir une absorption élevée pour des parties spécifiques du spectre électromagnétique, comprenant les parties qui cor- 5 respondent à l'ultraviolet et à l'infrarouge.
La chambre 18 est de préférence vacante lorsque la puce 20 est particulièrement sensible à toute augmenta-
tion de la constante diélectrique relative de la matière qui est adjacente à sa surface. On utilise à cet égard le10 terme "vacante" pour englober la présence du vide dans la chambre 18 et la présence d'une atmosphère gazeuse. On peut également appeler la chambre 18 une chambre à faible cons- tante diélectrique, du fait de la présence d'un fluide
plutôt que d'un solide dans cette chambre. Dans ce sens15 large, un fluide englobe un liquide, un gaz et le vide qui est effectivement un gaz à très faible densité.
Bien que les figures illustrent un mode de réali- sation particulier de l'invention, il faut noter que de nombreuses modifications peuvent être apportées à cette20 structure, comme l'inclusion de plusieurs puces dans une seule cavité, l'inclusion de plusieurs chambres séparées dans une structure d'interconnexion à densité élevée et l'inclusion d'une combinaison de puces pour lesquelles le diélectrique d'interconnexion à densité élevée est surélevé25 par rapport aux puces, et de puces pour lesquelles le diélectrique d'interconnexion à densité élevée est placé en
contact avec la totalité de la surface supérieure de la puce. I1 va de soi que de nombreuses autres modifica-
tions peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'inven-
tion. "Par "demandes de brevets connexes n RD-19879, RD- 19880 et RD-19907" à la page 14 du présent mémoire, on entend les demandes de brevets déposées aux E.U.A. le 5 avril 1990, respectivement sous les n 504 760, 504 821 et 504 803."

Claims (51)

REVENDICATIONS
1. Système interconnecté à densité élevée, du type comprenant un ensemble de puces électroniques (20), et
une structure d'interconnexion à densité élevée comprenant 5 une couche de matière diélectrique (32) adhérant aux puces, et un motif de conducteurs (34) disposé sur ou dans la ma-
tière diélectrique (32), les conducteurs (34) de la struc- ture d'interconnexion à densité élevée interconnectant électriquement les puces électroniques (20), caractérisé en
ce que l'une des puces (20) est une puce logée dans une chambre et dont la surface supérieure est espacée par rap-
port à une couche de recouvrement (36) de la structure d'interconnexion à densité élevée; en ce qu'une première couche diélectrique (32) de la structure d'interconnexion à15 densité élevée comprend une partie qui est inclinée par rapport au plan de la couche de recouvrement (36), et qui
s'étend à partir de la couche de recouvrement (36) jusqu'à la surface supérieure de la puce (20) logée dans la chambre (18), la première couche (32) du diélectrique d'interconne-
xion à densité élevée adhérant à la fois à la couche de recouvrement (36) et à la surface supérieure de la puce (20) logée dans la chambre; et en ce qu'une première couche de conducteurs d'interconnexion à densité élevée (34) est disposée sur la première couche diélectrique (32) de la25 structure d'interconnexion à densité élevée, et comprend des conducteurs (34) qui s'étendent à partir d'un contact ohmique avec un plot de contact (24) de la puce logée dans la chambre, jusqu'à la couche de recouvrement (36).
2. Système selon la revendication 1, caractérisé en ce que la couche de recouvrement comprend une seconde couche diélectrique (36) de la structure d'interconnexion à
densité élevée, cette seconde couche diélectrique (36) adhérant à des parties de la première couche diélectrique (32), la seconde couche diélectrique (36) s'étendant au-
dessus de la puce (20) logée dans la chambre, et étant 29 espacée de la surface supérieure de celle-ci, grâce à quoi la seconde couche diélectrique (36) constitue un plafond de la chambre (18) qui se trouve entre la puce (20) logée dans la chambre et la seconde couche diélectrique (36). 5
3. Système selon la revendication 2, caractérisé en ce que la chambre (18) s'étend à partir de la surface supérieure de la puce (20) logée dans la chambre, jusqu'à la seconde couche diélectrique (36).
4. Système selon la revendication 2, caractérisé
en ce qu'il comprend en outre une seconde couche de conduc- teurs d'interconnexion à densité élevée (38) qui est dispo-
sée sur la seconde couche diélectrique (36), certains au moins des conducteurs (38) de la seconde couche de conduc- teurs étant connectés de façon ohmique à des conducteurs de15 la première couche de conducteurs (34).
5. Système selon la revendication 4, caractérisé en ce que les connexions ohmiques établissent un contact
avec les conducteurs (34) de la première couche de conduc- teurs aux emplacements auxquels ces premiers conducteurs20 (34) sont espacés du plan de la surface supérieure de la puce (20) logée dans la chambre.
6. Système selon la revendication 5, caractérisé en ce que la seconde couche de conducteurs comprend des
conducteurs (38) qui s'étendent au-dessus de la partie de25 plafond de la seconde couche diélectrique (36).
7. Système selon la revendication 2, caractérisé en ce que la chambre (18) est vacante.
8. Système selon la revendication 1, caractérisé en ce que la puce logée dans la chambre est une puce sensi-
ble à la présence d'une couche de recouvrement (20) dont la surface supérieure comprend une partie sensible à la pré-
sence d'une couche de recouvrement (22), et cette partie est exempte de toute matière diélectrique d'interconnexion à densité élevée.
9. Système selon la revendication 8, caractérisé en ce que la partie sensible à la présence d'une couche de recouvrement (22) de la puce sensible à la présence d'une couche de recouvrement (20) est espacée d'au moins 25 micromètres de toute matière diélectrique de la structure 5 d'interconnexion à densité élevée qui s'étend en alignement avec la partie sensible à la présence d'une couche de, recouvrement (22) de la surface supérieure de la puce sen- sible à la présence d'une couche de recouvrement (20).
10. Système selon la revendication 9, caractérisé en ce que la partie sensible à la présence d'une couche de recouvrement (22) de la puce sensible à la présence d'une couche de recouvrement (20), est espacée d'une distance comprise entre 25 et 300 micromètres de toute matière diélectrique de la structure d'interconnexion à densité15 élevée qui s'étend en alignement avec la partie sensible à la présence d'une couche de recouvrement (22) de la surface supérieure de la puce sensible à la présence d'une couche de recouvrement (20).
11. Système selon la revendication 9, caractérisé en ce que la couche de recouvrement comprend une seconde couche diélectrique (36) de la structure d'interconnexion à densité élevée, la seconde couche diélectrique (36) adhère à des parties de la première couche diélectrique (32), la seconde couche diélectrique (36) s'étend au-dessus de la puce (20) logée dans la chambre, et elle est espacée par rapport à la surface supérieure de cette dernière, grâce à
quoi la seconde couche diélectrique (36) constitue un pla- fond de la chambre (18) qui se trouve entre la puce (20) logée dans la chambre et la seconde couche diélectrique30 (36).
12. Système selon la revendication 11, caracté- risé en ce que la chambre (18) s'étend depuis la surface
supérieure de la puce (20) logée dans la chambre, jusqu'à la seconde couche diélectrique (36).35
13. Système selon la revendication 11, caracté-
31 risé en ce qu'il comprend une seconde couche de conducteurs
d'interconnexion à densité élevée (38) qui est disposée sur la seconde couche diélectrique (36), et certains au moins des conducteurs (38) de la seconde couche de conducteurs 5 sont connectés de façon ohmique à des conducteurs de la première couche de conducteurs (34).
14. Système selon la revendication 13, caracté- risé en ce que les connexions ohmiques établissent un contact avec les conducteurs de la première couche de con-10 ducteurs (34) aux emplacements auxquels ces premiers con- ducteurs sont espacés par rapport au plan de la surface
supérieure de la puce (20) logée dans la chambre.
15. Système selon la revendication 14, caracté- risé en ce que la seconde couche de conducteurs (38) com-
prend des conducteurs qui s'étendent sur la partie de plafond de la seconde couche diélectrique (36).
16. Système selon la revendication 1, caractérisé en ce qu'il comprend un substrat (12) dans lequel se trouve une cavité (14) contenant une puce (20); et la puce logée20 dans la chambre est disposée dans une cavité (14) dont la profondeur est supérieure à l'épaisseur de la puce (20), grâce à quoi la surface supérieure de la puce logée dans la chambre est en retrait par rapport à une partie de plateau de la surface supérieure du substrat (12).25
17. Système selon la revendication 16, caracté- risé en ce qu'une partie de la première couche (32) du
diélectrique d'interconnexion à densité élevée adhère à la partie de plateau de la surface supérieure du substrat (12).
18. Système selon la revendication 16, caracté- risé en ce que le substrat (12) comprend un conduit de
fluide (16) qui est en communication avec la chambre (18).
19. Système selon la revendication 18, caracté- risé en ce que le conduit (16.) a une configuration qui per-
met d'établir une circulation de fluide à travers la cham-
32 bre (18).
20. Système selon la revendication 4, caractérisé en ce qu'il comprend un substrat (12) dans lequel se trouve une cavité (14) contenant une puce (20); et la puce logée 5 dans la chambre est disposée dans une cavité (14) dont la profondeur est supérieure à l'épaisseur de la puce (20), grâce à quoi la surface supérieure de la puce logée dans la chambre est en retrait par rapport à une partie de plateau de la surface supérieure du substrat (12).10
21. Système selon la revendication 20, caracté- risé en ce qu'une partie de la première couche (32) du
diélectrique d'interconnexion à densité élevée adhère à la partie de plateau de la surface supérieure du substrat (12).
22. Système selon la revendication 21, caracté- risé en ce que les connexions ohmiques entre les conduc-
teurs (34) de la première couche de conducteurs d'intercon- nexion à densité élevée, et les conducteurs (38) de la seconde couche de conducteurs d'interconnexion à densité20 élevée, sont disposées sur la partie de plateau de la sur- face supérieure du substrat (12).
23. Système selon la revendication 21, caracté- risé en ce que certains conducteurs de la seconde couche de
conducteurs d'interconnexion à densité élevée (38) sont25 disposés sur ou dans la partie de plafond de la structure d'interconnexion à densité élevée.
24. Système selon la revendication 23, caracté- risé en ce que certains conducteurs de la seconde couche de
conducteurs d'interconnexion à densité élevée (38) s'éten-30 dent sur la puce logée dans la chambre.
25. Système interconnecté à densité élevée, du type comprenant un ensemble de puces électroniques (20), et une structure d'interconnexion à densité élevée qui com- prend une couche de matière diélectrique qui adhère aux35 puces, et un motif de conducteurs disposé sur ou dans la
33 matière diélectrique, les conducteurs de la structure d'in-
terconnexion à densité élevée interconnectant électrique- ment les puces électroniques (20), caractérisé en ce que pour l'une des puces (20), la matière diélectrique (36) est 5 surélevée au-dessus d'une partie de la surface supérieure de la puce.
26. Système selon la revendication 25, caracté- risé en ce que la matière diélectrique surélevée (36) con-
tient des conducteurs (38) de la structure d'interconnexion10 à densité élevée qui s'étendent au-dessus de la puce (20) précitée.
27. Structure combinée, caractérisée en ce qu'elle comprend: une puce de semiconducteur (20); une couche de matière diélectrique (36) qui s'étend au-dessus15 de la puce (20) en étant surélevée par rapport à cette dernière; et des conducteurs (38) disposés sur la couche de matière diélectrique (36).
28. Structure combinée selon la revendication 27, caractérisée en ce que la couche diélectrique (36) supporte
les conducteurs (38).
29. Procédé de fabrication d'un système intercon- necté à densité élevée, du type comprenant un ensemble de
puces électroniques (20), et une structure d'interconnexion à densité élevée, comprenant une couche de matière diélec-
trique adhérant aux puces (20), et un motif de conducteurs disposé sur ou dans la matière diélectrique, les conduc-
teurs de la structure d'interconnexion à densité élevée interconnectant électriquement les puces électroniques (20), caractérisé en ce qu'il comprend les opérations sui-
vantes: a) on met en place une puce (20) de façon que sa surface supérieure soit en retrait par rapport à une partie de plateau de la surface supérieure d'un substrat (12); b) on fait adhérer une première couche (32) du diélectrique d'interconnexion à densité élevée sur la surface supérieure35 du substrat (12) et sur la surface de la puce (20) en 34 retrait; c) on forme une première couche de conducteurs
d'interconnexion à densité élevée (34) sur la première cou- che (32) du diélectrique d'interconnexion à densité élevée, cette première couche de conducteurs d'interconnexion à 5 densité élevée (34) comprenant des conducteurs qui s'éten- dent à partir de contacts ohmiques avec des plots de con-
tact de la puce (20) en retrait, jusqu'à une région située au-dessus de la partie de plateau de la surface supérieure du substrat (12); d) on fait adhérer une seconde couche10 (36) du diélectrique d'interconnexion à densité élevée sur les parties de la première couche (32) du diélectrique d'interconnexion à densité élevée qui sont disposées au- dessus de la partie de plateau de la surface supérieure du substrat (12), cette seconde couche (36) du diélectrique15 d'interconnexion à densité élevée s'étendant au-dessus de la cavité qui contient la puce en retrait, et étant espacée
par une chambre (18) vis-à-vis de la surface supérieure de la puce (20) en retrait; et e) on forme une seconde couche de conducteurs d'interconnexion à densité élevée (38) sur20 la seconde couche (36) du diélectrique d'interconnexion à densité élevée, cette seconde couche de conducteurs d'in-
terconnexion à densité élevée comprenant des conducteurs (38) qui sont connectés de façon ohmique à des conducteurs de la première couche de conducteurs d'interconnexion à
densité élevée (34), à des points de contact se trouvant sur la partie de plateau de la surface supérieuré du subs-
trat (12).
30. Procédé selon la revendication 29, caracté- risé en ce que l'étape (d) est précédée par l'accomplisse-
ment de l'étape suivante: on enlève la matière diélectri- que d'interconnexion à densité élevée de la première couche
(32) du diélectrique d'interconnexion à densité élevée, sur une partie de la surface de la puce (20) en retrait.
31. Procédé selon la revendication 30, dans lequel la puce (20) en retrait comprend une partie sensible à la présence d'une couche de recouvrement (22), caracté- risé en ce qu'il comprend en outre l'étape suivante: on place une couche de décollage (40) sur la partie sensible à la présence d'une couche de recouvrement (22) de la puce 5 (20) en retrait, avant l'étape à laquelle on fait adhérer la première couche (32) du diélectrique d'interconnexion à densité élevée.
32. Procédé selon la revendication 31, caracté- risé en ce que la couche de décollage (40) n'adhère pas à
la puce (20).
33. Procédé selon la revendication 31, caracté- risé en ce qu'il comprend en outre l'étape suivante: on
excise les parties de la couche de décollage (40) et de la première couche (32) du diélectrique d'interconnexion à15 densité élevée, à partir de la position qu'elles occupent sur la partie sensible à la présence d'une couche de recou-
vrement (22) de la puce (20) en retrait, avant l'étape qui consiste à faire adhérer la seconde couche (36) du diélec- trique d'interconnexion à densité élevée.20
34. Procédé selon la revendication 31, caracté- risé en ce que la couche de décollage consiste en une
structure stratifiée qui comprend: une couche supérieure qui peut faire l'objet d'une opération d'ablation par une longueur d'onde particulière de lumière ultraviolette; et une25 couche inférieure qui ne subit pas d'ablation sous l'effet de cette longueur d'onde particulière de lumière ultravio-
lette.
35. Procédé selon la revendication 31, caracté- risé en ce qu'il comprend en outre l'étape suivante: on enlève par ablation les parties de la première couche (32) du diélectrique d'interconnexion à densité élevée, et les parties de la couche supérieure de la couche de décollage qui sont placées au-dessus de la partie sensible à la pré- sence d'une couche de recouvrement (22) de la puce (20) en35 retrait, avant l'étape qui consiste à faire adhérer la
36 seconde couche (36) du diélectrique d'interconnexion à den-
sité élevée; et on dissout les parties de la couche infé- rieure de la couche de décollage qui se trouvent au-dessus de la partie sensible à la présence d'une couche de recou- 5 vrement (22) de la puce (20) en retrait, avant l'étape qui consiste à faire adhérer la seconde couche (36) du diélec-
trique d'interconnexion à densité élevée. 36. Procédé selon la revendication 31, caracté- risé en ce que l'étape (d) comprend l'opération suivante: on fixe la seconde couche (36) de diélectrique d'interconnexion à densité élevée sur un support qui maintient cette seconde couche de diélectrique d'interconnexion à densité élevée suffisamment tendue pour éviter qu'elle ne s'incurve sur une profondeur suffisante à l'intérieur de la chambre
(18) pour affecter défavorablement les caractéristiques de fonctionnement de la puce (20) en retrait; et on fait adhé-
rer la seconde couche (36) du diélectrique d'interconnexion à densité élevée à la première couche (32) du diélectrique d'interconnexion à densité élevée.
37. Procédé selon la revendication 36, caracté- risé en ce qu'il comprend en outre l'étape suivante: on
sépare le support précité de la partie de la seconde couche (36) du diélectrique d'interconnexion à densité élevée qui adhère à la première couche (32) du diélectrique d'inter-
connexion à densité élevée.
38. Procédé selon la revendication 31, caracté- risé en ce que l'étape (d) comprend l'opération suivante:
on fixe la seconde couche (36) du diélectrique d'intercon- nexion à densité élevée à une plaque de contrefort qui30 maintient cette seconde couche (36) du diélectrique d'in- terconnexion à densité élevée suffisamment tendue pour évi-
ter qu'elle ne s'incurve dans la chambre (18) sur une pro- fondeur suffisante pour affecter défavorablement les carac- téristiques de fonctionnement de la puce (20) en retrait;35 et on fait adhérer la seconde couche (36) du diélectrique 37 d'interconnexion à densité élevée à la première couche (32) du diélectrique d'interconnexion à densité élevée.
39. Procédé selon la revendication 38, caracté- risé en ce qu'il comprend en outre l'étape suivante: on sépare la plaque de contrefort vis-à-vis des parties de la seconde couche (36) du diélectrique d'interconnexion à densité élevée qui adhèrent à la première couche (32) du diélectrique d'interconnexion à densité élevée, ou qui s'étendent au-dessus de la chambre (18).10
40. Procédé selon la revendication 29, caracté- risé en ce qu'il comprend l'opération suivante: on forme une ouverture d'égalisation de pression dans la seconde couche (36) du diélectrique d'interconnexion à densité éle- vée, dans le cadre de l'étape (d), pour contribuer à empe-15 cher que la seconde couche (36) du diélectrique d'intercon- nexion à densité élevée ne s'incurve à l'intérieur de la chambre (18) pendant l'étape qui consiste à faire adhérer la seconde couche (36) du diélectrique d'interconnexion à densité élevée.20
41. Procédé selon la revendication 31, caracté- risé en ce qu'il comprend l'opération suivante: on forme une ouverture d'égalisation de pression (16) dans le subs- trat (12) pour contribuer à empêcher que la seconde couche (36) du diélectrique d'interconnexion à densité élevée ne s'incurve sur une profondeur suffisante dans la chambre (18) pendant l'étape qui consite à faire adhérer la seconde couche (36) du diélectrique d'interconnexion à densité
élevée, pour affecter défavorablement les caractéristiques de fonctionnement de la puce (20) en retrait.
42. Procédé de fabrication d'un système intercon- necté à densité élevée, du type comprenant un ensemble de puces électroniques (20), et une structure d'interconnexion à densité élevée comprenant une couche de matière diélec- trique adhérant aux puces (20), et un motif de conducteurs
disposé sur ou dans la matière diélectrique, les conduc-
38 teurs de la structure d'interconnexion à densité élevée interconnectant électriquement les puces électroniques, caractérisé en ce que: l'une des puces (20) est une puce en retrait dont la surface supérieure est en retrait au- 5 dessous du plan d'une partie de plateau de la surface supérieure du substrat (12); une première couche (32) du diélectrique d'interconnexion à densité élevée s'étend à partir d'une région située sur la partie de plateau de la surface supérieure du substrat (12) et descend sur la sur-10 face supérieure en retrait de la puce (20) en retrait, cette première couche (32) du diélectrique d'interconnexion à densité élevée adhérant à la fois à la partie de plateau du substrat (12) et à la surface supérieure de la puce (20) en retrait; et une première couche de conducteurs d'inter-15 connexion à densité élevée (34) est placée sur la première couche (32) du diélectrique d'interconnexion à densité élevée, et elle comprend des conducteurs (34) qui s'éten- dent à partir d'un contact ohmique avec un plot de contact (24) de la puce (20) en retrait, jusqu'à une région située
sur la partie de plateau de la surface supérieure du subs- trat (12).
43. Procédé selon la revendication 42, caracté- risé en ce que: une seconde couche (36) du diélectrique d'interconnexion à densité élevée adhère aux parties de la25 première couche (32) du diélectrique d'interconnexion à densité élevée qui se trouvent au-dessus de la partie de plateau de la surface supérieure du substrat (12), cette seconde couche (36) du diélectrique d'interconnexion à densité élevée s'étendant sur la cavité (14) qui contient30 la puce (20) en retrait, et étant espacée de la surface supérieure de la puce en retrait par un volume (18) qui ne
contient aucun diélectrique solide ou liquide, pour former un plafond sur la puce en retrait; et une seconde couche de conducteurs d'interconnexion à densité élevée (38) est35 formée sur la seconde couche (36) du diélectrique d'inter-
39 connexion à densité élevée, certains au moins des conduc-
teurs (38) de la seconde couche de conducteurs d'intercon- nexion à densité élevée étant connectés de façon ohmique à des conducteurs (34) de la première couche de conducteurs 5 d'interconnexion à densité élevée.
44. Procédé selon la revendication 43, caracté- risé en ce que les connexions ohmiques établissent un contact avec les conducteurs (34) de la première couche de conducteurs d'interconnexion à densité élevée, à des empla-10 cements auxquels ces conducteurs se trouvent au-dessus de la partie de plateau de la surface supérieure du substrat (12).
45. Procédé selon la revendication 44, dans lequel la seconde couche de conducteurs d'interconnexion à densité élevée comprend des conducteurs (38) qui s'étendent au-dessus de la partie de plafond de la seconde couche (36)
du diélectrique d'interconnexion à densité élevée.
46. Procédé selon la revendication 42, caracté- risé en ce que la puce (20) en retrait est une puce sensi-
ble à la présence d'une couche de recouvrement, qui com- prend une partie sensible à la présence d'une couche de
recouvrement (22).
47. Procédé selon la revendication 46, caracté- risé en ce que la partie sensible à la présence d'une cou-
che de recouvrement (22) de la puce sensible à la présence d'une couche de recouvrement (20) est dépourvue de matière
diélectrique d'interconnexion à densité élevée.
48. Procédé selon la revendication 47, caracté- risé en ce qu'une seconde couche (36) du diélectrique d'in-
terconnexion à densité élevée adhère aux parties de la pre- mière couche (32) du diélectrique d'interconnexion à den-
sité élevée qui se trouvent au-dessus de la partie de pla- teau de la surface supérieure du substrat (12), cette seconde couche (36) du diélectrique d'interconnexion à den-35 sité élevée comprenant une partie de plafond qui s'étend sur la cavité (14) qui contient la puce (20) en retrait, et qui est espacée de la surface supérieure de la puce en retrait par un volume (18) ne contenant ni solides ni li- quides; et une seconde couche de conducteurs d'interconne- 5 xion à densité élevée (38) est placée sur la seconde couche (36) du diélectrique d'interconnexion à densité élevée, certains au moins des conducteurs (38) de la seconde couche de conducteurs d'interconnexion à densité élevée étant con- nectés de façon ohmique à des conducteurs (34) de la pre-10 mière couche de conducteurs d'interconnexion à densité élevée.
49. Procédé selon la revendication 48, caracté- risé en ce que le volume (18) ne contenant ni liquides ni
solides s'étend à partir de la surface supérieure de la15 puce (20) en retrait, jusqu'à la face inférieure de la seconde couche (36) du diélectrique d'interconnexion à den-
sité élevée.
50. Procédé selon la revendication 48, caracté- risé en ce que les connexions ohmiques établissent un con-
tact avec les conducteurs (34) de la première couche de conducteurs d'interconnexion à densité élevée, à des empla-
cements auxquels ces conducteurs se trouvent sur la partie de plateau de la surface supérieure du substrat (12).
51. Procédé selon la revendication 50, caracté-
risé en ce que la seconde couche de conducteurs d'intercon- nexion à densité élevée comprend des conducteurs (38) qui
s'étendent au-dessus de la partie sensible à une couche de recouvrement (22) de la puce sensible à la présence d'une couche de recouvrement (20).
FR9109606A 1990-04-05 1991-07-29 Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication. Expired - Fee Related FR2704692B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
GB9107029A GB2279803B (en) 1990-04-05 1991-04-04 A high density interconnect structure including a chamber
DE4115043A DE4115043A1 (de) 1991-05-08 1991-05-08 Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
FR9109606A FR2704692B1 (fr) 1991-05-08 1991-07-29 Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication.
US08/141,460 US5331203A (en) 1990-04-05 1993-10-25 High density interconnect structure including a chamber

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4115043A DE4115043A1 (de) 1991-05-08 1991-05-08 Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
FR9109606A FR2704692B1 (fr) 1991-05-08 1991-07-29 Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication.
US08/141,460 US5331203A (en) 1990-04-05 1993-10-25 High density interconnect structure including a chamber

Publications (2)

Publication Number Publication Date
FR2704692A1 true FR2704692A1 (fr) 1994-11-04
FR2704692B1 FR2704692B1 (fr) 1995-11-10

Family

ID=27202451

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9109606A Expired - Fee Related FR2704692B1 (fr) 1990-04-05 1991-07-29 Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication.

Country Status (3)

Country Link
US (1) US5331203A (fr)
DE (1) DE4115043A1 (fr)
FR (1) FR2704692B1 (fr)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5410179A (en) * 1990-04-05 1995-04-25 Martin Marietta Corporation Microwave component having tailored operating characteristics and method of tailoring
JP3093487B2 (ja) * 1992-10-28 2000-10-03 松下電子工業株式会社 半導体装置およびその製造方法
JPH06302653A (ja) * 1993-04-15 1994-10-28 Rohm Co Ltd 半導体装置
US5486235A (en) * 1993-08-09 1996-01-23 Applied Materials, Inc. Plasma dry cleaning of semiconductor processing chambers
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5728600A (en) * 1994-11-15 1998-03-17 Vlt Corporation Circuit encapsulation process
US5945130A (en) * 1994-11-15 1999-08-31 Vlt Corporation Apparatus for circuit encapsulation
US5561085A (en) 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
DE69500696T2 (de) * 1995-03-22 1998-02-12 Hitachi Ltd Kompaktleiterplatte
US5541565A (en) * 1995-05-22 1996-07-30 Trw Inc. High frequency microelectronic circuit enclosure
US5552633A (en) * 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
US5770884A (en) * 1995-06-30 1998-06-23 International Business Machines Corporation Very dense integrated circuit package
CN1103179C (zh) 1995-09-18 2003-03-12 德塞拉股份有限公司 微电子连接元件以及包含该元件的组件
US5757079A (en) * 1995-12-21 1998-05-26 International Business Machines Corporation Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
WO1998013874A1 (fr) * 1996-09-26 1998-04-02 Samsung Electronics Co., Ltd. Circuit integre hybride, de grande puissance et a frequences micro-ondes
US5986334A (en) * 1996-10-04 1999-11-16 Anam Industrial Co., Ltd. Semiconductor package having light, thin, simple and compact structure
US5910255A (en) * 1996-11-08 1999-06-08 W. L. Gore & Associates, Inc. Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation
US6023041A (en) * 1996-11-08 2000-02-08 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings and consumable copper to control exit via redeposit as well as diameter variance
AU5238898A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US6103992A (en) 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
WO1998020533A2 (fr) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Procede destine a utiliser des revetements photo-absorbants pour ameliorer la qualite des entrees de micro-trous d'interconnexion borgnes et traversants
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US5965043A (en) * 1996-11-08 1999-10-12 W. L. Gore & Associates, Inc. Method for using ultrasonic treatment in combination with UV-lasers to enable plating of high aspect ratio micro-vias
WO1998020528A1 (fr) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. PROCEDE D'AMELIORATION DE LA FIABILITE DE SUPPORTS DE CIRCUITS MINCES EN AUGMENTANT LA Tg DU SUPPORT
US5863446A (en) * 1996-11-08 1999-01-26 W. L. Gore & Associates, Inc. Electrical means for extracting layer to layer registration
AU4993797A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for using fiducial schemes to increase nominal registration
KR100240748B1 (ko) * 1996-12-30 2000-01-15 윤종용 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
US6025256A (en) * 1997-01-06 2000-02-15 Electro Scientific Industries, Inc. Laser based method and system for integrated circuit repair or reconfiguration
US5973290A (en) * 1997-02-26 1999-10-26 W. L. Gore & Associates, Inc. Laser apparatus having improved via processing rate
US5814885A (en) * 1997-04-28 1998-09-29 International Business Machines Corporation Very dense integrated circuit package
US6087199A (en) * 1998-02-04 2000-07-11 International Business Machines Corporation Method for fabricating a very dense chip package
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
JP3846094B2 (ja) * 1998-03-17 2006-11-15 株式会社デンソー 半導体装置の製造方法
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6188301B1 (en) * 1998-11-13 2001-02-13 General Electric Company Switching structure and method of fabrication
US6333553B1 (en) 1999-05-21 2001-12-25 International Business Machines Corporation Wafer thickness compensation for interchip planarity
US6255137B1 (en) * 1999-07-01 2001-07-03 Lockheed Martin Corp. Method for making air pockets in an HDI context
US6452247B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
US6528857B1 (en) 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
US6629633B1 (en) 2000-11-13 2003-10-07 Amkor Technology, Inc. Chip size image sensor bumped package fabrication method
US6620646B1 (en) * 2000-11-13 2003-09-16 Amkor Technology, Inc. Chip size image sensor wirebond package fabrication method
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6998328B2 (en) * 2002-11-06 2006-02-14 Irvine Sensors Corp. Method for creating neo-wafers from singulated integrated circuit die and a device made according to the method
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
AU2003901146A0 (en) * 2003-03-12 2003-03-27 Cochlear Limited Feedthrough assembly
JP4496774B2 (ja) * 2003-12-22 2010-07-07 日亜化学工業株式会社 半導体装置の製造方法
KR100661169B1 (ko) * 2005-06-03 2006-12-26 삼성전자주식회사 패키징 칩 및 그 패키징 방법
US20090087010A1 (en) * 2007-09-27 2009-04-02 Mark Vandermeulen Carrier chip with cavity
JP5197175B2 (ja) * 2008-06-16 2013-05-15 キヤノン株式会社 インクジェット記録ヘッドおよびその製造方法
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
CN103281875A (zh) * 2013-05-28 2013-09-04 中国电子科技集团公司第十研究所 嵌入式电子线路立体组装基板的方法
KR20150076816A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 전자 부품 모듈
EP3751626A1 (fr) * 2019-06-11 2020-12-16 ZKW Group GmbH Procédé de fabrication d'au moins un raccordement électrique sur un module électronique et module électronique

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988002552A1 (fr) * 1986-09-26 1988-04-07 General Electric Company Procede et configuration de boitier de circuit integre multipuce
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
EP0380906A2 (fr) * 1989-01-30 1990-08-08 International Business Machines Corporation Dispositif semi-conducteur du type montage sur bande
EP0435530A2 (fr) * 1989-12-21 1991-07-03 General Electric Company Système électronique ou autre dispositif hermétique à interconnexions de haute densité

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4063349A (en) * 1976-12-02 1977-12-20 Honeywell Information Systems Inc. Method of protecting micropackages from their environment
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS55166943A (en) * 1979-06-15 1980-12-26 Fujitsu Ltd Semiconductor device
JPS6020943Y2 (ja) * 1979-08-29 1985-06-22 三菱電機株式会社 半導体装置
DE3127391A1 (de) * 1981-07-10 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Schutzanordnung fuer halbleiteranordnungen
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPS6012744A (ja) * 1983-07-01 1985-01-23 Hitachi Ltd 半導体装置
JP2686928B2 (ja) * 1985-08-26 1997-12-08 アンリツ株式会社 シリコン・ゲルマニウム混晶薄膜導電体
FR2597652B1 (fr) * 1986-04-16 1988-07-29 Aerospatiale Boitier de protection de circuits electroniques, durci vis-a-vis des rayons x
GB2199182A (en) * 1986-12-18 1988-06-29 Marconi Electronic Devices Multilayer circuit arrangement
JP2579937B2 (ja) * 1987-04-15 1997-02-12 株式会社東芝 電子回路装置およびその製造方法
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988002552A1 (fr) * 1986-09-26 1988-04-07 General Electric Company Procede et configuration de boitier de circuit integre multipuce
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
EP0380906A2 (fr) * 1989-01-30 1990-08-08 International Business Machines Corporation Dispositif semi-conducteur du type montage sur bande
EP0435530A2 (fr) * 1989-12-21 1991-07-03 General Electric Company Système électronique ou autre dispositif hermétique à interconnexions de haute densité

Also Published As

Publication number Publication date
FR2704692B1 (fr) 1995-11-10
DE4115043A1 (de) 1997-07-17
US5331203A (en) 1994-07-19

Similar Documents

Publication Publication Date Title
FR2704692A1 (fr) Structure d'interconnexion à densité élevée comprenant une chambre et procédé de fabrication.
EP2054929B1 (fr) Procede de fabrication collective de modules electroniques 3d
FR2917234A1 (fr) Dispositif multi composants integres dans une matrice semi-conductrice.
EP2192612A2 (fr) Procédé pour empiler et interconnecter des circuits intégrés
EP1880417A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
FR2797740A1 (fr) Carte de circuit, composant semiconducteur et son procede de fabrication
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
WO2006032611A1 (fr) Dispositif electronique avec repartiteur de chaleur integre
FR2625042A1 (fr) Structure microelectronique hybride modulaire a haute densite d'integration
EP0584349A1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR2983638A1 (fr) Procede de formation d'un circuit integre
FR2767223A1 (fr) Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu
EP0593330A1 (fr) Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composant 3D en résultant
EP0751556A1 (fr) Procédé de réalisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de réception
EP0044247A1 (fr) Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés
EP1657749B1 (fr) Boîtier microélectronique multiplans avec blindage interne
FR2943176A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
FR2570877A1 (fr) Composant semi-conducteur monte en boitier plastique et procede de montage correspondant
FR2529385A1 (fr) Microboitier d'encapsulation de circuits integres logiques fonctionnant en tres haute frequence
WO2003081669A1 (fr) Module de circuits integres et procede de fabrication correspondant
FR2667443A1 (fr) Procede de realisation d'un module hybride.
JP3102885B2 (ja) チャンバを設けた高密度相互接続構造体
FR2710192A1 (fr) Composant micro-onde ayant des caractéristiques fonctionnelles ajustées et procédé d'ajustement.
EP0795908A2 (fr) Circuit hyperfréquence multicouches à éléments actifs intégrés
FR2701336A1 (fr) Structure d'interconnexion à densité élevée, puce de semiconducteur comprenant cette structure et procédé de fabrication.

Legal Events

Date Code Title Description
ST Notification of lapse