CN103281875A - 嵌入式电子线路立体组装基板的方法 - Google Patents

嵌入式电子线路立体组装基板的方法 Download PDF

Info

Publication number
CN103281875A
CN103281875A CN2013102017233A CN201310201723A CN103281875A CN 103281875 A CN103281875 A CN 103281875A CN 2013102017233 A CN2013102017233 A CN 2013102017233A CN 201310201723 A CN201310201723 A CN 201310201723A CN 103281875 A CN103281875 A CN 103281875A
Authority
CN
China
Prior art keywords
printed board
substrate
electronic circuit
embedded
interconnected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102017233A
Other languages
English (en)
Inventor
郑国洪
郑大安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 10 Research Institute
Original Assignee
CETC 10 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 10 Research Institute filed Critical CETC 10 Research Institute
Priority to CN2013102017233A priority Critical patent/CN103281875A/zh
Publication of CN103281875A publication Critical patent/CN103281875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提出了一种嵌入式电子线路立体组装基板的方法，能提高互联组装密度，补充技术保密措施的立体组装基板。本发明通过下述技术方案予以实现：在印制板制造过程中，将平面印制板设置为埋入嵌入式基板，设计面积和高度与布局器件大小、高度、印制板厚度匹配的空腔；先对需要埋入的器件通过表面贴装方式组装在空腔底面，或直接层压埋入印制板设计规划空腔位置，然后再进行层压，通过印制板内印制导线与基板外元器件互联，在埋入器件上方和下方，覆盖一定厚度的印制板基材；印制板层压后，在埋入器件引脚位置通过打孔，埋盲孔技术进行孔金属化以及表面元器贴装和通孔插实现互联，形成以嵌入式基板为载体的立体叠层组装结构。

Description

嵌入式电子线路立体组装基板的方法
技术领域
本发明是关于在高密度多层电路基板上,采用微焊接和封装工艺将构成电路的各种半导体集成电路芯片或微型器件组装起来,形成高密度、高可靠的立体结构的立体组装电子产品板级立体组装基板。
背景技术
现代电子产品正朝着短、小、轻、薄和高可靠、高速度、高性能和低成本的方向发展,特别是机载、箭载和星载电子产品,以及便携式电子产品对体积、重量和可靠性的要求越来越苛刻,要求不断提高电路的组装与互连密度，实现电子产品的微型化、轻量化和高可靠,对电气互联结构及组装技术提出了更高的要求,因此,各类板级立体组装结构形式及互联新方法得到了广泛研究和应用。
板级立体组装结构形式从多个印制板采用垂直互联、侧板互联、凸点互联线缆互联等互联方式实现板与板的各种结构形式互联，逐步发展到在单个印制板上采用器件（包含带独立功能的小印制板组件）层叠、双面组装等各种结构实现印制板（指表面平整的各类印制板）表面的立体组装。
以上各类板级立体组装，均基于印制板正反两个安装表（平）面（也只有两个安装表面），采用多种互联手段实现印制板与元器件的立体组装。
但随着技术的进步和产品需求的不断拓宽，目前的各类立体组装结构形式和互联方法已经不能满足多样化的需求，小型化、多功能需求迫使印制板表面器件密度极高，已经严重影响产品实现；同时，目前的信号传输和信息处理要求，对配对使用的器件间信号传输路径长度及阻抗匹配要求极严，特别是***需要的信号频率在数个GHz量级时，便无法通过较长的键合引线和电路板上过多的互联通路来实现，为了保持信号传输时序一致性和完整性，需要更短并且阻抗匹配的互联，因此，现有技术解决印制板内器件间信号传输时序性的方法，主要采用将配对的器件背靠背设计，（即设计在印制板相同位置的正反面），或将其布置在同一面，采用蛇形线来保证信号传输的路径距离一致和传输阻抗匹配，以保证传输信号的时序一致性。再者在常规印制板设计布线过程中有时为保障两芯片（器件）间信号传输的时序性，会特意延长部分信号的传输路径，但随着传输路径的延长又会影响高频响应、增大传输损耗。
发明内容
本发明的目的是针对目前印制板内器件间信号传输的时序性难以保证，以及高密度化后制造、组装难度大，容易被抄板导致技术保密不易实现的问题，提供一种新的设计结构形式和电气互联新方法，能提高互联组装密度，补充技术保密措施的嵌入式电子线路立体组装基板的方法。
为了实现本发明的上述目的，本发明提供的一种嵌入式电子线路立体组装基板的方法，其特征在于包括下列步骤：
a）在印制板制造过程中，将平面印制板设置为埋入嵌入式基板，设计面积和高度与布局器件大小、高度、印制板厚度匹配的空腔；
b）通过对印制板各层外形控制形成空腔，将薄、小、核心器件布局在印制板空腔内，先对需要埋入的器件通过表面贴装方式组装在空腔底面，或直接层压埋入印制板设计规划空腔位置，然后再进行层压，通过印制板内印制导线与基板外元器件互联，在埋入器件上方和下方，覆盖一定厚度的印制板基材，形成与普通印制板一样的外观；
c）印制板层压后，在埋入器件引脚位置通过打孔，采用印制板埋盲孔技术进行孔金属化实现互联；
d）对嵌入式基板表面元器件采用表面贴装、通孔插装技术，形成以嵌入式基板为载体的立体叠层组装结构。
本发明相比于现有技术具有如下有益效果：
本发明将元器件设计并埋入在印制板内，形成嵌入式基板，并在嵌入式基板上组装元器件，形成嵌入式基板内外器件叠层组装的立体结构形式，可以节省空间，实现产品小型化需求。在相同的面积范围内，由于将部分器件埋入印制板内，使得相同表面积的印制板可以布设更多的元器件，类同于进行了元器件的“堆叠”，从而缩小了面积，充分利用了空间，实现小型化。
本发明所采取的嵌入式基板作为立体组装基础形成立体结构形式，为解决印制板内器件间信号传输的时序性，提供了新的途径和方法。
本发明所采取的“嵌入式基板”立体结构形式，拓展了双面印制板的“面”。在一个印制板上，可以实现元器件的三“面”以至于四“面”（印制板一“面”，及可以组装一层元器件，如我们常说的单面印制板，即是只能在一面上组装元器件，双面印制板，即是在两个面均可以组装元器件）。
本发明所采取的嵌入式基板立体结构形式，拓展了电子产品技术保密途径，可以根据需要，将核心电路、核心器件通过埋入印制板方式进行“隐藏”，可以有效防止被抄板，避免技术泄露，从而实现技术保密。
本发明所采取嵌入式基板立体结构形式的工艺实现方法，通过现有工艺技术，稍加改进或优化，即可实现对这类结构的可靠组装。
附图说明
为了更清楚地理解本发明，现将通过本发明实施例，同时参照附图，来描述本发明，其中：
图1显示的是本发明嵌入式电子线路立体组装基板的剖视图。
图2显示采用嵌入式电子线路立体组装基板制造工艺流程图。
图中：1印制板基材，2表面焊盘，3表面组装器件，4表面器件引脚，5印制板层间互联过孔，6内嵌入器件，7空腔，8印制板内嵌入元器件焊点，9印制板内层传输导线，10印制板内部填充材料。
具体实施方式
参阅图1。在印制电路组件设计、制造流程中，在印制板设计布局时，针对部分器件，在印制板设计时，根据需要，结合元器件封装，在印制板基材1内规划形成印制板内与埋入器件相匹配的各类空腔7、印制板内嵌入元器件焊点8和印制板内层传输导线9，必要时印制板内部填充材料10。在印制板制造过程中，将平面印制板设置为埋入嵌入式基板，设计面积和高度与布局器件大小、高度、印制板厚度匹配的空腔7。根据电路设计，进行印制板基材1内布线设计布局表面组装器件3、器件表面焊盘2和表面器件引脚4，在空腔内外布置器件和印制板层间互联过孔5，包括盲孔、埋孔等，完成各器件间电信号互联传输通道布设。通过印制板制造，在印制板基材1板内埋入有源、无源器件等内嵌入器件6，形成嵌入式电子线路立体组装基板。通过对印制板各层外形控制形成空腔，将薄、小、核心器件布局在印制板空腔内，先对需要埋入的器件通过表面贴装方式组装在空腔底面，或直接层压埋入印制板设计规划空腔位置，然后再进行层压，通过印制板内印制导线与基板外元器件互联，在埋入器件上方和下方，覆盖一定厚度的印制板基材，形成与普通印制板一样的外观。在印制板制造过程中，先将需要埋入的器件装配在印制板中间层，或先封入印制板，通过激光打孔，然后进行孔金属化，形成互联通路，实现板内元器件与其他元器件的互联。通过表面贴装技术、通孔安装技术等互联手段，实现印制板上所有元器件的组装。印制板层压后，在埋入器件引脚位置通过打孔，采用印制板埋盲孔技术进行孔金属化实现互联；对嵌入式基板表面元器件采用表面贴装、通孔插装技术，形成以嵌入式基板为载体的立体叠层组装结构。
参阅图2。首先进行印制板规划，确定需要采用嵌入式电子线路立体组装基板立体结构形式的元器件及位置，并确定印制板内埋入器件需要空腔面积尺寸、深度等，进行印制板结构设计；在此基础上，进行元器件焊盘布设，然后根据电路设计需要，进行印制板内部互联导线布设，形成电性能通路。
完成印制板设计后，进行埋入器件的嵌入式电子线路立体组装基板的印制板制造，通过采用印制板分层，在中间层采用组装互联或直接将需要埋入的器件层压于印制板中间，并通过印制板制作技术，制作互联过孔，实现嵌入式电子线路立体组装基板内埋入器件与其他元器件的电气互联。
在嵌入式电子线路立体组装基板的印制板上元器件，采用表面贴装、再流焊接技术或阶梯焊接工艺技术，实现印制板上所有元器件的可靠组装，形成“嵌入式基板”结构的立体组装组件，达到设计目的。

Claims (5)

1.一种嵌入式电子线路立体组装基板的方法，其特征在于包括下列步骤：
a）在印制板制造过程中，将平面印制板设置为埋入嵌入式基板，设计面积和高度与布局器件大小、高度、印制板厚度匹配的空腔；
b）通过对印制板各层外形控制形成空腔，将薄、小、核心器件布局在印制板空腔内，先对需要埋入的器件通过表面贴装方式组装在空腔底面，或直接层压埋入印制板设计规划空腔位置，然后再进行层压，通过印制板内印制导线与基板外元器件互联，在埋入器件上方和下方，覆盖一定厚度的印制板基材，形成与普通印制板一样的外观；
c）印制板层压后，在埋入器件引脚位置通过打孔，采用印制板埋盲孔技术进行孔金属化实现互联；
d）对嵌入式基板表面元器件采用表面贴装、通孔插装技术，形成以嵌入式基板为载体的立体叠层组装结构。
2.如权利要求1所述的嵌入式电子线路立体组装基板的方法，其特征在于，根据电路设计，进行印制板基材1内布线设计布局表面组装器件3、器件表面焊盘2和表面器件引脚4，在空腔内外布置器件和印制板层间互联过孔5，包括盲孔好埋孔，完成各器件间电信号互联传输通道布设。
3.如权利要求1所述的嵌入式电子线路立体组装基板的方法，其特征在于，在印制板制造过程中，先将需要埋入的器件装配在印制板中间层，或先封入印制板，通过激光打孔，然后进行孔金属化，形成互联通路，实现板内元器件与其他元器件的互联。
4.如权利要求1所述的嵌入式电子线路立体组装基板的方法，其特征在于，完成印制板设计后，进行埋入器件的嵌入式电子线路立体组装基板的印制板制造，通过采用印制板分层，在中间层采用组装互联或直接将需要埋入的器件层压于印制板中间，并通过印制板制作技术，制作互联过孔，实现嵌入式电子线路立体组装基板内埋入器件与其它元器件的电气互联。
5.如权利要求1所述的嵌入式电子线路立体组装基板的方法，其特征在于，在嵌入式电子线路立体组装基板的印制板上元器件，采用表面贴装、再流焊接技术或阶梯焊接工艺技术，实现印制板上所有元器件的可靠组装。
CN2013102017233A 2013-05-28 2013-05-28 嵌入式电子线路立体组装基板的方法 Pending CN103281875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102017233A CN103281875A (zh) 2013-05-28 2013-05-28 嵌入式电子线路立体组装基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102017233A CN103281875A (zh) 2013-05-28 2013-05-28 嵌入式电子线路立体组装基板的方法

Publications (1)

Publication Number Publication Date
CN103281875A true CN103281875A (zh) 2013-09-04

Family

ID=49064271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102017233A Pending CN103281875A (zh) 2013-05-28 2013-05-28 嵌入式电子线路立体组装基板的方法

Country Status (1)

Country Link
CN (1) CN103281875A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104028869A (zh) * 2014-06-30 2014-09-10 哈尔滨工业大学 板级立体封装中板间连接电阻热焊方法
CN105792504B (zh) * 2016-03-01 2018-09-28 中国电子科技集团公司第五十四研究所 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
CN109819590A (zh) * 2019-01-02 2019-05-28 华为终端有限公司 一种光电器件及终端
CN111134671A (zh) * 2019-12-27 2020-05-12 上海交通大学 柔性多通道可重复阵列式HD-sEMG传感器及制备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331203A (en) * 1990-04-05 1994-07-19 General Electric Company High density interconnect structure including a chamber
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN1615676A (zh) * 2002-09-12 2005-05-11 松下电器产业株式会社 电路部件内置模块
DE102007006462A1 (de) * 2007-02-05 2008-08-14 Siemens Ag Elektronische Schaltungsanordnung mit einer ersten und zweiten Leiterplatte
CN101299908A (zh) * 2007-04-30 2008-11-05 三星电机株式会社 用于制造具有嵌入式元件的印刷电路板的方法
CN202697133U (zh) * 2012-07-16 2013-01-23 四川九洲电器集团有限责任公司 一种元器件散热结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5331203A (en) * 1990-04-05 1994-07-19 General Electric Company High density interconnect structure including a chamber
CN1449583A (zh) * 2000-07-25 2003-10-15 Ssi株式会社 塑料封装基底、气腔型封装及其制造方法
CN1615676A (zh) * 2002-09-12 2005-05-11 松下电器产业株式会社 电路部件内置模块
DE102007006462A1 (de) * 2007-02-05 2008-08-14 Siemens Ag Elektronische Schaltungsanordnung mit einer ersten und zweiten Leiterplatte
CN101299908A (zh) * 2007-04-30 2008-11-05 三星电机株式会社 用于制造具有嵌入式元件的印刷电路板的方法
CN202697133U (zh) * 2012-07-16 2013-01-23 四川九洲电器集团有限责任公司 一种元器件散热结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104028869A (zh) * 2014-06-30 2014-09-10 哈尔滨工业大学 板级立体封装中板间连接电阻热焊方法
CN105792504B (zh) * 2016-03-01 2018-09-28 中国电子科技集团公司第五十四研究所 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
CN109819590A (zh) * 2019-01-02 2019-05-28 华为终端有限公司 一种光电器件及终端
WO2020140724A1 (zh) * 2019-01-02 2020-07-09 华为技术有限公司 一种光电器件及终端
CN111134671A (zh) * 2019-12-27 2020-05-12 上海交通大学 柔性多通道可重复阵列式HD-sEMG传感器及制备
CN111134671B (zh) * 2019-12-27 2021-07-06 上海交通大学 柔性多通道可重复阵列式HD-sEMG传感器及制备

Similar Documents

Publication Publication Date Title
US10490887B2 (en) Printed circuit board product with antenna structure and method for its production
CN203015273U (zh) 印制电路板
EP2800463A1 (en) Printed circuit board and fabricating method thereof
US20160278200A1 (en) Method of manufacturing a printed circuit and the corresponding printed circuit
CN108231365A (zh) 包括导电板结构的由器件载体材料制成的电感器
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
CN103281875A (zh) 嵌入式电子线路立体组装基板的方法
CN107027238B (zh) 包括铜填充多径激光钻孔的元件载体
CN103298274A (zh) 一种埋容印制电路板的制作方法以及埋容印制电路板
CN109904082B (zh) 一种基板埋入型三维***级封装方法及结构
CN108900216B (zh) 一种无线传输模组及制造方法
US9980383B2 (en) Laminated circuit substrate
CN104716057B (zh) 具有嵌入部件的集成电路封装***及其制造方法
CN105376926A (zh) 印刷电路板及其制造方法
CN104427747A (zh) 一种内层埋铜的电路板及其加工方法
JP2017123376A (ja) プリント配線板
CN205232575U (zh) 电子装置、电子***和电子设施
WO2021217326A1 (zh) 内埋电路板及其制造方法
US11219120B2 (en) Stress relief opening for reducing warpage of component carriers
US9924600B2 (en) Process for manufacturing a printed circuit board
JP2015026762A (ja) プリント配線板
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN103281876A (zh) 凹坑埋置型电路基板立体组装方法
CN104244570A (zh) 刚柔性印刷电路板及其制造方法
JP6197954B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130904