FR2653951A1 - Convertisseur de niveau. - Google Patents

Convertisseur de niveau. Download PDF

Info

Publication number
FR2653951A1
FR2653951A1 FR9002441A FR9002441A FR2653951A1 FR 2653951 A1 FR2653951 A1 FR 2653951A1 FR 9002441 A FR9002441 A FR 9002441A FR 9002441 A FR9002441 A FR 9002441A FR 2653951 A1 FR2653951 A1 FR 2653951A1
Authority
FR
France
Prior art keywords
level
signal
gate
level converter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9002441A
Other languages
English (en)
Other versions
FR2653951B1 (fr
Inventor
Park Yong-Bo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2653951A1 publication Critical patent/FR2653951A1/fr
Application granted granted Critical
Publication of FR2653951B1 publication Critical patent/FR2653951B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

L'invention concerne un convertisseur de niveau servant à convertir un niveau TTL d'un signal d'entrée en un niveau CMOS, comprenant un circuit de porte NI (1) recevant le signal TTL, un inverseur (INV) connecté au circuit de porte NI, et un circuit (2) de commande de vitesse. On obtient une vitesse de conversion élevée en rendant conducteurs deux transistors PMOS (PI2 et PI4) lorsque le signal TTL passe du niveau haut au niveau bas.

Description

La présente invention concerne des puces semiconduc-
trices, en particulier un convertisseur de niveau servant à convertir un niveau TTL (logique transistor-transistor) d'un signal
d'entrée en un niveau CMOS (métal-oxyde-semiconducteur complémen-
taire).
De façon générale, le niveau du signal TTL est défini comme étant un niveau logique bas s'il est en dessous de 0,8 V, tandis que le niveau est défini comme étant un niveau haut s'il est au-dessus de 2,2 V D'autre part, le niveau du signal CMOS est défini comme étant le niveau logique bas s'il est le niveau de terre (VSS), tandis qu'il est défini comme étant le niveau haut s'il est le niveau de la tension d'alimentation (VCC) Ainsi, lorsqu'un signal TTL est appliqué à des puces semiconductrices CMOS, un convertisseur de niveau est nécessaire pour transformer
le niveau de signal TTL en un niveau de signal CMOS Un convertis-
seur de niveau selon la technique antérieure, qui est représenté sur la figure 1, transforme le niveau de signal TTL en un niveau de signal COMS par tirage vers le haut ou tirage vers le bas dans un
circuit de porte NI 1.
Toutefois, si le niveau d'entrée du signal TTL est 2,2 V, le transistor de tirage vers le haut PMOS (MOS de type P) PI 2 et le transistor de tirage vers le bas NMOS (MOS de type N) NI 2 sont rendus conducteurs en même temps, de sorte que la taille du transistor PMOS PI 2 doit être inférieure à celle du transistor NMOS
NI 2 afin que le signal de sortie soit maintenu comme un niveau bas.
Par conséquent, la vitesse de conversion de la porte NI 1 se ralentit lorsque le signal TTL passe du niveau haut au niveau bas, puisque la taille du transistor PMOS PI 2 est plus petite que celle du transistor NMOS NI 2 Ceci va à l'encontre de la tendance à
l'augmentation de la vitesse de fonctionnement.
C'est un but de l'invention de produire un convertisseur de niveau permettant d'obtenir un fonctionnement à grande vitesse
pour la conversion de niveau d'un signal TTL à un signal CMOS.
Un autre but de l'invention est de produire un convertis-
seur de niveau possédant un circuit de commande de vitesse permet-
tant de commander la vitesse de conversion Ces buts, ainsi que d'autres buts, sont réalisés dans un convertisseur de niveau qui possède un circuit de commande de vitesse entre une borne d'entrée destinée au signal TTL et un inverseur connecté à une borne de sortie. Selon l'invention, il est proposé un convertisseur de niveau qui comporte une porte NI constituée de transistors PMOS et NMOS commandés par un signal de commande et de transistors PMOS et NMOS recevant un signal TTL, un inverseur connecté à une borne de sortie de la porte NI, une partie de couplage destinée à être
commandée par le signal d'entrée TTL, une partie de tension cons-
tante permettant d'établir une tension constante sur une borne de sortie de la partie de couplage, et une partie de commande de vitesse destinée à être commandée par la tension de charge ou de décharge de la partie de couplage et la tension constante de la
partie de tension constante.
La description suivante, conçue à titre d'illustration de
l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1 est un schéma de circuit détaillé d'un convertisseur de niveau selon la technique antérieure; la figure 2 est un schéma de circuit détaillé d'un convertisseur de niveau selon l'invention; et la figure 3 est un diagramme temporel permettant d'effectuer la comparaison entre le convertisseur de niveau de la technique antérieure et un convertisseur de niveau réalisé selon l'invention. Sur la figure 1 est représenté un convertisseur de niveau selon la technique antérieure, dans lequel un signal de commande CS, servant à commander le convertisseur de niveau, est app Liqué aux deux grilles de transistors PMOS P Il et NMOS NI 1 En outre, une paire C de transistors CMOS, constituée d'un transistor de tirage vers le haut PMOS PI 2 et d'un transistor de tirage vers le bas NMOS NI 2, est connectée entre le drain du transistor PMOS P Il et la terre VSS et est activée sur une entrée IN par un signal TTL ayant respectivement comme niveau logique bas 0,8 V et comme niveau logique haut 2,2 V Un inverseur INV est connecté à une borne de sortie de la paire C de transistors CMOS afin d'inverser le signal de tirage vers le haut ou de tirage vers Le bas Ainsi, une porte NI 1 contient des transistors PMOS PI 1 et PI 2 et des transistors
NMOS N Il et NI 2.
Avec cette structure, si le signal de commande CS de niveau haut est appliqué aux deux grilles des transistors PMOS PI 1 et NMOS N Il, le convertisseur de niveau n'est pas actif Toutefois, si le signal de commande CS est de niveau bas, le convertisseur de niveau est validé de sorte que le niveau du signal TTL est converti en un niveau de signal CMOS Ainsi, si le signal TTL a un niveau bas, le transistor PMOS PI 2 de la paire C de transistors CMOS devient conducteur beaucoup plus fortement que le transistor NMOS NI 2 ne le fait, puisque la tension de seuil du transistor NMOS est d'environ 0,8 V et que celle du transistor PMOS est d'environ -0,8 V, de sorte que le signal de sortie de la porte NI 1 est tiré vers le haut et est ensuite produit au titre du niveau haut de 5 V. Cette tension de niveau haut produite par la porte NI 1 est inversée en le niveau bas par l'inverseur INV et fournie à la
sortie OUT.
Inversement, si le signal TTL possède un niveau haut de 2,2 V, le transistor PMOS PI 2 et le transistor NMOS NI 2 sont rendus conducteurs en même temps Ainsi, pour maintenir le niveau de sortie comme niveau bas, il faut que la taille du transistor PMOS
PI 2 soit plus petite que celle du transistor NMOS NI 2.
Ainsi, le transistor NMOS NI 2 devient conducteur plus fortement que le transistor PMOS PI 2, si bien que la tension de sortie VNOR de la porte NI 1 est tirée vers le bas Alors, le signal de sortie de la porte NI 1 devient le niveau bas, et ce signal de sortie est inversé en le niveau haut par l'inverseur INV Toutefois, le fait que le transistor PMOS PI 2 ait une plus petite taille que le transistor NMOS NI 2 ralentit la vitesse de conversion lorsque le signal d'entrée passe du niveau haut au
niveau bas.
La figure 2 est un schéma de circuit détaillé d'un convertisseur de niveau selon l'invention Un signal de commande CS, servant à commander le convertisseur de niveau, est appliqué aux deux grilles de transistors PMOS PI 1 et NMOS N Il de la figure 2 De plus, une paire C de transistors CMOS, constituée d'un transistor de tirage vers le haut PMOS PI 2 et d'un transistor de tirage vers le bas NMOS NI 2, est connectée entre le drain du transistor PMOS PI 1 et la terre VSS et est activée sur une entrée IN par un signal TTL ayant respectivement 0,8 V comme niveau bas et 2,2 V comme niveau haut Une porte NI 1 comporte les transistors PMOS PI 1 et PI 2 et les transistors NMOS N Il et NI 2 De plus, le signal TTL est appliqué à une partie de couplage 3 constituée par un transistor PMOS PI 3, qui assure le couplage avec le signal d'entrée TTL En outre, la source et le drain du transistor PMOS P 3
sont connectés ensemble de manière à former un condensateur.
Ensuite, une partie 4 de tension constante, servant à produire une tension constante, est connectée au transistor PMOS
PI 3 La partie de tension constante 4 est constituée d'un tran-
sistor NMOS NI 3, qui est toujours rendu conducteur, puisque la tension d'alimentation VCC est appliquée à la fois à la grille et au drain de manière à assurer un fonctionnement en diode, et une
résistance R de valeur élevée est connectée à la source du tran-
sistor NMOS NI 3 Le résistance R est faite de silicium poly-
cristallin ou d'un très petit transistor PMOS dont la grille est
connectée à la terre VSS.
De plus, le noeud commun de la source et du drain du transistor PMOS PI 3 de la partie de couplage 3 est connectée à la résistance R de la partie de tension constante 4 En outre, une partie de commande de vitesse 5, constituée d'un transistor PMOS PI 4, qui est rendu conducteur ou non conducteur par couplage avec le signal d'entrée du transistor PMOS PI 3, est connectée En d'autres termes, la grille du transistor PMOS PI 4 de la partie de commande de vitesse 5 est connectée à la borne de sortie de la partie de tension constante 4, tandis que son drain est connecté à la borne de sortie de la paire C de transistors CMOS Un circuit total de commande de vitesse 2 est constitué par la partie de couplage 3, la partie de tension constante 4, et la partie de
commande de vitesse 5.
On va maintenant décrire de façon détaillée le fonction-
nement de l'invention.
Lorsque le signal de commande CS passe au niveau haut, le transistor PMOS PI 1 est rendu non conducteur, si bien que le
convertisseur de niveau est invalidé.
Toutefois, si le signal de commande CS passe au niveau bas, le convertisseur de niveau est validé Tout d'abord, si le convertisseur de niveau est validé et que le signal TTL est dans l'état de niveau bas, la sortie de la porte NI 1 produit un signal de niveau haut, et le signal de niveau haut tiré vers le haut venant de la porte NI 1 est inversé en le signal de niveau bas par l'inverseur INV Ensuite, si le signal TTL est dans l'état de niveau haut, les deux transistors PMOS PI 2 et NMOS NI 2 sont rendus conducteurs en même temps Toutefois, la taille du transistor PMOS PI 2 est plus petite que celle du transistor NMOS NI 2, de sorte que le transistor NMOS NI 2 est rendu conducteur plus fortement que le transistor PMOS PI 2 Ainsi, le signal TTL est tiré vers le bas par le transistor NMOS NI 2 de manière à produire le signal de niveau bas, et le signal de niveau bas est inversé en le signal de niveau
haut par l'inverseur INV et fourni à la sortie OUT.
Ainsi, lorsque le signal TTL passe du niveau bas au niveau haut, les deux transistors PMOS PI 2 et NMOS NI 2 sont rendus conducteurs, mais le signal de sortie de la porte NI 1 prend l'état de niveau bas, puisque la taille du transistor NMOS NI 2 est plus grande que celle du transistor PMOS PI 2 De plus, le signal d'entrée TTL est appliqué à la grille du transistor PMOS PI 3 de la partie de couplage 3 D'autre part, la tension de sortie de référence VR venant de la partie de tension constante 4 est donnée
de manière constante par la différence entre la tension d'alimen-
tation VCC d'une part et, d'autre part, la tension de seuil VT du transistor NMOS NI 3 et la tension de polarisation inverse VBB, c'est-àdire VR = VCC VT VBB Alors, le transistor PMOS PI 4 est rendu non conducteur Toutefois, si la tension d'entrée passe du niveau haut au niveau bas, le transistor NMOS NI 2 de la porte NI 1 est rendu non conducteur, tandis que le transistor PMOS PI 2 est rendu conducteur Par conséquent, la tension de sortie VNOR de la
porte NI 1 prend l'état de niveau haut, mais la vitesse de conver-
sion est ralentie du fait de La taille du transistor PMOS PI 2.
Dans Le même temps, le transistor PMOS PI 3 de La partie de couplage 3 reçoit également le signal d'entrée, de sorte que la tension d'entrée VA descend suffisamment pour rendre conducteur le transistor PMOS PI 4 de la partie de commande de vitesse 5 Ainsi, la tension VA appliquée à la grille du transistor PMOS PI 4 descend en dessous du niveau de référence VR de La partie de tension constante 4 Alors, lorsque La tension TTL passe du niveau haut au niveau bas, le transistor PMOS P 12 de la paire C de transistors CMOS et le transistor PMOS PI 4 de la partie de commande de vitesse sont rendus conducteurs en même temps, ce qui rend plus grande la
vitesse d'élévation de la tension de sortie VNOR de La porte NI 1.
Par conséquent, la tension de sortie OUT de l'inverseur INV devient
basse rapidement.
De plus, après une durée constante, la tension de référence VR de la partie de tension constante 4 revient à la valeur initiale, si bien que le transistor PI 4 est rendu non conducteur, mais la tension de sortie de la porte NI 1 a déjà atteint un état de niveau suffisamment élevé Comme mentionné ci-dessus, dans La conversion du niveau TTL en le niveau CMOS, la vitesse de conversion est très lente puisque le transistor PMOS PI 2 possède une p Lus petite taille que le transistor NMOS NI 2 pour produire le signal de niveau bas dans la porte NI 1 lorsque le
signal d'entrée TTL passe du niveau haut au niveau bas.
Toutefois, l'invention peut augmenter la vitesse de conversion en rendant conducteurs à la fois Le transistor PMOS PI 2 de la paire de transistors CMOS de la porte NI et le transistor PMOS PI 4 de la partie de commande de vitesse 5 lorsque le signal TTL passe du niveau haut au niveau bas De plus, le circuit de commande de vitesse constitué par la partie de couplage, la partie de tension constante et la partie de commande de vitesse est simple, de sorte qu'il est possible de l'utiliser facilement dans
le convertisseur de niveau de la technique antérieure.
Bien entendu, L'homme de l'art sera en mesure d'imaginer,
à partir du dispositif dont la description vient d'être donnée à
titre simplement illustratif et nullement Limitatif, diverses
viariantes et modifications ne sortant pas du cadre de L'invention.

Claims (4)

REVENDICATIONS
1 Convertisseur de niveau, caractérisé en ce qu'il comprend:
un moyen faisant fonction de porte NI comportant un tran-
sistor PMOS (PI 1) et un transistor NMOS (N Il) commandés par un signal de commande (CS) et une paire de transistors CMOS (PI 2, NI 2) recevant un signal TTL; un moyen inverseur connecté audit moyen faisant fonction de porte NI et servant à inverser le signal de sortie dudit moyen faisant fonction de porte NI; et un moyen de commande de vitesse comportant une partie de couplage qui assure le couplage avec le signal TTL, une partie de tension constante qui établit une tension de référence (VR), et une partie de commande de vitesse permettant de commander la vitesse de conversion à l'aide du signal de couplage et de la tension de
référence (VR).
2 Convertisseur de niveau selon la revendication 1,
caractérisé en ce que ladite partie de couplage comporte un tran-
sistor PMOS (PI 3) dont la grille reçoit le signal TTL et dont la
source et le drain sont connectés ensemble.
3 Convertisseur de niveau selon la revendication 1, caractérisé en ce que ladite partie de tension constante comporte un transistor NMOS (NI 3) dont le drain et la grille sont connectés à la tension d'alimentation électrique (VCC) et dont la source est
connectée à une résistance (R) de valeur élevée.
4 Convertisseur de niveau selon la revendication 1, caractérisé en ce que ladite partie de commande de vitesse comporte un transistor PMOS (PI 4) qui est rendu conducteur ou non conducteur par le signal de couplage venant de la partie de couplage et par la
tension constante venant de la partie de tension constante.
Convertisseur de niveau selon la revendication 3,
caractérisé en ce que la résistance (R) est faite de silicium poly-
cristallin ou d'un très petit transistor PMOS dont la grille est
connectée à la terre (VSS).
FR909002441A 1989-10-26 1990-02-27 Convertisseur de niveau. Expired - Lifetime FR2653951B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890015443A KR920006251B1 (ko) 1989-10-26 1989-10-26 레벨변환기

Publications (2)

Publication Number Publication Date
FR2653951A1 true FR2653951A1 (fr) 1991-05-03
FR2653951B1 FR2653951B1 (fr) 1992-02-14

Family

ID=19291059

Family Applications (1)

Application Number Title Priority Date Filing Date
FR909002441A Expired - Lifetime FR2653951B1 (fr) 1989-10-26 1990-02-27 Convertisseur de niveau.

Country Status (5)

Country Link
JP (1) JPH03147419A (fr)
KR (1) KR920006251B1 (fr)
DE (1) DE4006144A1 (fr)
FR (1) FR2653951B1 (fr)
GB (1) GB2238681B (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4127212A1 (de) * 1991-08-16 1993-02-18 Licentia Gmbh Schaltungsanordnung zur pegelumsetzung
KR940005509B1 (ko) * 1992-02-14 1994-06-20 삼성전자 주식회사 승압단속회로및이를구비하는출력버퍼회로
JP3038094B2 (ja) * 1992-12-24 2000-05-08 三菱電機株式会社 半導体集積回路装置の出力回路
DE102007005403A1 (de) 2007-02-03 2008-08-07 Man Roland Druckmaschinen Ag Trennsaugereinrichtung für eine Bogendruckmaschine
DE202010003265U1 (de) 2010-03-08 2010-05-27 Manroland Ag Saugerkopf
DE202011001879U1 (de) 2010-12-16 2011-03-24 Manroland Ag Saugereinrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873233A (ja) * 1981-10-28 1983-05-02 Nec Corp 半導体集積回路
US4593212A (en) * 1984-12-28 1986-06-03 Motorola, Inc. TTL to CMOS input buffer
US4689505A (en) * 1986-11-13 1987-08-25 Microelectronics And Computer Technology Corporation High speed bootstrapped CMOS driver

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258272A (en) * 1979-03-19 1981-03-24 National Semiconductor Corporation TTL to CMOS input buffer circuit
JPS58184821A (ja) * 1982-03-31 1983-10-28 Fujitsu Ltd 昇圧回路
US4501978A (en) * 1982-11-24 1985-02-26 Rca Corporation Level shift interface circuit
JPS6162230A (ja) * 1984-09-04 1986-03-31 Seiko Epson Corp インタ−フエ−ス回路
JPS61170125A (ja) * 1985-01-23 1986-07-31 Oki Electric Ind Co Ltd 出力回路
JPS6213120A (ja) * 1985-07-10 1987-01-21 Mitsubishi Electric Corp 半導体装置
JPS6269719A (ja) * 1985-09-24 1987-03-31 Toshiba Corp レベル変換論理回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5873233A (ja) * 1981-10-28 1983-05-02 Nec Corp 半導体集積回路
US4593212A (en) * 1984-12-28 1986-06-03 Motorola, Inc. TTL to CMOS input buffer
US4689505A (en) * 1986-11-13 1987-08-25 Microelectronics And Computer Technology Corporation High speed bootstrapped CMOS driver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 7, no. 166 (E-188)[1311], 21 juillet 1983; & JP-A-58 73 233 (NIPPON DENKI K.K.) 02-05-1983 *

Also Published As

Publication number Publication date
GB2238681A (en) 1991-06-05
GB2238681B (en) 1994-03-23
KR910008842A (ko) 1991-05-31
DE4006144A1 (de) 1991-05-23
GB9004352D0 (en) 1990-04-25
KR920006251B1 (ko) 1992-08-01
FR2653951B1 (fr) 1992-02-14
DE4006144C2 (fr) 1992-03-05
JPH03147419A (ja) 1991-06-24

Similar Documents

Publication Publication Date Title
FR2520173A1 (fr) Circuit de decalage de niveau pour circuits integres tels que les memoires programmables
FR2667409A1 (fr) Circuit de commande de tension de source.
FR2755318A1 (fr) Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant
FR2798014A1 (fr) Circuit d'alimentation a selecteur de tension
EP0678802B1 (fr) Circuit de limitation de tension avec comparateur à hystérésis
FR2593981A1 (fr) Circuit inverseur d'entree cmos compatible avec des signaux ttl
FR2694851A1 (fr) Circuit de tirage vers un état déterminé d'une entrée de circuit intégré.
EP0328465A1 (fr) Circuit de commande de grille d'un transistor MOS de puissance fonctionnant en commutation
FR2800938A1 (fr) Circuit d'excitation de commutation, circuit de commutation utilisant un tel circuit d'excitation, et circuit convertisseur numerique-analogique utilisant ce circuit de commutation
FR2653951A1 (fr) Convertisseur de niveau.
FR2529410A1 (fr) Amplificateur-tampon a transistors a effet de champ a reduction de bruit ameliore
EP0404634A1 (fr) Circuit d'interface entre deux circuits numériques de natures différentes
FR2599199A1 (fr) Tampon d'entree a cmos a niveau logique transistor-transistor
EP0899921B1 (fr) Circuit d'attaque de ligne symétrique
EP0301979B1 (fr) Circuit de commande de base en pont à blocage contrôlé même en avalanche
FR2656455A1 (fr) Circuit de precharge d'un bus de memoire.
EP0109106A1 (fr) Circuit convertisseur de niveaux de signaux entre une logique de type saturée et une logique de type non saturée
EP1109026B1 (fr) Dispositif de détection d'une haute tension
EP2319179B1 (fr) Dispositif de connexion pour circuit intégré
EP1146732B1 (fr) Dispositif de conversion d'un photosignal en tension dans les senseurs d'images à intégrateurs déportés
FR2654880A1 (fr) Circuit integre de puissance "intelligent" du type mos, pour la commande de l'alimentation d'une charge electrique.
EP0187572B1 (fr) Circuit limiteur d'excursion des tensions logiques, et circuit logique comportant un tel limiteur d'excursion
FR2618962A1 (fr) Porte " ou exclusif " en technologie cmos
FR2648971A1 (fr) Circuit d'interface de sortie entre deux circuits numeriques de natures differentes
FR2599912A1 (fr) Circuit logique cmos compatible ttl, a faible dissipation de puissance dans l'etage d'entree

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20071030