FR2491259A1 - Dispositif a semi-conducteurs et son procede de fabrication - Google Patents

Dispositif a semi-conducteurs et son procede de fabrication Download PDF

Info

Publication number
FR2491259A1
FR2491259A1 FR8118497A FR8118497A FR2491259A1 FR 2491259 A1 FR2491259 A1 FR 2491259A1 FR 8118497 A FR8118497 A FR 8118497A FR 8118497 A FR8118497 A FR 8118497A FR 2491259 A1 FR2491259 A1 FR 2491259A1
Authority
FR
France
Prior art keywords
film
adhesion
chip
semiconductor device
low melting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8118497A
Other languages
English (en)
Other versions
FR2491259B1 (fr
Inventor
Hideharu Yamamoto
Hiroshi Tsuneno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of FR2491259A1 publication Critical patent/FR2491259A1/fr
Application granted granted Critical
Publication of FR2491259B1 publication Critical patent/FR2491259B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8389—Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Joining Of Glass To Other Materials (AREA)

Abstract

DISPOSITIF A SEMI-CONDUCTEURS ET SON PROCEDE DE FABRICATION. DANS LE DISPOSITIF A SEMI-CONDUCTEURS SELON LA PRESENTE INVENTION, UNE PUCE 4 EN SILICIUM EST MONTEE SUR UN SUBSTRAT 1 EN CERAMIQUE AU MOYEN D'UNE MATIERE VITREUSE A BAS POINT DE FUSION. POUR EMPECHER LA PUCE DE SILICIUM D'ETRE DETRUITE PAR LES CONTRAINTES THERMIQUES, ON FIXE LA PUCE A LA MATIERE VITREUSE A BAS POINT DE FUSION EN INTERPOSANT UNE PELLICULE 5 DE RENFORCEMENT D'ADHERENCE, PAR EXEMPLE UNE PELLICULE EN ALUMINIUM, CAPABLE DE PRESENTER UNE BONNE MOUILLABILITE ET UNE GRANDE FORCE DE LIAISON.

Description

249 1 259
Dispositif à semi-conducteur_ et son procédé de fabrication. La présente invention concerne, d'une façon générale,
un dispositif à semi-conducteurs et son procédé de fabrication.
Plus particulièrement, la présente invention concerne, d'une part, une structure dans laquelle un élément à semi-conducteur est collé ou fixé par une liaison à un substrat de boîtier en céramique au moyen d'une matière vitreuse à bas point de
fusion et, d'autre part, un procédé pour réaliser cette struc-
ture.
D'une façon générale, le procédé de montage d'un élément semi-conducteur en silicium (habituellement appelé puce) sur un substrat de boîtier en utilisant une matière vitreuse adhésive dont le point de fusion est bas et qui
présente, par conséquent, une température de travail ou de forma-
tion de liaison de fixation basse d'environ 550'C ou moins
est adoptée pour la fabrication des dispositifs à semi-conduc-
teursdu type à boîtier en céramique scellé par du verre, dans lequel un substrat en céramique et un capot en céramique sont fixés hermétiquement l'un à l'autre à l'aide d'une matière vitreuse adhésive. Dans ce procédé de montage direct d'un élément semi-conducteur sur un substrat isolant au moyen d'une
matière vitreuse adhésive à bas point de fusion pour la fabri-
cation des dispositifs à semi-conducteuracomprenant le dispo-
sitif à semi-conducteursdu type à boîtierencdramique scellé par du verre mentionné ci-dessus,il est connu que la puce risque
d'être détruite lorsqu'il existe une grande différence de coef-
ficient de dilatation thermique entre l'élément semi-conducteur ou la puce et un ensemble de support qui comprend la pellicule
en verre à bas point de fusion à laquelle l'élément semi-
conducteur ou puce doit être collé à l'aide d'un adhésif. Même si la différence de coefficient de dilatation thermique est d'un degré minime, l'élément semi-conducteur ou puce de grande dimension est néanmoins détruit par la contrainte thermique
éventuelle de grande importance qui apparaît lors de la transi-
tion de température qui a lieu lorsque la température passe de
249 1259
la température de collage ou de fixation de la puce à une
température ambiante ou qui est engendrée par suite de varia-
tions notables de la température ambiante à laquelle est
exposé le dispositif à semi-conducteutmà l'état terminé.
A ce sujet, on n'a pas encore compris quel est le mécanisme qui entraîne la destruction de la puce. Dans ces conditions, le procédé de collage ou de fixation d'élément semi-conducteur utilisant la matière vitreuse adhésive à bas point de fusion et procurant un grand avantage en ce sens que l'on peut réduire considérablement le prix de revient, comme connu d'une façon générale dans la technique, est limité dans les applications pratiques par les dimensions de la puce et/ou le type de matière de l'ensemble de support. Par exemple, dans le cas de la fabrication du dispositif à semi-conducteur du type à boîtier en céramique, par collage ou fixation d'une puce de silicium sur un substrat en céramique au moyen d'une matière vitreuse adhésive selon le procédé connu jusqu'à présent, il est pratiquement impossible d'obtenir d'une façon satisfaisante le collage ou la fixation en raison de l'apparition de fissures dans la puce lorsque celle-ci a une taille supérieure à environ 3,0 x 3,0 mm La présente invention a pour objet d'éliminer les inconvénients de la technique classique décrite ci-dessus et de
procurer un procédé qui permet de monter un élément semi-
conducteur ou puce d'une grande dimension sur un substrat en utilisant une matière vitreuse adhésive à bas point de fusion sans risque de destruction de l'élément semi-conducteur, même s 'il existe une grande différence de coefficient de dilatation
thermique entre l'élément semi-conducteur et l'ensemble de sup-
port.
L'enseignement de la présente invention décrit dans le présent exposé est basé sur les résultats d'expérienceset d'étudesanalytiques.menéss par les inventeurs en vue d'étudier le mécanisme de destruction de l'élément semiconducteur en silicium(ou puce en silicium ou de génération de fissures dans cet élément(ou cette puce)dans le cas du procédé de collage ou de fixation classique faisant appel à l'utilisation d'une matière vitreuse adhésive à bas point de fusion. On a constaté,
249 1 259
après une série d'études intensives, que le phénomène de des-
truction de la puce (c'est-à-dire de l'élément semi-conducteur) peut être expliqué par le fait quela résistance mécanique de la liaison, c'est-àdire la force agissant entre le silicium (Si) constituant la puce et une pellicule en verre à bas point de fusion déposée préalablement sur la surface du substrat en céramique constituant l'ensemble de support, est assez faible, de sorte qu'un décollage ou séparation se produit facilement dans la liaison entre le silicium et la pellicule de verre à bas point de fusion sous l'influence de la contrainte thermique, une concentration de contrainte apparaissant à l'interface de la région de décollage ou de séparation avec création de fissures et une destruction finale de la puce. Pour une meilleure compréhension de l'invention, on va décrire ce phénomène de façon plus détaillée en se référant à la figure 1. Sur cette figure, on suppose qu'une puce 4 de siliciumsur la surface supérieure de laquelle ont été réalisés des éléments de circuit, doit être fixée à un substrat 1 en céramique sur lequel on a formé préalablement une pellicule 2 en verre à bas point de fusion en faisant fondre cette pellicule 2 en verre à une
température ambiante de l'ordre d'environ 400'C à environ 450'C.
Dans ce cas, lors du refroidissement de la pellicule 2 en verre, une force de compression indiquée par une flèche P apparaît par suite de la différence de coefficient thermique entre la pellicule 2 de verre et la puce 4 de silicium et cette force agit de manière à gauchir la puce 4 de silicium. A ce propos, on remarquera que le coefficient de dilatation thermique du silicium est d'environ 3,5 x 10 / C, tandis que celui dela matière vitreuse adhésive à bas point de fusion est de l'ordre d'environ 5 x 10 à 6 x 10 6/C. Par suite d'une force de liaison ou d'adhérence inadéquate agissant entre la pellicule 2 de verre et la puce 4 de silicium, il se produit un décollage ou séparation dans une région A, ce qui se traduit par une concentration des contraintes à l'intérieur de la puce 4 de silicium,à l'interface E de la région A de décollage, ce qui donne lieu à l'apparition d'une fissure C. La présente invention est issue des résultats des recherches décrites ci-dessus et est basée sur le fait que la
249 1259
concentration de contrainte dans la puce de silicium et, par conséquent la destruction de cette dernière par suite d'un décollement ou d'une séparation locale des couches, peut être évitée positivement si on colle ou fixe la puce en silicium à la pellicule adhésive en verre à bas point de fusion avec une
solidité telle qu'aucune séparation des couches n'ait lieu.
La présente invention enseigne qu'une pellicule de renforcement de liaison ou d'adhérence en une matière qui présente une bonne fiabilité vis-à-vis de la pellicule de verre à bas point de fusion et qui est capable de créer une force d'adhérence ou de liaison supérieure à celle du silicium est formée préalablement sur une surface arrière ou inférieure de la puce de silicium qui doit être fixée au substrat à l'aide d'une pellicule adhésive en verre à bas point de fusion. La
présente invention sera mieux comprise à la lecture de la des-
cription donnée ci-après en référence aux dessins annexés, sur lesquels:
la figure 1 est une vue en coupe montrant la struc-
ture d'un dispositif à semi-conducteur de la technique antéri-
eure; la figure 2 montre en coupe un élément semi-conducteur
et un ensemble de support à l'état séparé avant d'être inté-
grés dans un dispositif à semi-conducteur- selon un exemple du mode de réalisation de l'invention;
la figure 3 est une vue en coupe du dispositif à semi-
conducteursselon l'invention dans l'état o l'élément semi-
conducteur est monté sur l'ensemble de support; et la figure 4 est une vue en coupe d'un dispositif à
semi-conducteur selon un autre mode de réalisation de l'invention.
En se référant aux figures 2 et 3 qui représentent un
dispositif à semi-conducteursselon un exemple de mode de réa-
lisation de l'invention, la figure 2 représentant un élément semiconducteur dans l'état qu'il présente avant d'être monté sur une surface de montage ou un ensemble de support d'un bloc et la figure 3 montrant en coupe schématique la structure du dispositif à semi-conducteursaprès que l'élément ou puce semi-conducteur a été monté, on voit que la référence 1 désigne un substrat en céramique qui constitue une partie d'un boîtier
24 9 1 2 5 9
en céramique, la référence 2 désigne une pellicule de verre à bas point de fusion destinées fixer l'élément semi-conducteur, c'est-à-dire la puce, au substrat. La pellicule vitreuse 2 est formée sur le substrat 1 à l'endroit d'une cavité ou partie évidée o doit être montéela puce 4. Pour la pellicule vitreuse
à bas point de fusion, on choisit une matière vitreuse présen-
tant une température de collage ou fixation de 550'C au moins
(le point de ramollissement étant plus faible qu'environ 500*C).
Un exemple caractéristique de cette matière vitreuse peut avoir une composition comme suit: PbO.................. 70% en poids B203.10% en poids TiO2 SiO2...............20% en poids ZrO2 En outre, la composition vitreuse peut contenir PbTiO3 comme charge pour régler le coefficient de dilatation thermique qui peut être de l'ordre de 5 x 10 6/OC à 6 x 10 6I C,
par exemple. La température de collage ou fixation de la compo-
sition vitreuse est de l'ordre de 4000C à 4500C.
La pellicule vitreuse 2 à bas point de fusion peut être appliquée à la partie évidée ou en forme de cavité à
l'aide d'un procédé d'impression connu.
La référence 3 désigne une pellicule de verre de scellement qui peut avoir la même composition que la pellicule 2 de verre de fixation de puce à bas point de fusion ou avoir une composition différente de cette pellicule. Le substrat 1 en céramique et les pellicules 2 et 3 eh verre à bas point de fusion peuvent être considérées comme étant globalement un
ensemble de support.
La référence 4 désigne un élément semi-conducteur en silicium ou puce de silicium devant être accolé et fixé à la pellicule 2 de verre à l'endroit de la partie évidée. Il convient de remarquer qu'une pluralité d'éléments de circuit, tels que des transistors à effet de champ MOS,sont formés dans la puce 4 de silicium par des techniques de réalisation de circuit intégré à semi-conducteurs. Cette puce en silicium a une
taille de 5,0 x 5,0 mm, par exemple.Le coefficient de dila.
249 1 259
ation thermique de la puce de silicium elle-même est d'environ
3,5 x î0-6 /C.
La référence 5 désigne une pellicule de renforcement de liaison ou d'adhérence déposée sur la surface inférieure ou de dessous de la puce 4 de silicium.La pellicule de renfor- cement 5 peut être constituée par une pellicule d'aluminium (AI) que l'on utilise fréquemment pour former des câblages dans lesprocédésde fabrication de dispositifs à semi-conducteurs,
Dans le cas de la structure illustrée, la pellicule 5 de ren-
forcement de liaison ou d'adhérence est constituée par une pel-
licule d'aluminium déposée par évaporation et ayant une épais-
seur d'environ un micromètre. La pellicule de renforcement en aluminium peut Jetre formée par d'autres procédés, tels qu'une
pulvérisation ou autre procédé analogue.
L'utilisation de la pellicule d'aluminium évaporeecomme pellicule 5 de renforcement de liaison ou d'adhérence présente l'avantage qu'un même dispositif servant à déposer l'aluminium
par évaporation dans le procédé de formation de câblagesmention-
né ci-dessus peut aussi être utilisé pour déposer la pellicule 5 de renforcement d'adhérence. La pellicule 5 d'aluminium peut
contenir plusieurs pourcentages en poids de silicium mélangé.
En outre, la pellicule 5 de renforcement d'adhérence peut être
formée par de l'oxyde d'aluminium-Al 20. Il convient de mention-
ner que la pellicule 5 de renforcement d'adhérence est formée tout d'abord sur une surface complète d'une gaufre de grandes dimensions avant que cette gaufre soit scindée en pucesde petites
dimensions par un procédé deciuadrillage ou un procédé de décou-
page en cube. Les puces individuelles ainsi formées sont habi-
tuellement vérifiées en ce concerne leurs caractéristiques élec-
triques. Dans ce cas, il est souhaitable que la surface infé-
rieure ou de dessous de la puce soit conductrice de l'électricité
de manière qu'elle puisse servir d'électrode pendant l'essai.
C' est pourquoi la pellicule d'aluminium est préférable à la
pellicule de Al203 comme pellicule 5 de renforcement d'adhérence.
En plus de l'aluminium, la pellicule 5 de renforcement d'adhérence peut être formée de chrome (Cr), de titane (Ti), ou de cuivre (Cu). La pellicule métallique formée d'un tel élément
peut également présenter une forte solidité de liaison en coo-
pération avec la pellicule 2 de verre et, de ce fait, convenir
pour être utilisée comme pellicule 5 de renforcement d'adhérence.
En outre, la pellicule métallique formée de Cr, Ti ou Cu peut servir avantageusement d'électrode au cours de la vérification
de la puce. Parmi les pellicules métalliques mentionnées ci-
dessus, on préfère celles en aluminium du point de vue de l'usi-
nabilité, de l'adhérence et du prix de revient.
L'ensemble de support référencé 6 dans son ensemble, comporte des fils de sortie pour des connexions extérieures bien qu'il n'est pas été représenté sur la figure 2. En outre, un capot (non représenté) en céramique est fixé à l'ensemble de support 6 au moyen de la pellicule 3 de verre à bas point de fusion, grâce à quoi l'élément semi-conducteur ou puce 4
est enfermé hermétiquement.
On va maintenant décrire un procédé pour le montage de l'élément semiconducteur 4 sur l'ensemble de support 6 selon
la présente invention.
Au cours de la première phase, on chauffe l'ensemble de support 6 constitué par le substrat en céramique et les pellicules 2 et 3 de verre à bas point de fusion jusqu'à une température de travail (température de fixation) des pellicules de verre à bas point de fusion dans la plage de 4000C à 4500C de manière à ramollir ainsi la pellicule 2 de verre à bas point de fusion. Dans cet état, on place sur la partie de la cavité servant au montage de la puce,avec l'aide d'une pince ou mandrin muni d'un moyen d'aspiration (non représenté)7l'élément semi-conducteur ou puce 4 sur la surface inférieure ou de dessous
duquel on a formé par évaporation la pellicule 5 d'aluminium.
On applique ensuite une pression de l'ordre de 4 g/mm sur la puce 4 par l'intermédiaire du mandrin. Dans ces conditions, on chauffe la structure complète pendant un temps prédéterminé, par exemple pendant 1 seconde, de manière que la pellicule 2 de verre et la pellicule 5 d'aluminium évaporé fusionnent
ensemble pour être unies solidement. Après une phase de refroi-
dissement, le montage de l'élément semi-conducteur 4 sur la
face de montage de l'ensemble de support 6 est terminé.
Grâce à l'utilisation de la pellicule 5 d'aluminium déposé sur la surface inférieure OLL dessous de la puce 4, la mouillabilité et l'adhérence de la pellicule 2 de verre à la
249 1259
pellicule 3 d'aluminium se trouve accrue notablement. C'est pourquoi il n'est pas nécessaire d'appliquer une pression élevée sur la puce 4 au cours de la phase de chauffage et de liaison ou fixation. Plus spécifiquement, du fait qu'une telle pression élevée G ayant pour effet de noyer la partie infé- rieure de la puce 4 de silicium dans la pellicule 2 de verre de liaison n'est pas nécessaire dans la présente invention, les parties marginales 8 de la puce 4 peuvent être protégées contre les fissures ou les endommagements qui, sans cela, apparaîtraient sous le fait de la pression exercée par le mandrin 7 représenté sur la figure 4. Par contre, dans le procédé connu jusqu'à présent, il est nécessaire que le mandrin 7 applique à la puce 4 de silicium une pression qui est au moins égale à cinq fois celle requise dans le procédé selon la présente invention pour noyer la puce 4 de silicium dans la pellicule 2 de verre en raison des propriétés de liaison inadéquate de la pellicule de verre et de la puce de
silicium. Dans ces conditions, des fissures se forment fréquem-
ment dans les puces. Grâce à la présente invention, on peut diminuer notablement le taux de ces défauts et obtenir une
production élevée.
Du fait que la pellicule 5 d'aluminium formée par évaporation est liée solidement à la pellicule de verre 2 formée dans la partie de montage de puce sur la totalité de la surface de la pellicule d'aluminium 5 dans la présente invention, les contraintes thermiques qui peuvent entraîner la destruction de l'élément semi-conducteur n'apparaissent jamais dans les
conditions d'environnement dans lesquelles le dispositif à semi-
conducteur est utilisé. L'élément semi-conducteur 4 est donc monté sur l'ensemble de support 6 ou substrat en céramique d'une
manière extrêmement satisfaisante.
Selon l'enseignement de la présente invention, on a constaté qu'il était possible de monter la puce de silicium d'une taille d'environ 3,0 x 3,0 mm2 ou plus sur le substrat en céramique en utilisant la pellicule de verre sans apparition de fissure3et sans destruction de la puce de silicium. Dans le cas des modes de réalisation illustrés et décrits cidessus, on a supposé que la puce de silicium devant être montée avait une taille de 5,0 x 5,0 mm. Toutefois, on comprendra facilement qu'une puce de silicium de plus grandesdimensionspourrait être également montée d'une manière satisfaisante. En outre, on a
supposé dans la description qui précède que le substrat sur
lequel la puce de silicium est montée était en céramique. Toutefois, on peut obtenir les effets avantageux similaires
si on utilise de l'oxyde de beryllium à la place de la céramique.
On voit maintenant que, grâce à la présente invention, l'élément semiconducteur peut être monté positivement et solidement sur un substrat d'une manière peu coûteuse sahs qu'il soit nécessaire d'avoir recours à des métaux nobles tels que l'or, etc., grâce à quoi on peut réaliser les dispositifs
à semi-conducteur à un prix de revient considérablement réduit.
24 9 1 2 5 9

Claims (11)

REVENDICATIONS
1. Procédé de fabrication d'un dispositif à semi-
conducteursdans lequel une puce (4) de silicium egt fixée à un substrat isolant (l)au moyen d'une matière vitreuse à. bas point de fusion, caractérisé par le fait qu'une pellicule (5) de renforcement d'adhérence présentant une bonne mouillabilité vis-à-vis de ladite matière vitreuse (2) à bas point de fusion et faisant preuve, en coopération avec ladite matière vitreuse (2),d'une force de liaison supérieure à celle de ladite puce
(4) de silicium est formée préalablement sur une surface infé-
rieure de ladite puce (4)de silicium àlaquelle ladite matière
vitreuse (2) à bas point de fusion doit adhérer.
2. Procédé suivant la revendication 1, caractérisé
par le fait que ladite pellicule (5) de renforcement d'adhé-
rence est constituée par une pellicule métallique.
3. Procédé suivant la revendication 2, caractérisé
par le fait que ladite pellicule métallique (5) est consti-
tuée par une pellicule d'aluminium.
4. Procédé suivant la revendication 2, caractérisé par le fait que ladite pellicule métallique (5) est formée par un métal choisi parmi le groupe comprenant le chrome, le titane
et le cuivre.
5. Procédé suivant la revendication 1, caractérisé par le fait que ladite pellicule (5) de renforcement d'adhérence
est constituée par une pellicule d'oxyde d'aluminium.
6. Procédé suivant l'une quelconque des revendications
1 à 5, caractérisé par le fait que ledit substrat isolant (1) est constitué par un substitut de la céramique et que ladite pellicule (2) de matière vitreuse à bas point de fusion présente
un point de ramollissement qui n'est pas supérieur à 5000C.
7. Dispositif à semi-conducteurs caractérisé par le fait qu'il comprend: un substrat (1) en céramique comportant une surface plate; une pellicule (2) de yerre à. bas point de fusion fixée par une liaison à ladite surface plate du substrat (1) en céramique; une puce (4) de silicium comportant une surface supérieure et une surface inférieure; et une pellicule (5) de renforcement d'adhérence formée sur la surface intérieure de ladite puce (4) de silicium, ladite pellicule (5) de renforcement d'adhérence coopérant avec ladite pellicule (2) de verre à bas point de fusion pour former une liaison plus solide que celle formée par la coopération du silicium de ladite puce (4) de silicium et de
ladite pellicule de verre à bas point de fusion, ladite pelli-
cule (5) de renforcement d'adhérence adhérant à ladite pellicule
(2) de verre à bas point de fusion.
8. Dispositif à semi-conducteurssuivant la revendica-
tion 7, caractérisé par le fait que ladite pellicule (5) de
renforcement d'adhérence est constituée par une pellicule d'a-
luminium.
9. Dispositif à semi-conducteurssuivant la revendica-
tion 7, caractérisé par le fait que ladite pellicule (5) de renforcement d'adhérence est formée par un métal choisi parmi
le groupe comprenant le chrome, le titane et le cuivre.
10. Dispositif à semi-conducteurssuivant la revendi-
cation 7, caractérisé par le fait que ladite pellicule (5) de renforcement d'adhérence est constituée par une pellicule
d'oxyde d'aluminium.
11. Dispositif à semi-conducteur suivant l'une quel-
conque des revendications 7 à 10, caractérisé par le fait
que ladite pellicule de verre à bas point de fusion présente un
point de ramollissement qui n'est pas supérieur à 500'C.
FR8118497A 1980-10-01 1981-09-30 Dispositif a semi-conducteurs et son procede de fabrication Expired FR2491259B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55135869A JPS5762539A (en) 1980-10-01 1980-10-01 Mounting method for semiconductor element

Publications (2)

Publication Number Publication Date
FR2491259A1 true FR2491259A1 (fr) 1982-04-02
FR2491259B1 FR2491259B1 (fr) 1986-07-04

Family

ID=15161666

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8118497A Expired FR2491259B1 (fr) 1980-10-01 1981-09-30 Dispositif a semi-conducteurs et son procede de fabrication

Country Status (6)

Country Link
US (2) US4437228A (fr)
JP (1) JPS5762539A (fr)
DE (1) DE3138718C2 (fr)
FR (1) FR2491259B1 (fr)
GB (1) GB2084399B (fr)
IT (1) IT1144882B (fr)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117242A (ja) * 1982-12-24 1984-07-06 Hitachi Hokkai Semiconductor Kk 半導体装置
GB2134704A (en) * 1983-01-24 1984-08-15 Larontrol Ltd Semiconductor mounting arrangements
US4688075A (en) * 1983-07-22 1987-08-18 Fairchild Semiconductor Corporation Integrated circuit having a pre-attached conductive mounting media and method of making the same
DE3335184A1 (de) * 1983-09-28 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbausteinen
US4729010A (en) * 1985-08-05 1988-03-01 Hitachi, Ltd. Integrated circuit package with low-thermal expansion lead pieces
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4866505A (en) * 1986-03-19 1989-09-12 Analog Devices, Inc. Aluminum-backed wafer and chip
JPH0711461B2 (ja) * 1986-06-13 1995-02-08 株式会社日本自動車部品総合研究所 圧力検出器
US5043535A (en) * 1989-03-10 1991-08-27 Olin Corporation Hermetic cerglass and cermet electronic packages
US5200241A (en) * 1989-05-18 1993-04-06 General Electric Company Metal-ceramic structure with intermediate high temperature reaction barrier layer
US5041396A (en) * 1989-07-18 1991-08-20 Vlsi Technology, Inc. Reusable package for holding a semiconductor chip and method for reusing the package
EP0409004A3 (en) * 1989-07-21 1991-04-03 Kabushiki Kaisha Toshiba Low-melting point glass sealed semiconductor device and method of manufacturing the same
EP0409257A3 (en) * 1989-07-21 1991-04-03 Kabushiki Kaisha Toshiba Low-melting point glass sealed semiconductor device and method of manufacturing the same
US5237206A (en) * 1989-07-21 1993-08-17 Kabushiki Kaisha Toshiba Low-melting point glass sealed semiconductor device and method of manufacturing the same
US5311399A (en) * 1992-06-24 1994-05-10 The Carborundum Company High power ceramic microelectronic package
KR100332967B1 (ko) * 2000-05-10 2002-04-19 윤종용 디지털 마이크로-미러 디바이스 패키지의 제조 방법
US6661102B1 (en) * 2002-01-18 2003-12-09 Advance Micro Devices, Inc. Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress
TWI251910B (en) * 2004-06-29 2006-03-21 Phoenix Prec Technology Corp Semiconductor device buried in a carrier and a method for fabricating the same
US20110128237A1 (en) * 2009-12-02 2011-06-02 Rothkopf Fletcher R Thinned-Portion Substrates
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
DE102012206362B4 (de) * 2012-04-18 2021-02-25 Rohde & Schwarz GmbH & Co. Kommanditgesellschaft Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren
DE102016116499B4 (de) * 2016-09-02 2022-06-15 Infineon Technologies Ag Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1037534A (en) * 1963-03-14 1966-07-27 Ultra Electronics Ltd A method of bonding metal or silicon to glass
DE1914657A1 (de) * 1968-04-03 1970-01-08 Itt Industriesgmbh Deutsche Aufbau fuer Halbleiterelement
US4032350A (en) * 1973-03-12 1977-06-28 Owens-Illinois, Inc. Printing paste vehicle, gold dispensing paste and method of using the paste in the manufacture of microelectronic circuitry components

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256465A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly with true metallurgical bonds
US3405224A (en) * 1966-04-20 1968-10-08 Nippon Electric Co Sealed enclosure for electronic device
US3828425A (en) 1970-10-16 1974-08-13 Texas Instruments Inc Method for making semiconductor packaged devices and assemblies
US3793064A (en) * 1971-11-15 1974-02-19 Du Pont Product and process for cavity metallization of semiconductor packages
JPS5246016B2 (fr) * 1972-06-05 1977-11-21
US4262165A (en) 1976-03-26 1981-04-14 Hitachi, Ltd. Packaging structure for semiconductor IC chip
US4376287A (en) * 1980-10-29 1983-03-08 Rca Corporation Microwave power circuit with an active device mounted on a heat dissipating substrate
US4401767A (en) * 1981-08-03 1983-08-30 Johnson Matthey Inc. Silver-filled glass
JPS5842260A (ja) * 1981-09-07 1983-03-11 Mitsubishi Electric Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1037534A (en) * 1963-03-14 1966-07-27 Ultra Electronics Ltd A method of bonding metal or silicon to glass
DE1914657A1 (de) * 1968-04-03 1970-01-08 Itt Industriesgmbh Deutsche Aufbau fuer Halbleiterelement
US4032350A (en) * 1973-03-12 1977-06-28 Owens-Illinois, Inc. Printing paste vehicle, gold dispensing paste and method of using the paste in the manufacture of microelectronic circuitry components

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 15, no. 10, mars 1973, NEW YORK (US) *

Also Published As

Publication number Publication date
DE3138718C2 (de) 1985-06-27
JPS5762539A (en) 1982-04-15
GB2084399A (en) 1982-04-07
FR2491259B1 (fr) 1986-07-04
IT1144882B (it) 1986-10-29
GB2084399B (en) 1984-09-19
JPH0222540B2 (fr) 1990-05-18
IT8168266A0 (it) 1981-09-30
US4554573A (en) 1985-11-19
US4437228A (en) 1984-03-20
DE3138718A1 (de) 1982-04-22

Similar Documents

Publication Publication Date Title
FR2491259A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
EP3169625B1 (fr) Procédé de fabrication d'un dispositif comprenant un boîtier hermétique sous vide et un getter
KR100454755B1 (ko) 접착재료층을가진반도체몸체및이반도체몸체를접착하기위한방법
US20090102003A1 (en) Package comprising an electrical circuit
WO1999067818A1 (fr) Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
FR2646584A1 (fr) Methode de fabrication de circuits imprimes permettant le montage de composants electroniques
FR2801423A1 (fr) Dispositif semi-conducteur a structure rayonnante, procede de fabrication d'un dispositif semi-conducteur et procede de fabrication d'un instrument electronique
EP0638933A1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
FR2704690A1 (fr) Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
EP3005408B1 (fr) Procédé d'assemblage de deux substrats de nature différente via une couche intermédiaire ductile
FR2779867A1 (fr) Structure de montage et procede de montage d'un dispositif a semi-conducteur
FR2769100A1 (fr) Boitier pour dispositif photosemi-conducteur
FR2580111A1 (fr)
FR2564826A1 (fr) Procede d'assemblage d'au moins deux pieces en ceramique, presentant chacune au moins une surface plane
EP3017467B1 (fr) Procede d'assemblage de deux composants electroniques, de type flip-chip par recuit uv, assemblage obtenu
EP2684434A1 (fr) Procédé d'interconnexion par retournement d'un composant électronique
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
WO2000057467A1 (fr) Procede de fabrication de puces de circuits integres
FR2850489A1 (fr) Procede de realisation d'un module photovoltaique et module photovoltaique realise par ce procede
EP0267862A1 (fr) Elément de compensation de contraintes d'origine thermique ou mécanique, notamment pour circuit imprimé, et procédé de fabrication d'un tel élément mis en oeuvre dans un circuit imprimé
FR2569052A1 (fr) Procede d'interconnexion de circuits integres
JP2000171294A (ja) シリコン赤外線透過窓、その製造方法および赤外線検知素子用気密パッケージ
FR3054721A1 (fr) Module electronique de puissance d'un aeronef et procede de fabrication associe
FR2810454A1 (fr) Detecteur de rayonnements electromagnetiques, et notamment de rayonnements infrarouges, et procede pour la realisation d'un tel detecteur
WO2004016384A1 (fr) Procédé de liaison d'une matière piézo-électrique et d'un substrat

Legal Events

Date Code Title Description
ST Notification of lapse
ST Notification of lapse