FR2569052A1 - Procede d'interconnexion de circuits integres - Google Patents

Procede d'interconnexion de circuits integres Download PDF

Info

Publication number
FR2569052A1
FR2569052A1 FR8412676A FR8412676A FR2569052A1 FR 2569052 A1 FR2569052 A1 FR 2569052A1 FR 8412676 A FR8412676 A FR 8412676A FR 8412676 A FR8412676 A FR 8412676A FR 2569052 A1 FR2569052 A1 FR 2569052A1
Authority
FR
France
Prior art keywords
contact pads
needles
interconnection
interconnected
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8412676A
Other languages
English (en)
Other versions
FR2569052B1 (fr
Inventor
Andre Nicollet
Jacques Rebondy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8412676A priority Critical patent/FR2569052B1/fr
Publication of FR2569052A1 publication Critical patent/FR2569052A1/fr
Application granted granted Critical
Publication of FR2569052B1 publication Critical patent/FR2569052B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

LA PRESENTE INVENTION CONCERNE UN PROCEDE D'INTERCONNEXION PERMETTANT DE RELIER LES PLOTS DE CONTACTS 5, 6 DE DEUX CIRCUITS INTEGRES 1, 2 MONTES COTE A COTE SUR UN SUPPORT 3 OU LES PLOTS DE CONTACT D'UN CIRCUIT INTEGRE ET CEUX DU BOITIER LE CONTENANT. SELON CE PROCEDE : -ON REALISE UN CIRCUIT DE CONNEXIONS COMPORTANT SUR UN SUBSTRAT PASSIF 11 AU MOINS UN RESEAU DE CONNEXION 10 AVEC DES PLOTS DE CONTACT CORRESPONDANT AUX PLOTS DE CONTACT A INTERCONNECTER; -ON MUNIT D'AIGUILLES D'INDIUM 13, 14 AU MOINS UNE SERIE DE PLOTS DE CONTACTS; ET -ON PRESSE LE CIRCUIT DE CONNEXION SUR LES PLOTS DE CONTACT A INTERCONNECTER, L'INTERCONNEXION ETANT REALISEE PAR LES AIGUILLES D'INDIUM. APPLICATION NOTAMMENT A LA CONNEXION D'UN DETECTEUR INFRAROUGE A SON CIRCUIT DE LECTURE.

Description

PROCEDE D'INTERCONNEXION DE CIRCUITS INTEGRES
La présente invention concerne un procédé d'interconnexion de circuits intégrés, plus particulièrement un procédé permettant de relier les plots de contact de deux circuits intégrés montés cbte à côte sur un support ou les plots de contact d'un circuit intégré aux plots du boitier le contenant.
Il existe actuellement de nombreuses techniques pour réaliser cette interconnexion. Parmi ces techniques, la plus simple et la plus utilisée encore actuellement en microélectronique consiste à relier les plots de contact par des fils d'or ou d'aluminium qui sont soudés aux plots par thermocompression ou par ultrasons. Avec cette technique les connexions sont réalisées individuellement, ce qui est long et couteux. D'autre part, la fiabilité diminue avec le nombre de soudures à réaliser.
En conséquence, on a cherché à développer de nouvelles techniques permettant de réaliser une interconnexion sélective sur plusieurs plots de contact en même temps.
Parmi ces techniques, on peut citer notamment, les techniques décrites dans la demande de brevet européen publiée sous le n0 78.194 au nom de THOMSON-CSF. Dans oe cas, les connexions sont réalisées par dépôt sous vide d'une couche métallique à travers un masque ou par dépôt d'une couche métallique suivi d'une photogravure.
Dans les deux cas, la couche métallique est déposée sur les parois latérales des circuits intégrés. Cette couche présente donc un certain nombre de décrochements qui rendent difficile l'utilisation de la photogravure ou la fabrication du masque nécessaires à la réalisation des connexions.
Une autre technique décrite dans un article d'lEEE Transactions on Electron Devices, vol ED-25, n0 i0 d'Octobre 1978 intitulé "A Hybrid Mass-Interconnection Method by electroplating" consiste à réaliser des ponts électrodéposés entre les deux circuits à inter connecter. Toutefois, les connexions obtenues par cette technique sont peu fiables.
D'autre part, les techniques décrites ci-dessus ne permettent pas d'obtenir un pas d'interconnexion inférieur à 100 pm.
La présente invention a pour but de remédier aux incon vénients des techniques de l'art antérieur en proposant un procédé d'interconnexion qui permet de réaliser simplement et rapidement l'interconnexion collective de l'ensemble des plots à interconnecter.
La présente invention a pour objet un procédé d'interconnexion permettant de relier les plots de contact de deux circuits intégrés montes côte à côte sur un support ou les plots de contact d'un circuit intégré et les plots du boitier contenant ledit circuit caractérisé en ce qu'il comporte les étapes suivantes:
- on réalise un circuit de connexion comportant sur un substrat passif au moins un réseau de connexions avec des plots de contact correspondant aux plots de contact à interconnecter;
- on munit d'aiguilles en un métal ou un alliage métallique à bas point de fusion au moins une série de plots de contact, et
- on presse le circuit de connexion sur les plots de contact à interconnecter, l'interconnexion étant réalisée par les aiguilles.Le métal à bas point de fusion est choisi parmi les métaux tels que l'indium, l'étain, le plomb ou le gallium et l'alliage métallique est à base d'un de ces métaux.
De préférence, les aiguilles sont réalisées sur les plots de contact~ du circuit de connexion et sur les plots de contact à interconnecter.
Ainsi, pour consolider les liaisons entre aiguilles et permettre au contact entre le matériau des plots et le matériau des aiguilles de se stabiliser, l'ensemble des circuits est soumis, après l'interconnexion, à un recuit dans une atmosphère neutre.
Avec le procédé de la présente invention, on réalise une interconnexion collective de l'ensemble des plots présentant une très bonne tenue mécanique.
D'autre part, il est possible d'obtenir un pas d'interconnexion très petit, car le circuit de connexion peut comporter plusieurs réseaux de connexions séparés par des couches de passivation.
D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description de divers modes de réalisation faite avec référence aux dessins ci-annexés dans lesquels:
- la figure I est une vue en élévation latérale de circuits intégrés interconnectés selon le procédé de la présente invention
- la figure 2 est une vue en plan de dessus des circuits de la figure I et,
- les figures 3a et 3b sont respectivement une vue en plan schématique et une vue en coupe par A-A de figure 3a d'un autre mode de réalisation du circuit de connexion utilisé dans la présente invention.
Sur les différentes figures les rnêrnes repères désignent les mêmes éléments, mais pour des raisons de clarté, les cotes et proportions des divers éléments ne sont pas respectées.
Le procédé d'interconnexion de la présen#invention sera décrit en se référant à l'interconnexion d'un détecteur infra-rouge, par exemple, une barrette de photodiodes en téllurure de cadnium et de mercure, et d'un circuit de lecture en silicium. Toutefois, il est évident pour l'homme de l'art que le procédé d'interconnexion de la présente invention peut être utilisé pour interconnecter entre eux tous types de circuits intégrés ou un circuit intégré et les plots du boitier contenant ledit circuit, sous réserve que les plots de contact à interconnecter se trouvent sensiblement dans un même plan.
Comme représenté sur les figures J et 2, pour interconnecter, conformément au procédé de la présente invention, une barrette de détecteurs 1 et un circuit de lecture 2, on colle ces deux circuits sur un même substrat 3, par lqntermédiaire d'une colle 4 ou d'une résine.
Le substrat 3 peut être réalisé en silicium, par exemple, et la colle peut être une colle époxy.
Le positionnement des circuits B et 2 est réalisé avec precision pour que les contacts 5 et 6 respectivement de la barrette et du circuit de lecture soient disposés sensiblement dans le mEme plan et selon une géométrie déterminée à quelques microns près après collage. En conséquence, pour réaliser le collage avec précision, on utilise une machine du type "alignement de masque", bien connue de l'homme de l'art.
De préférence, les contacts 5 et 6 prévus sur la barrette I et le circuit de lecture 2 sont réalisés par une double couche de chrome o et d'or présentant respectivement une épaisseur de ZOO A et 2000
A. D'autre part, sur la figure I on a représenté schématiquement les photodiodes réalisées dans la barrette de détecteurs 1. Les photodiodes 7 sont réalisées par implantation d'un dopant n dans un substrat de type p. Le substrat 1 est de plus recouvert d'une couche de passivation 8 en sulfure de zinc sur une épaisseur de I pm.
Concernant le circuit de lecture 2, on a représenté uniquement le plot de contact 6 et une diffusion d'entrée 9.
Pour réaliser l'interconnexion entre les plots 5 et 6 conformément au procédée la présente invention, on réalise un circuit de connexion supplémentaire. Ce circuit de connexion comporte sur un substrat il , en silicium par exemple, passivé par une couche 12 en silice, un réseau de connexions 10. Le réseau de connexions 10 comporte des conducteurs qui se terminent par des plots de contact correspondant exactement aux plots de contact à interconnecter.
Les conducteurs et les plots de contact sont réalisés, par exemple, par une double couche de chrome et d'or en utilisant une technique de photolithogravure ou une technique d'impression bien connues de l'homme de l'art.
Une fois le circuit de connexion réalisé, on munit les plots de ce circuit d'aiguilles en un métal ou un alliage métallique à bas point de fusion. Le métal à bas point de fusion est choisi parmi les métaux tels que l'indium, l'étain, le plomb ou le gallium et l'alliage métallique est à base d'un de ces métaux. De préférence, les aiguilles seront réalisées en indium du fait de sa simplicité d'emploi et de ses propriétés mécaniques. Pour munir les plots du circuit de connexion d'aiguilles d'indium, les aiguilles d'indium 13 sont déposées par évaporation sous vide à travers un masque métallique ne laissant apparaître que les plots de contact.D'autre part, comme représenté sur la figure 1, des aiguilles d'indium 14 ont aussi été déposées, par évaporation sous vide à travers un masque métallique, sur les plots de contact 4 et 6 de la barrette 1 et du circuit de lecture 2. En effet, on a remarqué que la tenue mécanique était meilleure lorsque les aiguilles d'indium 13, 14 étaient déposées des deux côtés. D'autre part, les aiguilles d'indium présentent, de manière typique, une hauteur de 20 pm et un diamètre compris entre 30 et 40 lum.
Ensuite le circuit de connexion Il est positionné sur les circuits 1 et 2 de telle sorte que les aiguilles d'indium 13 soient au contact des aiguilles d'indium 14. Ce positionnement est réalisé soit à l'aide d'un microscope infra-rouge permettant de voir les circuits I et 2 à travers le substrat Il soit à l'aide de repères mécaniques. Une fois le positionnement réalisé, l'interconnexion des circuits se fait par pression en appliquant sur le substrat 11 une force d'environ 1 gramme par aiguilles.
L'ensemble des circuits 1, 2, 11 est alors soumis à un recuit dans une atmosphère neutre pour consolider les liaisons entre les aiguilles d'indium 14 et 13 et permettre au contact or-indium de se stabiliser.
Le procédé d'interconnexion décrit ci-dessus présente un certain nombre d'avantages.
En effet, avec le procédé ci-dessus on réalise une interconnexion collective de l'ensemble des plots du circuit 1 avec les plots du circuit 2.
D'autre part, la tenue mécanique et la fiabilité du dispositif obtenu avec le procédé de la présente invention sont excellentes.
Ainsi, à titre indicatif, lorsque l'on soumet une structure du type décrit ci-dessus à des tests d'arrachement, on obtient les résultats suivants
Pour une struture comprenant 260 aiguilles, la force d'arrachement est typiquement de 80 à 100 grammes.
De plus, le même type de structure a été soumis à des vibrations sinusoidales en cisaillement jusqu'à 40 g sans dégradation.
D'autre part, le dispositif ainsi obtenu présente une bonne résistance aux chocs thermiques et aux cycles thermiques entre 770K et 3000
K.
Dans le cas où l'on utilise des matériaux présentant un coefficient de dilatation éloigné de celui du silicium pour les divers circuits à interconnecter, les aiguilles d'indium sont réalisées avec une hauteur plus importante pour absorber l'écart de dilatation.
De plus le contact électrique est excellent et n'apporte pas de bruit basse fréquence supplémentaire, ce qui est particulièrement important dans le cas du couplage d'un détecteur infra-rouge à un circuit de lecture.
D'autre part, il est possible d'obtenir un pas d'interconnexion très faible avec une excellente fiabilité.
Ainsi comme représenté sur les figures 3a et 3b, le circuit de connexion peut être un circuit multicouches, ce qui permet de diminuer de manière très importante le pas d'interconnexion. Ainsi, le circuit de connexion peut comporter plusieurs niveaux de métallisation, à savoir trois niveaux 10, 10', 10" dans le mode de réalisation représenté, séparés par des couches de passivation 15, 15'. Lorsque les différents niveaux sont réalisés, on ouvre des fenêtres dans les couches de passivation à l'endroit des contacts 16, 16', 16n, et l'on dépose alors les aiguilles d'indium sur ces contacts de la manière décrite ci-dessus. Les aiguilles sont alors réparties en trois rangs de chaque c & é du circuit d'interconnexion. Cela permet la réalisation d'une interconnexion au pas de 20 pm, la largeur des conducteurs 10, 10', 10" étant de 10 Xum.
Diverses modifications peuvent être apportées à la présente invention sans sortir du cadre des revendications.
Par exemple, concernant la réalisation des aiguilles, il est évident pour l'homme de l'art que d'autres procédés de dépôt peuvent être utilisés dans le cadre de la présente invention. En particulier on peut réaliser un dépôt par voie électrolytique à la place d'un dépôt par évaporation sous vide.

Claims (7)

REVENDICATIONS
1. Procédé d'interconnexion permettant de relier les plots de contact (5, 6) de deux circuits intégrés ( 1, 2) montés côte à cate sur un support (3) ou les plots de contact d'un circuit intégré et ceux du boitier le contenant, caractérisé en ce qu'il comporte les étapes suivantes:
- on réalise un circuit de connexion comportant sur un substrat passif (11) au moins un réseau de connexions (10) avec des plots de contact correspondant aux plots de contact à interconnecter,
- on munit d'aiguilles en un métal ou un alliage métallique à bas point de fusion (13, 14) au moins une série de plots de contact, et
on presse le circuit de connexion sur les plots de contact à interconnecter, Pinterconnexion étant réalisée par les aiguilles.
2. Procédé selon la revendication 1, caractérisé en ce que, une fois l'interconnexion réalisée, on soumet l'ensemble à un recuit dans une atmosphère neutre.
3. Procédé selon la revendication B, caractérisé en ce que les aiguilles (13, 14) sont formées sur les plots de contact du circuit de connexion (11) et sur les plots de contact (5, 6) à interconnecter.
4. Procédé selon la revendication 1, caractérisé en ce que les aiguilles sont formées uniquement sur les plots de contact du circuit de connexion.
5. Procédé selon l'une quelconque des revendications I à 4, caractérisé en ce que le métal à bas point de fusion est choisi parmi les métaux tels que l'indium, l'étain, le plomb ou le gallium.
6. Procédé selon l'une quelconque des revendications J à 4, c2ractérise en ce que l'alliage métallique est un alliage à base d'indium d##étain, de plomb ou de gallium.
7. Procédé selon l'une quelconque des revendications I à 6, caractérisé en ce que les aiguilles sont réalisées par évaporation sous vide à travers un masque
3. Procédé selon l'une quelconque des revendications 1 à 7 caractérisé en ce que la hauteur des aiguilles (1X, 14) est choisie en fonction des coefficients de dilatation des substrats des circuits à interconnecter.
9. Procédé selon l'une quelconque des revendications I à 8, caractérisé en ce que le réseau de connexions (10) est réalisé par photolithogravure.
10. Procédé selon lune quelconque des revendications I à 9, caractérisé en ce que plusieurs réseaux de connexions (10, lOi, 1E') séparés les uns des autres par, une couche de passivation (15, 15') sont réalisés sur le substrat (11) du circuit de connexion, des fenêtres étant ouvertes dans la couche de passivation au niveau des plots de contact (16, 16', I 6").
FR8412676A 1984-08-10 1984-08-10 Procede d'interconnexion de circuits integres Expired FR2569052B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8412676A FR2569052B1 (fr) 1984-08-10 1984-08-10 Procede d'interconnexion de circuits integres

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8412676A FR2569052B1 (fr) 1984-08-10 1984-08-10 Procede d'interconnexion de circuits integres

Publications (2)

Publication Number Publication Date
FR2569052A1 true FR2569052A1 (fr) 1986-02-14
FR2569052B1 FR2569052B1 (fr) 1987-05-22

Family

ID=9306969

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8412676A Expired FR2569052B1 (fr) 1984-08-10 1984-08-10 Procede d'interconnexion de circuits integres

Country Status (1)

Country Link
FR (1) FR2569052B1 (fr)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0257119A1 (fr) * 1986-08-22 1988-03-02 Ibm Deutschland Gmbh Système intégré de conducteurs pour circuits intégrés à très grande échelle
EP0266093A2 (fr) * 1986-10-27 1988-05-04 Electric Power Research Institute, Inc Fabrication d'un dispositif semi-conducteur de puissance à couches multiples ayant plusieurs contacts parallèles
FR2644632A1 (fr) * 1988-04-22 1990-09-21 Commissariat Energie Atomique Element de detection constitue de barrettes de detecteurs
EP0568312A2 (fr) * 1992-04-27 1993-11-03 Seiko Instruments Inc. Dispositif semi-conducteur avec circuit de commande sur puce séparée et procédés pour sa fabrication
WO2005091366A2 (fr) * 2004-03-18 2005-09-29 Infineon Technologies Ag Module a semi-conducteur avec substrat de couplage et procede de realisation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2121168A5 (fr) * 1970-12-30 1972-08-18 Lucas Industries Ltd
GB2027272A (en) * 1978-07-24 1980-02-13 Citizen Watch Co Ltd Semiconductor devices
EP0007993A1 (fr) * 1978-07-12 1980-02-20 Siemens Aktiengesellschaft Plaque de conducteurs pour le montage et la connexion électrique de pastilles semiconductrices
JPS5646583A (en) * 1979-09-21 1981-04-27 Denki Onkyo Co Ltd Semiconductor device and manufacture thereof
EP0078480A2 (fr) * 1981-10-28 1983-05-11 Hitachi, Ltd. Procédé pour fondre et lier de la brasure d'une puce à circuit intégré
EP0092041A2 (fr) * 1982-04-19 1983-10-26 International Business Machines Corporation Procédé pour enlever la tension dans un montage de puces de circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2121168A5 (fr) * 1970-12-30 1972-08-18 Lucas Industries Ltd
EP0007993A1 (fr) * 1978-07-12 1980-02-20 Siemens Aktiengesellschaft Plaque de conducteurs pour le montage et la connexion électrique de pastilles semiconductrices
GB2027272A (en) * 1978-07-24 1980-02-13 Citizen Watch Co Ltd Semiconductor devices
JPS5646583A (en) * 1979-09-21 1981-04-27 Denki Onkyo Co Ltd Semiconductor device and manufacture thereof
EP0078480A2 (fr) * 1981-10-28 1983-05-11 Hitachi, Ltd. Procédé pour fondre et lier de la brasure d'une puce à circuit intégré
EP0092041A2 (fr) * 1982-04-19 1983-10-26 International Business Machines Corporation Procédé pour enlever la tension dans un montage de puces de circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENTS ABSTRACTS OF JAPAN, vol. 5, no. 103 (E-64)[775], 3 juillet 1981; & JP - A - 56 46 583 (DENKI ONKIYOU K.K.) 27-04-1981 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0257119A1 (fr) * 1986-08-22 1988-03-02 Ibm Deutschland Gmbh Système intégré de conducteurs pour circuits intégrés à très grande échelle
EP0266093A2 (fr) * 1986-10-27 1988-05-04 Electric Power Research Institute, Inc Fabrication d'un dispositif semi-conducteur de puissance à couches multiples ayant plusieurs contacts parallèles
EP0266093A3 (en) * 1986-10-27 1988-09-28 Electric Power Research Institute, Inc High power multi-layer semiconductive switching device with multiple parallel contacts
FR2644632A1 (fr) * 1988-04-22 1990-09-21 Commissariat Energie Atomique Element de detection constitue de barrettes de detecteurs
EP0462345A1 (fr) * 1988-04-22 1991-12-27 Commissariat A L'energie Atomique Elément de détection constitué de barrettes de détecteurs
EP0568312A2 (fr) * 1992-04-27 1993-11-03 Seiko Instruments Inc. Dispositif semi-conducteur avec circuit de commande sur puce séparée et procédés pour sa fabrication
EP0568312A3 (en) * 1992-04-27 1993-12-29 Seiko Instr Inc Semiconductor device with driver chip and methods of manufacture
US5977575A (en) * 1992-04-27 1999-11-02 Seiko Instruments Inc. Semiconductor sensor device comprised of plural sensor chips connected to function as a unit
WO2005091366A2 (fr) * 2004-03-18 2005-09-29 Infineon Technologies Ag Module a semi-conducteur avec substrat de couplage et procede de realisation
WO2005091366A3 (fr) * 2004-03-18 2006-03-16 Infineon Technologies Ag Module a semi-conducteur avec substrat de couplage et procede de realisation
US7498674B2 (en) 2004-03-18 2009-03-03 Infineon Technologies Ag Semiconductor module having a coupling substrate, and methods for its production

Also Published As

Publication number Publication date
FR2569052B1 (fr) 1987-05-22

Similar Documents

Publication Publication Date Title
US6630735B1 (en) Insulator/metal bonding island for active-area silver epoxy bonding
GB2252452A (en) Hybrid antenna structures
EP0709886A1 (fr) Film conducteur anisotrope pour la microconnectique
EP0662721B1 (fr) Détecteur de rayonnement électromagnétique et procédé de fabrication
FR3018953A1 (fr) Puce de circuit integre montee sur un interposeur
FR2569052A1 (fr) Procede d'interconnexion de circuits integres
US5829665A (en) Fluxless soldering process
EP3035017B1 (fr) Capteur differentiel de temperature
FR2961345A1 (fr) Circuit integre passif
EP1427008B1 (fr) Procédé de fabrication d'un module électronique comportant un composant actif sur une embase
EP0486392B1 (fr) Circuit hybride formé de deux circuits dont les pistes sont reliées par des billes de connexion électrique
EP1147557A1 (fr) Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
EP2040291B1 (fr) Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d'un circuit de lecture semi-conducteur
EP3035018A1 (fr) Capteur differentiel de temperature
JP3505328B2 (ja) 半導体装置およびその製造方法
Clayton et al. Assembly technique for a fine-pitch, low-noise interface; Joining a CdZnTe pixel-array detector and custom VLSI chip with Au stud bumps and conductive epoxy
WO2018002368A1 (fr) Dispositif electronique ayant une banque integree de composants passifs
EP0753990B1 (fr) Dispositif de connexion et procédé de connexion
EP0267862A1 (fr) Elément de compensation de contraintes d'origine thermique ou mécanique, notamment pour circuit imprimé, et procédé de fabrication d'un tel élément mis en oeuvre dans un circuit imprimé
EP1975995B1 (fr) Procédé de soudure de deux éléments entre eux au moyen d'un matériau de brasure
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
EP3886159A1 (fr) Puce d'interconnexion
KR0138843B1 (ko) 전극이 양면에 형성된 광소자의 전극연결방법
FR2933535A1 (fr) Dispositif electronique comprenant une pluralite de composants electroniques rapportes sur un substrat et capteur infrarouge associe
FR2741010A1 (fr) Carte comprenant une unite electronique et procede de fabrication d'une telle carte

Legal Events

Date Code Title Description
ST Notification of lapse