ES2959784T3 - Circuito de tensión de referencia con baja deriva de temperatura - Google Patents
Circuito de tensión de referencia con baja deriva de temperatura Download PDFInfo
- Publication number
- ES2959784T3 ES2959784T3 ES17896753T ES17896753T ES2959784T3 ES 2959784 T3 ES2959784 T3 ES 2959784T3 ES 17896753 T ES17896753 T ES 17896753T ES 17896753 T ES17896753 T ES 17896753T ES 2959784 T3 ES2959784 T3 ES 2959784T3
- Authority
- ES
- Spain
- Prior art keywords
- voltage
- circuit
- pmosfet
- nmosfet
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 32
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 32
- 230000005669 field effect Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 17
- 238000004458 analytical method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101100255205 Caenorhabditis elegans rsa-2 gene Proteins 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Un circuito de voltaje de referencia de deriva de temperatura baja, que comprende una primera unidad de voltaje, una segunda unidad de voltaje y una unidad de amplificación K-fold. La primera unidad de voltaje se utiliza para generar un primer voltaje, estando conectado a tierra un primer extremo del mismo. La unidad de amplificación K-fold se usa para amplificar el primer voltaje en K-fold, estando conectado un primer extremo de la misma a un segundo extremo de la primera unidad de voltaje, y estando conectado un segundo extremo de la misma a un primer extremo de la segunda tensión. unidad, donde K es una constante mayor que cero. La segunda unidad de voltaje se usa para generar un segundo voltaje, con un primer extremo del mismo conectado a un circuito fuente de corriente, y un segundo extremo del mismo estando conectado a un tercer extremo de la primera unidad de voltaje y luego sirviendo como un extremo de salida de un tensión de referencia (VREF). El circuito de voltaje de referencia de deriva de baja temperatura hace que la relevancia entre un voltaje de referencia de salida (VREF) y la temperatura sea extremadamente baja, y tiene un diseño simple para la estructura del circuito del mismo y requiere muy pocos tipos de dispositivos, lo que reduce en gran medida la dificultad y los riesgos del diseño. y teniendo una altísima practicidad y versatilidad. (Traducción automática con Google Translate, sin valor legal)
Description
DESCRIPCIÓN
Circuito de tensión de referencia con baja deriva de temperatura
Campo técnico
La presente divulgación se refiere a un campo técnico de circuito integrado semiconductor, y más particularmente a un circuito de tensión de referencia con baja deriva de temperatura.
Antecedentes
Con el desarrollo de la tecnología y la mejora del nivel de vida, el dispositivo portátil se ha convertido en una de las necesidades de la vida. El diseño del circuito integrado híbrido, como cerebro del dispositivo portátil, se enfrenta a requisitos y retos más complejos y variados mientras se utiliza ampliamente. La piedra angular del circuito integrado híbrido, es decir, el rendimiento de la tensión de referencia, afecta directamente la experiencia de rendimiento del dispositivo portátil terminal. La característica de temperatura de la tensión de referencia determina directamente el rango de temperatura de funcionamiento del dispositivo terminal, y la tensión mínima de funcionamiento del circuito de tensión de referencia limita otro rendimiento importante, es decir, la capacidad de resistencia del equipo terminal. El diseño convencional de la tensión de referencia de la banda prohibida consiste en generar la tensión con un coeficiente de temperatura positivo y la tensión con un coeficiente de temperatura negativo, respectivamente, y luego obtener la tensión de referencia con un coeficiente de temperatura cero mediante cálculo. Es relativamente cómodo generar la tensión con el coeficiente de temperatura negativo, mientras que no es fácil obtener la tensión de referencia con el coeficiente de temperatura positivo. En los modos de implementación convencionales, la tensión de referencia con el coeficiente de temperatura positivo se adquiere mediante una diferencia de tensión entre las tensiones base-emisor de dos transistores que funcionan a diferentes densidades de corriente. Sin embargo, el circuito diseñado que incluye el amplificador operacional es difícil de operar normalmente bajo la condición de una tensión bajo, tal como una tensión por debajo de 2V. Con el fin de reducir el error de adaptación, generalmente se selecciona un mayor número de transistores con tamaños más grandes, y el circuito integrado hecho de esta manera tiene un diseño más grande y un costo más alto.
En la tecnología convencional, se utilizan transistores de efecto de campo en modo de agotamiento para garantizar que el circuito funcione normalmente con una tensión extremadamente baja. Sin embargo, el coeficiente de temperatura de la tensión de referencia de salida no se puede garantizar, por lo que la tensión de referencia de salida fluctúa mucho con la temperatura, y la temperatura tiene un gran impacto en la salida de la tensión de referencia, por lo que es muy difícil satisfacer los requisitos de aplicación de alta precisión.
El documento US6441680B1 divulga un circuito generador de tensión de referencia CMOS que produce una tensión de referencia al tomar la diferencia entre las tensiones compuerta-fuente de dos transistores CMOS de tipo p y de tipo n que funcionan en la región de saturación, en donde una de las tensiones compuerta-fuente se multiplica por un factor de ganancia. Se describen circuitos de diferencia para situaciones en las que los transistores de tipo n o p tienen una mayor dependencia de la temperatura.
El documento CN204808102U proporciona un circuito fuente de referencia de banda prohibida de alta relación de rechazo de fuente de alimentación sin amplificador operacional, que incluye un circuito de generación de corriente de referencia y un circuito de salida, y un circuito de polarización; el circuito de polarización incluye un transistor PMOS de polarización y un transistor NMOS de polarización, el transistor PMOS de polarización está conectado a un transistor PMOS en el circuito de generación de corriente de referencia en paralelo; un drenaje del transistor PMOS de polarización está conectado a un drenaje del transistor NMOS de polarización; una compuerta del transistor NMOS está conectada a un drenaje de un primer transistor NMOS en el circuito de generación de corriente de referencia; una fuente del transistor NMO<s>de polarización está conectada a una fuente de un segundo transistor NMOS en el circuito de generación de corriente de referencia; el drenaje del segundo transistor NMOS está conectado a la compuerta de este; el circuito de salida incluye un primer resistor y un segundo resistor conectados en serie, un triodo cero y un primer triodo conectados en serie.
El documento US2012119819A1 divulga un circuito de corriente que tiene un coeficiente de temperatura selectivo. El circuito de corriente puede incluir: una primera unidad generadora de corriente que genera una primera corriente que tiene una característica de temperatura positiva que aumenta dependiendo de la temperatura; una segunda unidad generadora de corriente que genera una segunda corriente que tiene una característica de temperatura negativa que disminuye dependiendo de la temperatura; una unidad multiplicadora que multiplica y genera cada una de la primera corriente y la segunda corriente; y una unidad de conmutación que sintetiza y emite selectivamente una pluralidad de corrientes emitidas desde la unidad multiplicadora dependiendo de las señales de control de encendido/apagado. El documento CN101598954B divulga un circuito de fuente de tensión de referencia para un tubo MOS de tipo mejora, que solo incluye un transistor NMOS, un transistor PMOS y un resistor sin un transistor NMOS de tipo agotamiento y un transistor PNP longitudinal, y utiliza principalmente las características de diferentes coeficientes lineales de temperatura de las tensiones de umbral de los transistores NMOS y PMOS para realizar la compensación de temperatura con el fin de obtener una fuente de tensión de referencia con menor coeficiente de temperatura. El circuito de fuente de tensión de referencia consta de un circuito de arranque, un circuito de fuente de corriente de referencia y un circuito generador de tensión de referencia; el circuito de arranque está conectado al circuito de fuente de corriente de referencia para arrancar el circuito de fuente de corriente de referencia; el circuito de fuente de corriente de referencia está conectado entre el circuito de arranque y el circuito generador de tensión de referencia, y es arrancado por el circuito de arranque, y proporciona una corriente de polarización para el circuito generador de tensión de referencia; y el circuito generador de tensión de referencia está conectado al circuito de fuente de corriente de referencia que proporciona la corriente de polarización para el circuito generador de tensión de referencia a través de un circuito de imagen especular, y el circuito generador de tensión de referencia genera y emite una tensión de referencia.
El documento CN104977970A divulga un circuito fuente de referencia de banda prohibida sin amplificador operacional con relación de rechazo de fuente de alimentación alta, que incluye un circuito de generación de corriente de referencia y un circuito de salida, y un circuito de polarización; el circuito de polarización incluye un transistor PMOS de polarización y un transistor NMOS de polarización, el transistor PMOS de polarización está conectado a un transistor PMOS en el circuito de generación de corriente de referencia en paralelo; un drenaje del transistor PMOS de polarización está conectado a un drenaje del transistor NMOS de polarización; una compuerta del transistor NMOS está conectada a un drenaje de un primer transistor NMOS en el circuito de generación de corriente de referencia; una fuente del transistor NMOS de polarización está conectada a una fuente de un segundo transistor NMOS en el circuito de generación de corriente de referencia; el drenaje del segundo transistor NMOS está conectado a la compuerta del mismo; el circuito de salida incluye un primer resistor y un segundo resistor conectados en serie, un triodo cero y un primer triodo conectados en serie.
Sumario
En vista de esto, para abordar el problema en la técnica anterior que la temperatura tiene un gran impacto en la tensión de referencia de salida cuando los transistores de efecto de campo de modo de agotamiento se utilizan para asegurar el circuito para operar normalmente baja una tensión extremadamente baja, es necesario proporcionar un circuito de tensión de referencia con baja deriva de temperatura, que normalmente puede operar a una tensión extremadamente baja, haciendo que la relevancia entre la tensión de referencia de salida y la temperatura sea extremadamente baja.
Los objetivos de la presente solicitud se logran mediante un circuito de tensión de referencia con baja deriva de temperatura de acuerdo con la reivindicación 1. Otros desarrollos de la invención se indican en las reivindicaciones dependientes.
Las ventajas de la divulgación son las siguientes: En cuanto al circuito de tensión de referencia con baja deriva de temperatura antes mencionado, se utilizan directamente la primera unidad de tensión y la segunda unidad de tensión que tienen ambas el mismo coeficiente positivo de temperatura o el mismo coeficiente negativo de temperatura, para calcular y obtener el valor de K que satisface K*(dVi/dT)=(dV2/3T) y luego se diseña una unidad de amplificación de K veces basada en el valor de K obtenido mediante cálculo; y la unidad de amplificación de K veces se conecta al circuito, haciendo así que la tensión de referencia de salida tenga una correlación extremadamente baja con la temperatura, o incluso independiente de la temperatura, es decir, consiguiendo que, bajo diferentes temperaturas, las tensiones de referencia de salida no diverjan en gran medida, lo que puede satisfacer los requisitos de aplicación de alta precisión. Además, el circuito tiene una estructura simple, y se requieren pocos tipos de dispositivos, reduciendo así en gran medida la dificultad y los riesgos en el diseño. El circuito de tensión de referencia es muy práctico y versátil en el campo de los circuitos integrados.
Breve descripción de los dibujos
La figura 1 es un diagrama de circuito esquemático de una forma de realización de un circuito de tensión de referencia con baja deriva de temperatura.
La figura 2 es un diagrama de circuito esquemático de una forma de realización específica del circuito de tensión de referencia con baja deriva de temperatura mostrado en la figura 1.
La figura 3 es un diagrama de circuito esquemático de otra forma de realización específica del circuito de tensión de referencia con baja deriva de temperatura mostrado en la figura 1.
La figura 4 es un diagrama de circuito esquemático de otra forma de realización específica del circuito de tensión de referencia con baja deriva de temperatura mostrado en la figura 1.
La figura 5 es un diagrama de circuito esquemático de una forma de realización del circuito de referencia con deriva de baja temperatura que incluye un circuito de fuente de corriente.
La figura 6 es un diagrama de circuito esquemático de otra forma de realización del circuito de referencia con baja deriva de temperatura.
La figura 7 es un diagrama de circuito esquemático de una forma de realización específica del circuito de referencia con baja deriva de temperatura mostrado en la figura 6.
La figura 8 es un diagrama de análisis de tensión continua de una forma de realización del circuito de tensión de referencia con baja deriva de temperatura.
La figura 9 es un diagrama de análisis de temperatura de una forma de realización del circuito de tensión de referencia con baja deriva de temperatura.
La figura 10 es un diagrama de análisis de la relación de rechazo de la fuente de alimentación según una forma de realización del circuito de tensión de referencia con deriva a baja temperatura.
Descripción detallada de las formas de realización divulgadas
Con el fin de hacer más claros los objetivos, soluciones técnicas y ventajas de la presente divulgación, el circuito de tensión de referencia con deriva a baja temperatura de la presente divulgación se describirá con más detalle a continuación a través de formas de realización con referencia a los dibujos adjuntos. Debe entenderse que las formas de realización específicas aquí descritas son meramente ilustrativas de la divulgación, pero no pretenden limitar la presente divulgación.
De las formas de realización descritas a continuación, solo la forma de realización según las Fig. 6 y 7 es una forma de realización según la presente invención. Las otras formas de realización son ejemplos ilustrativos que no forman parte de la presente invención, pero sirven para una mejor comprensión de la presente invención.
En una forma de realización, como se muestra en la figura 1, se proporciona un circuito de tensión de referencia con baja variación de temperatura. El circuito de tensión de referencia incluye una primera unidad de tensión, una segunda unidad de tensión y una unidad de amplificación de K veces. La primera unidad de tensión está configurada para generar una primera tensión, y un primer extremo de la primera unidad de tensión está conectado a tierra. La unidad de amplificación de K veces está configurada para amplificar la primera tensión K veces. Un primer extremo de la unidad de amplificación de K veces está conectado a un segundo extremo de la primera unidad de tensión, y un segundo extremo de la unidad de amplificación de K veces está conectado a un primer extremo de la segunda unidad de tensión, siendo K una constante mayor que cero. La segunda unidad de tensión está configurada para generar una segunda tensión; el primer extremo de la segunda unidad de tensión está conectado a un circuito de fuente de corriente; y un segundo extremo de la segunda unidad de tensión está conectado a un tercer extremo de la primera unidad de tensión para servir como un extremo de salida de la tensión de referencia.
En la forma de realización del circuito de tensión de referencia con baja deriva de temperatura, la primera unidad de tensión genera una primera tensión V1 cuando está en funcionamiento, y la segunda unidad de tensión genera una segunda tensión V2 cuando está en funcionamiento. La tensión Va en el punto A del circuito se determina mediante la unidad de amplificación de K veces y la primera unidad de tensión juntas, es decir, V<a>=K*V<i>, y la tensión de referencia de salida Vref satisface Vref=K*Vi -V2. Para que la tensión de referencia de salida Vref sea independiente de la temperatura, se requiere que 5Vref/3T =K*(5Vi /5T)-(5V2/3T)=0, es decir, K*(dVi/dT)=(dV2/dT). Sin embargo, con respecto a las unidades de tensión primera y segunda comúnmente utilizadas, como un transistor de efecto de campo semiconductor de óxido metálico (MOS-FET) y un transistor, los coeficientes de temperatura de las tensiones disminuyen a medida que aumenta la temperatura, es decir, la unidad de tensión primera y la unidad de tensión segunda comúnmente utilizadas tienen coeficientes de temperatura en la misma dirección, a saber, (3Vi/5T)*(5V2/3T)>0. Para garantizar que K*(dVi/dT) = (5V2/3T), el valor de K tiene que ser una constante mayor que cero (si el valor de K es negativo, no puede satisfacer la ecuación), es decir, el valor de K que satisface la ecuación K*(dVi/dT) = (5V2/3T) se calcula y se obtiene mediante (dVi/dT) y (5V2/3T), y a continuación se diseña la unidad de amplificación de K veces de acuerdo con el valor de K, haciendo así que la tensión de referencia de salida Vref sea independiente de la temperatura.
En cuanto al circuito de tensión de referencia con baja deriva de temperatura en la presente forma de realización, la primera unidad de tensión y la segunda unidad de tensión, ambas con coeficientes de temperatura positivos o coeficientes de temperatura negativos, se utilizan directamente para calcular y obtener el valor de K que satisface K*(dVi/dT) = (3V2/3T), y, a continuación, diseñar una unidad de amplificación de K veces basada en el valor de K obtenido mediante cálculo. La unidad de amplificación de K veces se conecta entre el segundo extremo de la primera unidad de tensión y el primer extremo de la segunda unidad de tensión, haciendo así que la tensión de referencia de salida tenga una correlación extremadamente baja con la temperatura, o incluso independiente de la temperatura, es decir, consiguiendo los efectos de que, bajo diferentes temperaturas, las tensiones de referencia de salida no diverjan mucho, lo que puede satisfacer los requisitos de aplicación de alta precisión. Además, el circuito tiene una estructura sencilla, y se requieren pocos tipos de dispositivos, lo que reduce en gran medida la dificultad y los riesgos en el diseño. El circuito de tensión de referencia tiene una gran viabilidad y versatilidad en el campo de los circuitos integrados.
En este caso, la primera unidad de tensión y la segunda unidad de tensión pueden ser MOSFET o transistores, respectivamente.
En una forma de realización, refiriéndose a la figura 2, la primera unidad de tensión incluye un transistor de efecto de campo semiconductor de óxido metálico de canal N (NMOSFET) MN; la segunda unidad de tensión incluye un transistor de efecto de campo semiconductor de óxido metálico de canal P (PMOSFET) MP; y la unidad de amplificación de K veces incluye un resistor R1 y un resistor R2. En este caso, la fuente del MOSFET MN se conecta a un primer extremo del resistor R2 y luego se conecta a tierra, y la compuerta del NMOSFET MN se conecta a un segundo extremo del resistor R2 y luego se conecta al primer extremo del resistor R1, y el drenaje del NMOSFET MN se conecta al drenaje y a la compuerta del PMOSFE<t>MP para servir como un extremo de salida de la tensión de referencia. La fuente del PMOSFET MP se conecta al segundo extremo del resistor R1 y, a continuación, se conecta a un circuito de fuente de corriente.
La presente forma de realización es una estructura de circuito específica para implementar el diagrama de circuito mostrado en la figura 1, que es una forma de realización preferida. El circuito incluye principalmente un PMOSFET MP (correspondiente a la segunda unidad de tensión), un NMOSFET MN (correspondiente a la primera unidad de tensión) y resistores R1 y R2 (correspondientes a la unidad de amplificación de K veces). Cuando se conecta la alimentación, el circuito de la fuente de corriente genera una corriente I, la corriente I fluye primero a través de los resistores R1 y R2. El transistor NMOS MN se enciende cuando la corriente I, el resistor R2 y el umbral de encendido Vthn del NMOSFET MN satisfacen l*R2 = Vgsn>Vthn, donde Vgsn es la tensión de la compuerta del NMOSFET MN, y en este momento la tensión de la compuerta del NMOSFET MN se baja. Cuando la tensión compuerta-fuente del PMOSFET MP satisface |Vgsp|>|Vthp|, el PMOSFET se enciende, y en este momento, el PMOSFET MP divide la corriente I, reduciendo así las corrientes que fluyen a través de los resistores R1 y R2. Cuando la corriente que fluye a través de los resistores R1 y R2 es demasiado pequeña, se puede saber a partir de l*R2 = Vgsn > Vthn que la tensión de compuerta Vgsn del NMOSFET MN se reducirá, y la corriente de derivación de la corriente I, que fluye a través del PMOSFET MP, también se reduce, aumentando así las corrientes que fluyen a través de los resistores R1 y R2. Finalmente, todo el circuito tiende a estabilizarse tras la repetición de dicho proceso. Cuando el circuito se estabiliza finalmente, la tensión de referencia V<ref>se determina mediante la siguiente ecuación V<ref>= (1 R1/R2) Vgsn-|Vgsp|, donde Vgsp es la tensión compuerta-fuente del PMOSFET MP.
Para el NMOSFET MN y el PMOSFET MP, existen: Vgsn=Vdsatn+Vthn, y |Vgsp| = |Vdsatp| |Vthp|, donde Vdsatn es el valor de variación de tensión del NMOSFET, y Vdsatp es el valor de variación de tensión del PMOSFET. A partir de las ecuaciones anteriores VREF=(1+R1/R2)Vgsn-|Vgsp|, Vgsn=Vdsatn+Vthn, y |Vgsp| = |Vdsatp| |Vthp|, obtenemos que, cuando la corriente I es constante, y si las resistencias de los resistores R1 y R2 son suficientemente grandes, la tensión de referencia V<ref>es independiente de la tensión de alimentación. Cuando la corriente I es constante, y si la relación anchura-longitud del NMOSFET MN y la relación anchura-longitud del PMOSFET MP son suficientemente grandes, los valores de variación de tensión Vdsatn y Vdsatp tienen poco impacto en el NMOSFET MN y en el PMOSFET MP (de forma similar a una tubería de agua, cuando la relación anchura-longitud de la tubería de agua es suficientemente grande, el valor de variación del caudal de agua tiene poco impacto en la tubería de agua). Vgsn y |Vgsp| tienen poca correlación con la corriente I y vienen determinadas principalmente por Vthn y |Vthp|, mientras que Vthn y |Vthp| vienen determinadas por los procesos de producción del NMOSFET MN y del PMOSFET MP. Para la mayoría de los procesos, el coeficiente de temperatura Tgsn de Vgsn y el coeficiente de temperatura Tgsp de |Vgsp| son ambos negativos y satisfacen |Tgsn| < |Tgsp|. Por lo tanto, cuando la relación de R1 a R2 se ajusta correctamente, y satisface (1+R1/R2) |Tgsn| = ITgspI, la tensión de referencia V<ref>es independiente de la temperatura.
En cuanto al circuito de tensión de referencia con baja deriva de temperatura en la presente forma de realización, dos tensiones que tienen coeficientes de temperatura negativos se utilizan para calcular y obtener una tensión con un coeficiente de temperatura cero. Para generar la tensión de referencia, la tensión de alimentación solo necesita ser superior a (1+R1/R2)Vgsn “ Vthn+Vthp, y el circuito de la presente forma de realización se implementa proporcionando solo cuatro dispositivos, incluyendo el PMOSFET MP, el NMOSFET MN, y los resistores R1 y R2. La estructura del circuito de tensión de referencia es extremadamente simple y es fácil de implementar; el diseño del circuito integrado es de tamaño pequeño; y el circuito de tensión de referencia es de gran valor en la aplicación industrial.
En una forma de realización, con referencia a la figura 3, la primera unidad de tensión incluye un transistor NPN QN; la segunda unidad de tensión incluye un transistor PNP QP; y la unidad de amplificación de K veces incluye un resistor R1 y un resistor R2. Cuando el emisor del transistor n Pn QN está conectado al primer extremo del resistor R2 y luego conectado a tierra; la base del transistor NPN QN está conectada al segundo extremo del resistor R2 y luego al primer extremo del resistor R1; y el colector del transistor NPN QN está conectado al colector y a la base del transistor PNP QP para servir como extremo de salida de la tensión de referencia. El emisor del transistor PNP QP se conecta al segundo extremo del resistor R1 y luego se conecta al circuito de fuente de corriente.
La presente forma de realización es una estructura de circuito específica para implementar el diagrama de circuito mostrado en la figura 1, y en lugar del MOSFET en la forma de realización anterior, en esta forma de realización se proporciona un transistor para ahorrar el costo de los dispositivos en los dispositivos del circuito. Dado que el principio de esta forma de realización es similar al de la forma de realización anterior, esta forma de realización no se describirá repetidamente aquí.
En una forma de realización, con referencia a la figura 4, el circuito de tensión de referencia con baja deriva de temperatura puede ser un circuito híbrido de un transistor y un MOSFET, para lograr el efecto de que la tensión de referencia sea independiente de la temperatura.
En una forma de realización, con referencia a la figura 5, el circuito de fuente de corriente incluye un circuito de espejo de corriente. Específicamente, el circuito de espejo actual incluye un PMOSFET MP1, un PMOSFET MP2, un PMOSFET MP3, un NMOSFET MN1, un NMOSFET MN2 y un resistor Rs. Cuando las fuentes del PMOSFET MP1, el PMOSFET MP2 y el PMOSFET MP3 están conectadas a la misma fuente de alimentación; las compuertas del PMOSFET MP2 y el PMOSFET MP3 están conectadas a la compuerta del PMOSFET MP1, y la compuerta del PMOSFET MP3 está conectada al drenaje del PMOSFET MP2. El drenaje del PMOSFET MP1 está conectado al drenaje y a la compuerta del NMOSFET M<n>1, y la fuente del NMOSFET MN1 está conectada a tierra. El drenaje del PMOSFET MP2 está conectado al drenaje del NMOSFET MN2, la compuerta del NMOSFET MN2 está conectada a la compuerta del NMOSFET MN1 y la fuente del NMOSFET MN2 está conectada al resistor Rs y luego conectada a tierra. El drenaje del PMOSFET MP3 está conectado al primer extremo de la segunda unidad de tensión.
En cuanto a la estructura de circuito específica para generar la corriente I en la forma de realización anterior, el circuito de espejo de corriente puede generar la corriente estable I independientemente de la fuente de alimentación. El circuito de espejo actual incluye principalmente un PMOSFET MP1 y un PMOSFET MP2, un NMOSFET MN1 y un NMOSFET MN2, y un resistor Rs. Cuando el PMOSFET MP1 y el transistor PMOS MP2 tienen los mismos tamaños de geometría, y la proporción de los tamaños de geometría del NMOSFET MN1 con respecto al NMOSFET MN2 es 1: k.
De los NMOSFET MN1, MN2 y el resistor Rs, se deduce que: Vgs1 = Vgs2 I * Rs, donde I es la corriente que fluye a través de los NMOSFET MN1 y MN2, y Vgs1 y Vgs2 son, respectivamente, las tensiones de compuerta del NMOSFET MN1 y el NMOSFET MN2. De acuerdo con la fórmula anterior y la ecuación de la corriente de drenaje y la tensión de compuerta del NMOSFET que opera en la región de saturación, se obtiene que I = 2/(un Cox (W/L)n )* 1/(RsA2 )* (1-1/ \ k)A2, donde W/L es la relación ancho-largo del NMOSFET, un es la tasa de migración de electrones del NMOSFET y Cox es la capacitancia por unidad de área de la capa de óxido de compuerta del NMOSFET. A partir de esta fórmula, no es difícil encontrar que la corriente I es independiente de la tensión de suministro (pero sigue siendo función de la temperatura y el proceso), la magnitud de la corriente I está determinada por la resistencia del resistor Rs y el coeficiente de proporción k de los tamaños de geometría del NMOSFET MN2 al NMOSFET MN1.
Los PMOSFET MP y MP3, el NMOSFET MN y los resistores R1 y R2 que se muestran en el circuito de la figura 5 están configurados principalmente para generar la tensión de referencia V<ref>. El PMOSFET MP3 y los PMOSFET MP1, MP2 tienen los mismos tamaños geométricos y juntos forman el circuito de espejo actual. La magnitud de la salida de corriente del PMOSFET MP3 es igual a la magnitud de la corriente I de los Pm Os FET MP1 y MP2.
En base al mismo concepto de la invención, se proporciona además un circuito de tensión de referencia con baja deriva de temperatura. Como se muestra en la figura 6, el circuito incluye una primera unidad de tensión, una segunda unidad de tensión y una unidad de amplificación de K veces. La primera unidad de tensión está configurada para generar una primera tensión y el primer extremo de la primera unidad de tensión está puesto a tierra. La unidad de amplificación de K veces está configurada para amplificar la primera tensión K veces; el primer extremo de la unidad de amplificación de K veces está conectado al segundo extremo de la primera unidad de tensión; y el segundo extremo de la unidad de amplificación de K veces se conecta al tercer extremo de la primera unidad de tensión y luego se conecta al circuito de fuente de corriente, en donde K es una constante mayor que cero. La segunda unidad de tensión está configurada para generar una segunda tensión, el primer extremo de la segunda unidad de tensión está conectado al tercer extremo de la primera unidad de tensión y luego se conecta al circuito de fuente de corriente, y el segundo extremo de la segunda unidad de tensión sirve como extremo de salida de la tensión de referencia.
El principio de funcionamiento del circuito de tensión de referencia con baja deriva de temperatura en la presente forma de realización es similar al del circuito de tensión de referencia con baja deriva de temperatura en las formas de realización anteriores. La primera unidad de tensión genera una primera tensión V1 cuando está en funcionamiento, y la segunda unidad de tensión genera una segunda tensión V2 cuando está en funcionamiento. La tensión V<a>en el punto A del circuito está determinado por la unidad de amplificación de K veces y la primera unidad de tensión juntas, es decir, satisface Va=K*V1 y la tensión de referencia de salida Vref satisface Vref=K*V-i-V2. Para que la tensión de referencia de salida V<ref>sea independiente de la temperatura, se requiere 5V<ref>/3T = K*(3V-i/dT)-(5V2/3T) =0, es decir, K*(dV-i/3T) = (5V2/3T). En cuanto a las unidades de primera y segunda tensión comúnmente utilizadas, tales como el MOSFET y el transistor, los coeficientes de temperatura de sus tensiones disminuyen a medida que aumenta la temperatura. Es decir, las unidades de primera y segunda tensión comúnmente utilizadas tienen los coeficientes de temperatura en la misma dirección, es decir, (3Vi/3T)*(dV2/3T)>0. Para garantizar que K*(dVi/dT) = (3V2/5T), el valor de K debe ser una constante mayor que cero. Durante el diseño del circuito de tensión de referencia con baja deriva de temperatura de la presente forma de realización, es necesario obtener un valor de K que satisfaga la ecuación K*(dVi/dT) = (5V2/3T) mediante el cálculo de acuerdo con (dVi/dT) and (5V2/3T), y luego diseñar una unidad de aumento de K veces de acuerdo con el valor de K, para que la tensión de referencia de salida Vref sea independiente de la temperatura.
En cuanto al circuito de tensión de referencia con baja deriva de temperatura en la presente forma de realización, la primera unidad de tensión y la segunda unidad de tensión que tienen coeficientes de temperatura positivos o coeficientes de temperatura negativos se usan directamente para calcular y obtener el valor de K que satisface la ecuación K*(dVi/dT) = (5V2/3T), y luego diseñar una unidad de amplificación de K veces basada en el valor de K obtenido mediante el cálculo; y la unidad de amplificación de K veces está conectada al circuito, lo que hace que la tensión de referencia de salida tenga una correlación extremadamente baja con la temperatura, o incluso sea independiente de la temperatura, es decir, logrando los efectos que, bajo diferentes temperaturas, las tensiones de referencia de salida no diverjan mucho, lo que puede satisfacer los requisitos de la aplicación de alta precisión. Además, el circuito tiene una estructura simple y se requieren pocos tipos de dispositivos, lo que reduce en gran medida la dificultad y los riesgos en el diseño. El circuito de tensión de referencia tiene muy alta practicabilidad y versatilidad en el campo del circuito integrado.
En la forma de realización de la presente invención, con referencia a la figura 7, la primera unidad de tensión incluye un PMOSFET MP y un MOSF<e>T Mi; la segunda unidad de tensión incluye un NMOSFET MN y un MOSFET M2; y la unidad de amplificación de K veces incluye un resistor Ri y un resistor R2. Cuando: la compuerta del PMOSFET MP está conectada al primer extremo del resistor Ri y al primer extremo del resistor R2; la fuente del PMOSFET MP se conecta al segundo extremo del resistor Ri y luego se conecta al circuito de fuente de corriente; el drenaje del PMOSFET MP está conectado a la compuerta y al drenaje del MOSFET Mi; la fuente del MOSFET Mi está conectada a tierra; y el segundo extremo del resistor R2 está puesto a tierra; la compuerta y el drenaje del NMOSFET MN están conectados al circuito de fuente de corriente; la fuente del NMOSFET MN sirve como extremo de salida de la tensión de referencia y está conectada al drenaje del MOSFET M2; la compuerta del MOSFET M2 está conectada a la compuerta y al drenaje del MOSFET Mi; y la fuente del MOSFET M2 está conectada a tierra.
La presente forma de realización es una estructura de circuito específica para implementar el diagrama de circuito mostrado en la figura 6. El circuito incluye principalmente un PMOSFET M<p>y un MOSFET Mi (correspondiente a una primera unidad de tensión), un NMOSFET MN y un MOSFET M2 (correspondiente a una segunda unidad de tensión), y resistores Ri y R2 (correspondientes a la unidad de amplificación de K veces). Cuando se enciende la fuente de alimentación, el circuito de fuente de corriente genera una corriente I, y la corriente primero fluye a través de los resistores Ri y R2. Cuando la corriente I fluye a través del resistor R i, la tensión de compuerta del PMOSFET MP es menor que la tensión de la fuente debido a la caída de tensión a través del resistor R i. Cuando la tensión de compuerta Vgsp del PMOSFET MP satisface Vgsp = IRi < Vthp, donde Vthp es la tensión umbral del PMOSFET MP, el PMOSFET MP se enciende. Después de encender el POMSFET MP, las tensiones de compuerta del MOSFET Mi y el MOSFET M2 (preferentemente, los MOSFET Mi y M2 son NMOSFET) se elevan y, en este momento, los MOSFET Mi y M2 se encienden. Después de encender el MOSFET M2, la tensión de fuente del NMOSFET MN disminuye. La tensión de compuerta del NMOSFET MN es la tensión en un punto A. Cuando la tensión de compuerta-fuente Vgsn del NMOSf Et MN satisface Vgsn>Vthn, El NMOSFET MN también se enciende y, en este momento, el PMOSFET MP y el NMOSFET MN dividen la corriente I, reduciendo las corrientes que fluyen a través de los resistores Ri y R2. Cuando la corriente que fluye a través de los resistores Ri y R2 es demasiado pequeña, la caída de tensión a través del resistor Ri disminuye y, en este momento, la tensión de compuerta del MOSFET MP está cerca de la tensión de la fuente. Con base en Vgsp=VA-l*Ri, se concluye que la tensión de compuerta del PMOSFET MP aumentará, y que las corrientes en derivación de la corriente I, que fluyen a través del PMOSFET MP y el NMOSFET MN también se reducen, aumentando así las corrientes que fluyen a través de los resistores Ri y R2. Por último, todo el circuito tiende a estabilizarse después de la repetición de dicho proceso. Cuando finalmente se estabiliza el circuito, la tensión de referencia V<ref>se determina mediante la siguiente ecuación: V<ref>= (i Ri/R2) Vgsp - |Vgsn|.
En cuanto al NMOSFET MN y el PMOSFET MP, existen: Vgsn=Vdsatn+Vthn, y |Vgsp|=|Vdsa- tp|+|Vthp|, donde Vdsatn es el valor de variación de tensión del NMOSFET, y Vdsatp es la tensión valor de variación del PMOSFET. De las ecuaciones anteriores Vref = (i Ri/R2) Vgsp - |Vgsn|, Vgsn = Vdsatn Vthn y |Vgsp| = |Vdsatp| |Vthp|, se obtiene que, cuando la corriente I es constante, y si las resistencias de los resistores R i, R2 son suficientemente grandes, la tensión de referencia V<ref>es independiente de la tensión de alimentación. Y cuando la corriente I es constante, y si la relación ancho-largo del NMOSFET MN y la relación ancho-largo del PMOSFET MP son suficientemente grandes, los valores de variación de tensión Vdsatn y Vdsatp tienen poco impacto en el NMOSFET. MN y en el PMOSFET MP. Vgsn y |Vgsp| tienen poca correlación con la corriente I, y están determinadas principalmente por Vthn y |Vthp|, mientras que Vthn y |Vthp| están determinados por los procesos para producir el NMOSFET MN y el PMOSFET MP. Para la mayoría de los procesos, el coeficiente de temperatura Tgsn de Vgsn y Tgsp de |Vgsp| son ambos negativos y satisfacen |Tgsn|>|Tgsp|, por lo tanto, si la relación de Ri a R2 se establece correctamente y satisface (i+R i/R2) |Tgsp| = |Tgsn|, entonces la tensión de referencia Vref es independiente de la temperatura.
En cuanto al circuito de tensión de referencia con baja deriva de temperatura en la presente forma de realización, se utilizan dos tensiones que tienen coeficientes de temperatura negativos para calcular y obtener una tensión que tiene un coeficiente de temperatura cero. Para generar la tensión de referencia, la tensión de suministro solo necesita ser mayor que (1+R1/R2) Vgsp » Vthn+Vthp, y el circuito de esta forma de realización se implementa proporcionando solo el p Mo SFET MP, el NMOSFET Mn , el MOSFETM1, el MOSFET M2 y los resistores R1 y R2. La estructura de la tensión de referencia es extremadamente simple y fácil de implementar; el diseño del circuito integrado es de tamaño pequeño; y el circuito de tensión de referencia es de gran valor en la aplicación industrial.
En una forma de realización, que no forma parte de la presente invención, la primera unidad de tensión incluye un transistor PNP QP y un transistor Q1; la segunda unidad de tensión incluye un transistor NPN QN y un transistor Q2; y la unidad de amplificación de K veces incluye un resistor R1 y un resistor R2. La base del transistor PNP QP está conectada al primer extremo del resistor R1 y al primer extremo del resistor R2. En el que, la base del transistor PNP QP está conectada al primer extremo del resistor R1 y al primer extremo del resistor R2, y luego se conecta al circuito de fuente de corriente; el colector del transistor PNP QP está conectado a la base y al colector del transistor Q1; el emisor del transistor Q1 está puesto a tierra; el segundo extremo del resistor R2 está conectado a tierra; la base y el colector del transistor NPN QN están conectados al circuito de fuente de corriente; el emisor del transistor NPN QN sirve como extremo de salida de la tensión de referencia y está conectado al colector del transistor Q2; la base del transistor Q2 está conectada a la base y al colector del transistor Q1, y el emisor del transistor Q2 está puesto a tierra.
La presente forma de realización que no forma parte de la presente invención es una estructura de circuito específica para implementar el diagrama de circuito mostrado en la figura 6, y en lugar del MOSFET en la forma de realización anterior, en esta forma de realización se proporciona un transistor para ahorrar el costo de los dispositivos del circuito. Dado que el principio de esta forma de realización es similar al de la forma de realización anterior, esta forma de realización no se describirá repetidamente aquí.
En una forma de realización, el circuito de fuente de corriente incluye un circuito de espejo de corriente. Específicamente, el circuito de espejo actual incluye un PMOSFET MP1, un PMOSFET MP2, un PMOSFET MP3, un NMOSFET MN1, un NMOSFET MN2 y un resistor Rs. En el que, las fuentes del PMOSFET MP1, el PMOSFET MP2 y el PMOSFET MP3 están conectadas a la misma fuente de alimentación; las compuertas del PMOSFET MP2 y del PMOSFET MP3 están conectadas a la compuerta del PMOSFET MP1; y la compuerta del PMOSFET MP3 está conectada al drenaje del PMOSFET MP2. El drenaje del PMOSFET MP1 está conectado al drenaje y la compuerta del NMOSFET MN1; y la fuente del NMOSFET MN1 está conectada a tierra. El drenaje del P<m>O<s>FET MP2 está conectado al drenaje del NMOSFET MN2; la compuerta del NMOSFET MN2 está conectada a la compuerta del NMOSFET MN1; la fuente del NMOSFET MN2 se conecta al resistor Rs y luego se conecta a tierra; y el drenaje del PMOSFET MP3 está conectado al primer extremo de la segunda unidad de tensión.
La presente forma de realización es una estructura de circuito específica para generar la corriente estable I independiente de la fuente de alimentación. El principio de generación de la corriente I se describe en detalle en las formas de realización anteriores y no se describirá repetidamente aquí.
Para ilustrar mejor el circuito de tensión de referencia con baja deriva de temperatura en la forma de realización anterior, la ilustración se proporciona en combinación con los resultados de la simulación de parámetros relevantes del circuito de tensión de referencia con baja deriva de temperatura de la siguiente manera: la figura 8 es un diagrama de análisis de tensión CC de una forma de realización del circuito de tensión de referencia con baja deriva de temperatura, y muestra la variación de la tensión de referencia con la tensión de suministro que varía de 1 V a 6 V. La línea en el cuadro superior de la figura simula la variación de la tensión de alimentación. Se puede ver en la figura que la variación simulada de la tensión de suministro es consistente con la tensión de suministro real, y el valor de variación de la tensión de suministro es 4,4 V, es decir, la tensión de suministro varía de 1,607 V a 6 V. La línea en el cuadro central de la figura simula la variación de la tensión de referencia con la tensión de suministro modificado, en donde el punto M5 indica que una tensión de referencia correspondiente al tensión de suministro de 1595 V es 679,1 mV. La línea antes del punto M5 muestra que el circuito se está estableciendo y se encuentra en un estado inestable. El punto M6 indica que una tensión de referencia correspondiente a la tensión de alimentación de 4,724 V es 702,6 mV. El punto M3 indica que el valor de variación de la tensión de referencia es 37,91 mV cuando el valor de variación de la tensión de alimentación es 4,4 V. La línea en el cuadro inferior de la figura simula la variación de la corriente de referencia con la tensión de suministro modificado. El punto M9 indica que una corriente de referencia correspondiente a la tensión de alimentación de 1,598 V es 1,696 mA; el punto M10 indica que la corriente de referencia correspondiente a la tensión de alimentación de 5V es 2,019 mA; y el punto M6 indica que una variación correspondiente de la corriente de referencia es 565,6 mA cuando la variación de la tensión de suministro es 4,396 V. Como se puede ver en la figura, cuando la tensión de suministro es 1,595 V, la tensión de referencia puede operar normalmente, es decir, la tensión de referencia puede funcionar bajo una tensión de suministro extremadamente bajo y la tensión de funcionamiento de la tensión de referencia puede ser tan bajo como 1,595 V.
La figura 9 es un diagrama de análisis de temperatura de una forma de realización del circuito de tensión de referencia con baja deriva de temperatura, y muestra variaciones en la relación entre una tensión de referencia y una temperatura. Cuando el punto MO indica que una variación de 13,75 mV en la tensión de referencia corresponde a una variación de 95,20 C en una temperatura cuando el coeficiente de temperatura es positivo. Como se puede ver en la figura, cuando la temperatura varía mucho, la tensión de referencia solo varía un poco, es decir, la temperatura tiene poco impacto en los datos de la tensión de referencia, y la correlación entre la tensión de referencia de salida y la temperatura es extremadamente baja. La figura 10 es un diagrama de análisis de la relación de rechazo de la fuente de alimentación según una forma de realización del circuito de tensión de referencia con deriva de baja temperatura, y muestra que cuando la frecuencia es inferior a 43,13 kHz, la señal de ruido de la fuente de alimentación se puede reducir al 1 % (- 41,97 dB). De este modo, cuando el circuito de esta forma de realización tiene cierto ancho de banda (43,13 kHz), la fuente de alimentación tiene buena capacidad antiinterferencia y puede generar bien la tensión de referencia; cuando el circuito excede cierto ancho de banda (como exceder 43,13 kHz), la fuente de alimentación tiene una capacidad antiinterferencia deficiente. Por lo tanto, el entorno operativo óptimo del circuito de la forma de realización anterior está limitado al ancho de banda por debajo de 43,13 kHz. Puede verse en las simulaciones anteriores en la figura 8 a figura 10 que, cuando la temperatura varía mucho, la tensión de referencia varía solo un poco, es decir, el circuito de tensión de referencia con baja deriva de temperatura en la forma de realización anterior logra los efectos de que la correlación entre la tensión de referencia de salida y la temperatura es extremadamente baja, y eso en un determinado entorno operativo, el circuito tiene una gran capacidad antiinterferencia y puede satisfacer los requisitos de aplicación de alta precisión.
En cuanto al circuito de tensión de referencia con deriva de baja temperatura en la forma de realización anterior, la primera unidad de tensión y la segunda unidad de tensión que tienen coeficientes de temperatura positivos o coeficientes de temperatura negativos se usan directamente para calcular y obtener el valor de K que satisface K*(5V-i/DT)=(dV2/üT), y luego diseñar una unidad de amplificación de K veces basada en el valor de K obtenido mediante el cálculo; y la unidad de amplificación de K veces está conectada al circuito, lo que hace que la tensión de referencia de salida tenga una correlación extremadamente baja con la temperatura, o independiente de la temperatura, es decir, logrando los efectos que, bajo diferentes temperaturas, las tensiones de referencia de salida no divergen mucho, lo que puede satisfacer los requisitos de la aplicación para alta precisión. Es más, el circuito tiene una estructura simple y se requieren pocos tipos de dispositivos, lo que reduce en gran medida la dificultad y los riesgos del diseño. El circuito de tensión de referencia tiene muy alta practicabilidad y versatilidad en el campo del circuito integrado.
Claims (3)
1. Un circuito de tensión de referencia con baja deriva de temperatura, que comprende una primera unidad de tensión, una segunda unidad de tensión y una unidad de amplificación de K veces; en donde,
la primera unidad de tensión está configurada para generar una primera tensión,
un primer extremo de la primera unidad de tensión está conectado a tierra; la unidad de amplificación de K veces está configurada para amplificar la primera tensión K veces, en donde K es una constante mayor de cero;
un primer extremo de la unidad de amplificación de K veces está conectado a un segundo extremo de la primera unidad de tensión;
un segundo extremo de la unidad de amplificación de K veces está conectado a un primer extremo de la segunda unidad de tensión;
la segunda unidad de tensión está configurada para generar una segunda tensión;
el primer extremo de la segunda unidad de tensión está conectado a un tercer extremo de la primera unidad de tensión y a un circuito de fuente de corriente (I);
un segundo extremo de la segunda unidad de tensión sirve como un extremo de salida de una tensión de referencia;
la primera unidad de tensión comprende un primer transistor de efecto de campo semiconductor de óxido de metal de canal P, PMOSFET, (MP) y un primer transistor de efecto de campo semiconductor de óxido de metal de canal N, NMOSFET (M1);
la segunda unidad de tensión comprende un segundo NMOSFET (MN) y un tercer NMOSFET (M2);
la unidad de amplificación de K veces comprende un primer resistor (R1) y un segundo resistor (R2); en donde,
una fuente del segundo NMOSFET (MN) está conectada a un drenaje del tercer NMOSFET (M2) y sirve como el extremo de salida de la tensión de referencia;
una compuerta y un drenaje del segundo NMOSFET (MN) están conectados al circuito de fuente de corriente (I);
una compuerta del tercer NMOSFET (M2) está conectada a una compuerta y un drenaje del primer NMOSFET (M1) y a un drenaje del primer p Mo SFET (MP);
una fuente del tercer NMOSFET (M2) está conectada a tierra;
una compuerta del primer PMOSFET (MP) está conectada a un primer extremo del primer resistor (R1) y un primer extremo del segundo resistor (R2);
una fuente del primer PMOSFET (MP) está conectada a un segundo extremo del primer resistor (R1) y al circuito de fuente de corriente (I);
una fuente del primer NMOSFET (M1) está conectada a tierra;
un segundo extremo del segundo resistor (R2) está conectado a tierra.
2. El circuito de tensión de referencia con baja deriva de temperatura de acuerdo con la reivindicación 1, en donde el circuito de fuente de corriente (I) comprende un circuito de espejo de corriente.
3. El circuito de tensión de referencia con baja deriva de temperatura de acuerdo con la reivindicación 2, que se caracteriza por que el circuito de espejo de corriente comprende un segundo PMOSFET (MP1), un tercer PMOSFET (MP2), un cuarto PMOSFET (MP3), un cuarto NMOSFET (MN1), un quinto NMOSFET (MN2) y un tercer resistor (Rs), en donde:
una fuente del segundo PMOSFET (MP1), una fuente del tercer PMOSFET (MP2) y una fuente del cuarto PMOSFET (MP3) están conectadas a la fuente de alimentación; una compuerta del tercer PMOSFET (MP2) y una compuerta del cuarto PMOSFET (MP3) están conectadas a una compuerta del segundo PMOSFET (MP1); y la compuerta del cuarto PMOSFET (MP3) está conectada a un drenaje del tercer PMOSFET (MP2);
un drenaje del segundo PMOSFET (MP1) está conectado a un drenaje y una compuerta del cuarto NMOSFET (MN1); una fuente del cuarto NMOSFET (MN1) está conectada a tierra;
el drenaje del tercer PMOSFET (MP2) está conectado a un drenaje del quinto NMOSFET (MN2); una compuerta del quinto NMOSFET (MN2) está conectada a una compuerta del cuarto NMOSFET (MN1); y una fuente del quinto NMOSFET (MN2) está conectada al tercer resistor (Rs) y a tierra;
un drenaje del cuarto PMOSFET (MP3) está conectado al primer extremo de la segunda unidad de tensión.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710083188.4A CN106774594B (zh) | 2017-02-16 | 2017-02-16 | 低温漂基准电压电路 |
| PCT/CN2017/106875 WO2018149166A1 (zh) | 2017-02-16 | 2017-10-19 | 低温漂基准电压电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2959784T3 true ES2959784T3 (es) | 2024-02-28 |
Family
ID=58958641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES17896753T Active ES2959784T3 (es) | 2017-02-16 | 2017-10-19 | Circuito de tensión de referencia con baja deriva de temperatura |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US10831227B2 (es) |
| EP (1) | EP3584667B1 (es) |
| CN (1) | CN106774594B (es) |
| ES (1) | ES2959784T3 (es) |
| FI (1) | FI3584667T3 (es) |
| PL (1) | PL3584667T3 (es) |
| PT (1) | PT3584667T (es) |
| WO (1) | WO2018149166A1 (es) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106774594B (zh) * | 2017-02-16 | 2018-02-16 | 珠海格力电器股份有限公司 | 低温漂基准电压电路 |
| CN114690842B (zh) * | 2020-12-29 | 2024-07-02 | 圣邦微电子（北京）股份有限公司 | 一种用于偏置双极型晶体管的电流源电路 |
| CN112817362B (zh) * | 2020-12-31 | 2022-05-24 | 广东大普通信技术股份有限公司 | 一种低温度系数参考电流及电压产生电路 |
| CN115220517B (zh) * | 2021-04-19 | 2024-01-16 | 中国科学院微电子研究所 | 基于pmos温度补偿特性基准电压产生电路及设计方法和装置 |
| CN115220518B (zh) * | 2021-04-19 | 2024-03-12 | 中国科学院微电子研究所 | 基于nmos温度补偿特性基准电压产生电路及设计方法和装置 |
| CN114546019B (zh) * | 2021-08-24 | 2022-12-23 | 南京航空航天大学 | 一种温度系数可调的基准电压源 |
| CN115877908B (zh) * | 2023-03-02 | 2023-04-28 | 盈力半导体(上海)有限公司 | 一种带隙电压基准电路及其二阶非线性校正电路和芯片 |
| CN116559522B (zh) * | 2023-07-11 | 2023-09-15 | 苏州锴威特半导体股份有限公司 | 一种低温漂的低压检测电路 |
| CN118051088B (zh) * | 2024-04-16 | 2024-06-21 | 成都电科星拓科技有限公司 | 一种电压电流复用带隙基准源 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441680B1 (en) * | 2001-03-29 | 2002-08-27 | The Hong Kong University Of Science And Technology | CMOS voltage reference |
| JP2008015925A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
| US7586357B2 (en) * | 2007-01-12 | 2009-09-08 | Texas Instruments Incorporated | Systems for providing a constant resistance |
| TWI351590B (en) * | 2007-12-05 | 2011-11-01 | Ind Tech Res Inst | Voltage generate apparatus |
| TW200928648A (en) * | 2007-12-20 | 2009-07-01 | Airoha Tech Corp | Voltage reference circuit |
| TW201003356A (en) * | 2008-07-10 | 2010-01-16 | Mobien Corp | Resistor device and circuit using the same |
| JP2010219486A (ja) * | 2009-03-19 | 2010-09-30 | Renesas Electronics Corp | 中間電位発生回路 |
| CN101598954B (zh) * | 2009-05-09 | 2012-01-18 | 南京微盟电子有限公司 | 一种增强型mos管基准电压源电路 |
| CN102253684B (zh) * | 2010-06-30 | 2013-06-26 | 中国科学院电子学研究所 | 一种采用电流相减技术的带隙基准电路 |
| KR20120051442A (ko) | 2010-11-12 | 2012-05-22 | 삼성전기주식회사 | 선택적 온도 계수를 가지는 전류원 회로 |
| CN102279611B (zh) * | 2011-05-11 | 2013-06-12 | 电子科技大学 | 一种可变曲率补偿的带隙电压基准源 |
| TWI459173B (zh) * | 2012-01-31 | 2014-11-01 | Fsp Technology Inc | 參考電壓產生電路及參考電壓產生方法 |
| CN103246310B (zh) * | 2013-05-07 | 2015-07-22 | 上海华力微电子有限公司 | Cmos带隙基准源电路 |
| JP6215652B2 (ja) * | 2013-10-28 | 2017-10-18 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
| CN105892548B (zh) * | 2014-05-07 | 2017-04-26 | 北京同方微电子有限公司 | 一种具有温度补偿功能的基准电压产生电路 |
| EP2977849A1 (en) * | 2014-07-24 | 2016-01-27 | Dialog Semiconductor GmbH | High-voltage to low-voltage low dropout regulator with self contained voltage reference |
| CN104793689A (zh) * | 2015-04-10 | 2015-07-22 | 无锡中星微电子有限公司 | 基准电压源电路 |
| CN204808102U (zh) | 2015-07-08 | 2015-11-25 | 北京兆易创新科技股份有限公司 | 一种无运放高电源抑制比带隙基准源电路 |
| CN104977970A (zh) | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放高电源抑制比带隙基准源电路 |
| CN205405320U (zh) * | 2016-03-02 | 2016-07-27 | 上海南麟电子股份有限公司 | 一种带阻抗调节的耗尽管基准电路 |
| CN206479868U (zh) * | 2017-02-16 | 2017-09-08 | 珠海格力电器股份有限公司 | 低温漂基准电压电路 |
| CN106774594B (zh) * | 2017-02-16 | 2018-02-16 | 珠海格力电器股份有限公司 | 低温漂基准电压电路 |
-
2017
- 2017-02-16 CN CN201710083188.4A patent/CN106774594B/zh active Active
- 2017-10-19 FI FIEP17896753.5T patent/FI3584667T3/fi active
- 2017-10-19 WO PCT/CN2017/106875 patent/WO2018149166A1/zh unknown
- 2017-10-19 PL PL17896753.5T patent/PL3584667T3/pl unknown
- 2017-10-19 ES ES17896753T patent/ES2959784T3/es active Active
- 2017-10-19 EP EP17896753.5A patent/EP3584667B1/en active Active
- 2017-10-19 PT PT178967535T patent/PT3584667T/pt unknown
- 2017-10-19 US US16/486,800 patent/US10831227B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3584667A4 (en) | 2020-08-19 |
| US10831227B2 (en) | 2020-11-10 |
| PT3584667T (pt) | 2023-10-24 |
| CN106774594B (zh) | 2018-02-16 |
| US20190361476A1 (en) | 2019-11-28 |
| EP3584667B1 (en) | 2023-08-30 |
| CN106774594A (zh) | 2017-05-31 |
| PL3584667T3 (pl) | 2024-02-05 |
| EP3584667A1 (en) | 2019-12-25 |
| WO2018149166A1 (zh) | 2018-08-23 |
| FI3584667T3 (fi) | 2023-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2959784T3 (es) | Circuito de tensión de referencia con baja deriva de temperatura | |
| KR101645449B1 (ko) | 전류 기준 회로 | |
| KR101241378B1 (ko) | 기준 바이어스 발생 회로 | |
| TWI464556B (zh) | 帶隙基準電壓電路 | |
| TW421737B (en) | Reference voltage generation circuit | |
| US8305068B2 (en) | Voltage reference circuit | |
| US9874893B2 (en) | Self-biased multiple cascode current mirror circuit | |
| US8836413B2 (en) | Low-power resistor-less voltage reference circuit | |
| US20160091916A1 (en) | Bandgap Circuits and Related Method | |
| KR100790476B1 (ko) | 저전압 밴드갭 기준전압 발생기 | |
| CN109450415B (zh) | 一种延迟电路 | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| US7902912B2 (en) | Bias current generator | |
| JP2009098802A (ja) | 基準電圧発生回路 | |
| JP2010176258A (ja) | 電圧発生回路 | |
| US20200081477A1 (en) | Bandgap reference circuit | |
| CN113485505B (zh) | 高压低功耗带隙基准电压源 | |
| US10379567B2 (en) | Bandgap reference circuitry | |
| CN109491433B (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
| US20120249187A1 (en) | Current source circuit | |
| Pavan | Systematic development of CMOS fixed-transconductance bias circuits | |
| CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
| JP2007287095A (ja) | 基準電圧発生回路 | |
| JP4677735B2 (ja) | 定電流源回路 | |
| US9696744B1 (en) | CMOS low voltage bandgap reference design with orthogonal output voltage trimming |