CN107783586B - 一种无双极晶体管的电压基准源电路 - Google Patents

一种无双极晶体管的电压基准源电路 Download PDF

Info

Publication number
CN107783586B
CN107783586B CN201711102935.0A CN201711102935A CN107783586B CN 107783586 B CN107783586 B CN 107783586B CN 201711102935 A CN201711102935 A CN 201711102935A CN 107783586 B CN107783586 B CN 107783586B
Authority
CN
China
Prior art keywords
drain
circuit
source
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711102935.0A
Other languages
English (en)
Other versions
CN107783586A (zh
Inventor
王志敏
于昕梅
段志奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foshan University
Original Assignee
Foshan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan University filed Critical Foshan University
Priority to CN201711102935.0A priority Critical patent/CN107783586B/zh
Publication of CN107783586A publication Critical patent/CN107783586A/zh
Application granted granted Critical
Publication of CN107783586B publication Critical patent/CN107783586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种无双极晶体管的电压基准源电路，包括：电压产生电路、电流产生电路、PSRR电路，所述电流产生电路用于为电压产生电路提供电流，所述PSRR电路用于为所述电压产生电路和所述电流产生电路提供供电电压。本发明创造的电路的输出基准电压低于1V，在室温下的功耗大约为71uW，而且相对于传统基准源电路具有更低的温度系数，可以提供更加稳定的基准电压，符合当今电子设备低电源电压和低功耗的发展趋势。该电路结构可广泛应用于SoC芯片。

Description

一种无双极晶体管的电压基准源电路
技术领域
本发明涉及一种电压基准源电路。
背景技术
高精度的基准电路被广泛的应用在模拟、数模混合器件中，例如电源管理电路、射频电路等。应用最广泛的就是由双极晶体管组成的带隙基准电路，它是利用极型晶体管的基极—发射极电压具有负温度特性，而工作在不同电流密度下的基极—发射极电压之差则具有正温度特性，两者相互补偿可得到与温度无关的输出电压。
然而随着人民生活质量的提升和技术的进步，便携式设备得到越来越广泛的应用。传统的带隙基准电路已经不能满足这些设备对低功耗低电压需求。现实的需要和集成电路工艺的进步，要求带隙基准电压能够产生低于1V的电压。低电压、低功耗、低温度系数、高电源抑制比是未来电压基准源电路的发展方向。
发明内容
本发明的目的是提供一种低电压、低功耗的电压基准源电路。
本发明解决其技术问题的解决方案是：一种无双极晶体管的电压基准源电路，包括：电压产生电路、电流产生电路、PSRR电路，所述电流产生电路用于为电压产生电路提供电流，所述PSRR电路用于为所述电压产生电路和所述电流产生电路提供供电电压。
进一步，所述电压产生电路由：PMOS管PM3、PM4、NMOS管NM1、NM2、NM3组成，所述PM3的漏极、栅极并接，所述NM3的漏极、栅极并接，所述NM2的漏极、栅极并接，所述PM3的漏极与所述NM3的漏极连接，所述PM3的栅极与所述PM4的栅极连接，所述PM3的源极与所述PM4的源极连接，所述NM2的漏极与所述PM4的漏极连接，所述NM2的栅极与所述NM1的栅极连接，所述NM2的源极与所述NM1的漏极连接，所述NM3的源极分别与所述NM1的漏极、所述NM2的源极连接，所述PM3、PM4的衬底与电源VDD连接，所述NM1、NM2、NM3的衬底与地GND连接；所述电流产生电路由：PMOS管PM1、PM2、NMOS管NM4、NM5、电阻R1和运算放大器AMP，所述PM1的栅极与所述PM2的栅极连接，所述PM1的漏极分别与所述运算放大器AMP的反相输入端、电阻R1的一端连接，所述电阻R1的另一端与所述NM4的漏极连接，所述PM2的源极与所述PM1的源极连接，所述PM2的漏极分别与所述运算放大器AMP的同相输入端、所述NM5的漏极连接，所述NM4的源极、栅极、NM5的源极、栅极分别与地GND连接，所述PM1、PM2的衬底分别与电源VDD连接，所述NM4、NM5的衬底分别与各自漏极连接；所述PSRR电路由：PMOS管PM5、PM6、PM7、PM8和偏置电流源Ib组成，所述PM5的栅极与所述PM6的栅极连接，所述PM5的漏极分别与所述PM1、PM2、PM3、PM4、PM8的源极连接，所述PM7的源极与所述PM6的漏极连接，所述PM7的漏极分别与所述PM5、PM6的栅极、所述电流源Ib的输入端连接，所述PM7的栅极分别与所述PM1、PM2、PM3、PM4的栅极连接，所述电流源Ib的输出端、所述PM8的漏极分别与地GND连接，所述PM5、PM6的源极、PM5、PM6、PM7、PM8的衬底分别与所述电源VDD连接。
本发明的有益效果是：本发明创造的电路的输出基准电压低于1V，在室温下的功耗大约为71uW，而且相对于传统基准源电路具有更低的温度系数，可以提供更加稳定的基准电压，符合当今电子设备低电源电压和低功耗的发展趋势。该电路结构可广泛应用于SoC芯片。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单说明。显然，所描述的附图只是本发明的一部分实施例，而不是全部实施例，本领域的技术人员在不付出创造性劳动的前提下，还可以根据这些附图获得其他设计方案和附图。
图1本发明创造的电压基准源电路的连接示意图。
具体实施方式
以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本发明的目的、特征和效果。显然，所描述的实施例只是本发明的一部分实施例，而不是全部实施例，基于本发明的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本发明保护的范围。另外，文中所提到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本发明创造中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。
实施例1，参考图1，一种无双极晶体管的电压基准源电路，包括：电压产生电路1、电流产生电路2、PSRR电路3，所述电流产生电路2用于为电压产生电路1提供电流，所述PSRR电路3用于为所述电压产生电路1和所述电流产生电路2提供供电电压。
所述电压产生电路1由：PMOS管PM3、PM4、NMOS管NM1、NM2、NM3组成，所述PM3的漏极、栅极并接，所述NM3的漏极、栅极并接，所述NM2的漏极、栅极并接，所述PM3的漏极与所述NM3的漏极连接，所述PM3的栅极与所述PM4的栅极连接，所述PM3的源极与所述PM4的源极连接，所述NM2的漏极与所述PM4的漏极连接，所述NM2的栅极与所述NM1的栅极连接，所述NM2的源极与所述NM1的漏极连接，所述NM3的源极分别与所述NM1的漏极、所述NM2的源极连接，所述PM3、PM4的衬底与电源VDD连接，所述NM1、NM2、NM3的衬底与地GND连接；
所述电流产生电路2由：PMOS管PM1、PM2、NMOS管NM4、NM5、电阻R1和运算放大器AMP，所述PM1的栅极与所述PM2的栅极连接，所述PM1的漏极分别与所述运算放大器AMP的反相输入端、电阻R1的一端连接，所述电阻R1的另一端与所述NM4的漏极连接，所述PM2的源极与所述PM1的源极连接，所述PM2的漏极分别与所述运算放大器AMP的同相输入端、所述NM5的漏极连接，所述NM4的源极、栅极、NM5的源极、栅极分别与地GND连接，所述PM1、PM2的衬底分别与电源VDD连接，所述NM4、NM5的衬底分别与各自漏极连接；
所述PSRR(Power Supply Rejection Ratio，电源抑制比)电路3由：PMOS管PM5、PM6、PM7、PM8和偏置电流源Ib组成，所述PM5的栅极与所述PM6的栅极连接，所述PM5的漏极分别与所述PM1、PM2、PM3、PM4、PM8的源极连接，所述PM7的源极与所述PM6的漏极连接，所述PM7的漏极分别与所述PM5、PM6的栅极、所述电流源Ib的输入端连接，所述PM7的栅极分别与所述PM1、PM2、PM3、PM4的栅极连接，所述电流源Ib的输出端、所述PM8的漏极分别与地GND连接，所述PM5、PM6的源极、PM5、PM6、PM7、PM8的衬底分别与所述电源VDD连接；所述基准电压Vref由NM3的漏极输出。
电流产生电路2由PM1、PM2、NM4、NM5、R1和运算放大器组成，电流产生电路用来给电压产生电路提供电流；
电压产生电路1由PM3、PM4、NM1、NM2和NM3组成，此电路中的PM3、PM4与电流产生电路中的PM2构成电流镜，将电流产生电路2中的电流复制到电压产生电路1中，从NM3的漏极可以得到与温度无关的电压。
PSRR电路3由PM5、PM6、PM7、PM8和偏置电流源Ib组成，PSRR电路3通过PM5、PM6组成的电流镜，可以在PM5的漏极为电流产生电路2和电压产生电路1提供代替电源VDD的电压。PM7和PM1-PM4级联，并且PM7和PM1-PM4的宽长比的比值是成比例的，因此，流经PM1-PM4的偏置电流和偏置电流源Ib也成比例。其还使PM5和PM6的漏源电压相等，使PM5的漏极电压钳制在一个稳定值，从而减小VDD变化带来的影响。
运算放大器AMP、PM8、PM1和PM2构成一个反馈环路。在实际情况中，运算放大器AMP的同相输入端和反相输入端的输入电压不可能完全相等，因此，运算放大器AMP通过放大同相输入端和反相输入端的电压差，为PM8提供一个稳定的偏置电压。当PM5的漏极电压即VDD变化时，通过PM1和PM2作用在AMP的输入端上，使AMP输出的电压发生改变，流经PM8的电流改变，使PM5的漏极电压恢复原状，从而减小VDD变化带来的影响。
下面对电路进行定量分析：
电流产生电路2进行分析：
电流产生电路2中的NM4、NM5的衬底与漏极高电平相连，衬底与源极保持正向偏置，会在衬底与源极之间形成一个PN结。PN结的电流可以由下式得出
I＝IS×eVBS/VT (1)
Figure BDA0001463719850000061
其中，I是正向偏置电流，IS是PN结饱和电流，VBS是MOS管源衬之间电压即PN结偏置电压，VT是热电压，q是电子电荷，k是波尔兹曼常数，T是绝对温度。
流经电阻R1的电流可得
Figure BDA0001463719850000071
由式(1)(2)(3)可得流经R1的电流为
Figure BDA0001463719850000072
对式(4)求导得
Figure BDA0001463719850000073
N为流经NM5的电流与NM4的比值，其可以通过调整NM4、NM5的宽长比调节。当N＞1时，我们可以得到一个与温度成正温度系数的电流；当N＜1时，我们可以得到一个负温度系数的电流。
电压产生电路1进行分析：
如图1可以看出基准电压为
Vref＝VDSNM1+VDSNM3 (6)
NM1、NM2工作在亚阈值区，NM3工作在饱和区。MOS管的饱和区和亚阈值区电流分别为：
Figure BDA0001463719850000081
Figure BDA0001463719850000082
其中Ki＝μn,pCox(W/L)i i＝1,2...
式(8)中VDS是VT的5-6倍，当VDS/VT为4、5和6的时候，式(8)的中括号内的值为0.982、0.993和0.997，因此中括号内的项可以忽略。
Figure BDA0001463719850000083
由图1可知
VDSNM1＝VGSNM1-VGSNM2 (10)
Vref是基准电压，VDS是MOS管漏源电压，VGS是MOS管的栅源电压，VTH是CMOS管的阈值电压。μn是电子的迁移率，μp是空穴的迁移率。Cox是单位面积栅电容。W是导电沟道宽度，L是导电沟道长度。n是亚阈值斜率因子。(W/L)是MOS管的宽长比。
由式(9)(10)可得
Figure BDA0001463719850000084
NM3为二极管连接方式，其漏极和栅极连接在一起，因此
VGSNM3＝VDSNM3 (12)
由式(7)(12)可得
Figure BDA0001463719850000091
μn＝μn0(T/T0)-2 (14)
VOV是驱动电压。μn0是温度为T0时的电子迁移率，T0是参考温度。
将式(14)代入式(13)并求导可得
Figure BDA0001463719850000092
对式(6)求导可得
Figure BDA0001463719850000093
式(16)中第一项可以通过调节NM1、NM2的宽长比来设置数值。当[(W/L)M4/(W/L)M5]＞1我们可以得到一个正的温度系数，当[(W/L)M4/(W/L)M5]＜1我们可以得到一个负的温度系数；第二项为正，其值和NM3的漏源电压有关；第三项为负，其值一般为-0.4到-4mV/℃之间。通过调整参数可以使式(16)的值大约为零，从而得到与温度无关的基准电压。
在Hspice仿真器下本基准电压源在－40～140℃的温度范围内具有11.68ppm/℃的温度系数，室温下输出基准电压低1V，电源电压VDD＝1.8V，室温下功耗大约为71uW。
以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变型或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。

Claims (1)

1.一种无双极晶体管的电压基准源电路，其特征在于，包括：电压产生电路、电流产生电路、PSRR电路，所述电流产生电路用于为电压产生电路提供电流，所述PSRR电路用于为所述电压产生电路和所述电流产生电路提供供电电压；
所述电压产生电路由：PMOS管PM3、PM4、NMOS管NM1、NM2、NM3组成，所述PM3的漏极、栅极并接，所述NM3的漏极、栅极并接，所述NM2的漏极、栅极并接，所述PM3的漏极与所述NM3的漏极连接，所述PM3的栅极与所述PM4的栅极连接，所述PM3的源极与所述PM4的源极连接，所述NM2的漏极与所述PM4的漏极连接，所述NM2的栅极与所述NM1的栅极连接，所述NM2的源极与所述NM1的漏极连接，所述NM3的源极分别与所述NM1的漏极、所述NM2的源极连接，所述PM3、PM4的衬底与电源VDD连接，所述NM1、NM2、NM3的衬底与地GND连接；
所述电流产生电路由：PMOS管PM1、PM2、NMOS管NM4、NM5、电阻R1和运算放大器AMP组成，所述PM1的栅极与所述PM2的栅极连接，所述PM1的漏极分别与所述运算放大器AMP的反相输入端、电阻R1的一端连接，所述电阻R1的另一端与所述NM4的漏极连接，所述PM2的源极与所述PM1的源极连接，所述PM2的漏极分别与所述运算放大器AMP的同相输入端、所述NM5的漏极连接，所述NM4的源极、栅极、NM5的源极、栅极分别与地GND连接，所述PM1、PM2的衬底分别与电源VDD连接，所述NM4、NM5的衬底分别与各自的漏极连接；
所述PSRR电路由：PMOS管PM5、PM6、PM7、PM8和偏置电流源Ib组成，所述PM5的栅极与所述PM6的栅极连接，所述PM5的漏极分别与所述PM1、PM2、PM3、PM4、PM8的源极连接，所述PM7的源极与所述PM6的漏极连接，所述PM7的漏极分别与所述PM5、PM6的栅极、所述电流源Ib的输入端连接，所述PM7的栅极分别与所述PM1、PM2、PM3、PM4的栅极连接，所述电流源Ib的输出端、所述PM8的漏极分别与地GND连接，所述PM5、PM6的源极、PM5、PM6、PM7、PM8的衬底分别与所述电源VDD连接；
所述PM8的栅极与运算放大器AMP的输出端连接。
CN201711102935.0A 2017-11-10 2017-11-10 一种无双极晶体管的电压基准源电路 Active CN107783586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711102935.0A CN107783586B (zh) 2017-11-10 2017-11-10 一种无双极晶体管的电压基准源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711102935.0A CN107783586B (zh) 2017-11-10 2017-11-10 一种无双极晶体管的电压基准源电路

Publications (2)

Publication Number Publication Date
CN107783586A CN107783586A (zh) 2018-03-09
CN107783586B true CN107783586B (zh) 2022-12-20

Family

ID=61433213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711102935.0A Active CN107783586B (zh) 2017-11-10 2017-11-10 一种无双极晶体管的电压基准源电路

Country Status (1)

Country Link
CN (1) CN107783586B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108549455B (zh) * 2018-06-01 2020-05-26 电子科技大学 一种具有宽输入范围的降压电路
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122528A1 (en) * 2004-11-15 2008-05-29 Shinichi Akita Stabilized Dc Power Supply Credit
CN104035471A (zh) * 2014-06-27 2014-09-10 东南大学 一种具有亚阈值电流补偿的电流模带隙基准电压源
CN105786081A (zh) * 2016-03-30 2016-07-20 上海华虹宏力半导体制造有限公司 基准电压源电路
CN106125811A (zh) * 2016-06-15 2016-11-16 北京工业大学 一种超低温漂高电源抑制比带隙基准电压源
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122528A1 (en) * 2004-11-15 2008-05-29 Shinichi Akita Stabilized Dc Power Supply Credit
CN104035471A (zh) * 2014-06-27 2014-09-10 东南大学 一种具有亚阈值电流补偿的电流模带隙基准电压源
CN106155152A (zh) * 2015-03-31 2016-11-23 成都锐成芯微科技有限责任公司 一种具有高电源抑制比特性的带隙基准电路
CN105786081A (zh) * 2016-03-30 2016-07-20 上海华虹宏力半导体制造有限公司 基准电压源电路
CN106125811A (zh) * 2016-06-15 2016-11-16 北京工业大学 一种超低温漂高电源抑制比带隙基准电压源
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A CMOS voltage reference using compensation of mobility and threshold voltage temperature effects;I.M. Filanovsky et al.;《2009 52nd IEEE International Midwest Symposium on Circuits and Systems》;20090915;全文 *
一种高精度带隙电压基准源改进设计;徐勇等;《半导体学报》;20061231;第27卷(第12期);全文 *

Also Published As

Publication number Publication date
CN107783586A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
US20200073429A1 (en) Bandgap reference circuit and high-order temperature compensation method
Zhang et al. A nano-watt MOS-only voltage reference with high-slope PTAT voltage generators
CN103529897B (zh) 一种高电源抑制比的纯mos结构电压基准源
CN106527572A (zh) 一种低功耗低温漂cmos亚阈值基准电路
US10042379B1 (en) Sub-threshold low-power-resistor-less reference circuit
Nagulapalli et al. A microwatt low voltage bandgap reference for bio-medical applications
Tan et al. A sub-1-V 65-nm MOS threshold monitoring-based voltage reference
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
Xu et al. A 28 ppm/° C, 2.54 ppm/V,− 77 dB@ 100 Hz pico-ampere voltage reference for high-end IoT systems
Hu et al. A novel precision CMOS current reference for IoT systems
Zeng et al. A 12.8 nA and 7.2 ppm/° C CMOS voltage reference without amplifier
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
Agarwal et al. A 9.5 nW, 0.55 V supply, CMOS current reference for low power biomedical applications
CN215376185U (zh) 一种基准电流源
Liu et al. A high accuracy CMOS subthreshold voltage reference with offset cancellation and thermal compensation
JP5382697B2 (ja) 基準回路
CN111813177A (zh) 一种带有负反馈的高性能cmos电压基准源
Maddikatla et al. An accurate all cmos temperature sensor for iot applications
US9915966B2 (en) Bandgap reference and related method
KR101892069B1 (ko) 밴드갭 전압 기준 회로
CN212276289U (zh) 一种带有负反馈的高性能cmos电压基准源
Yang et al. An area-efficient 1.96 nA 0.55 V 96 ppm/° C self-biased current reference using active resistor temperature coefficient compensation
Casañas et al. A Review of CMOS Currente References
US9024682B2 (en) Proportional-to-supply analog current generator
CN113804319A (zh) 温度传感器及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant