EP1665105A2 - Verfahren zum prüfen einer elektrischen schaltung - Google Patents
Verfahren zum prüfen einer elektrischen schaltungInfo
- Publication number
- EP1665105A2 EP1665105A2 EP04786733A EP04786733A EP1665105A2 EP 1665105 A2 EP1665105 A2 EP 1665105A2 EP 04786733 A EP04786733 A EP 04786733A EP 04786733 A EP04786733 A EP 04786733A EP 1665105 A2 EP1665105 A2 EP 1665105A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- electrical
- circuit
- predetermined
- network
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Definitions
- Errors or weak points in electrical circuits can consist, for example, in that too high a voltage or a voltage with the wrong polarity is applied to individual components of the electrical circuit.
- the maximum voltages that may be applied to the components depend, among other things, on the respective component type; z. B. the maximum allowed voltage on a "thin oxide” field effect transistor is lower than a "thick oxide” field effect transistor.
- the invention is based on the object of specifying a method for checking an electrical circuit in which an in-depth electrical circuit simulation is not required and despite all circuit faults are reliably detected.
- the resistances of the electrical circuit it is considered advantageous if all resistors are treated as short-circuited.
- the method can also be refined and adapted more closely to technical reality so that only resistors with a resistance value below a specified limit value (for example 500 ohms or 1000 ohms) are short-circuited and all resistors with a resistance value above the specified limit value are treated as non-conductive.
- a specified limit value for example 500 ohms or 1000 ohms
- test request can, for example, be as follows appearance:
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren zum Überprüfen einer elektrischen Schaltung anzugeben, bei dem eine eingehende elektrische Schaltungssimulation nicht erforderlich ist und trotz allem Schaltungsfehler zuverlässig erkannt werden. Diese Aufgabe wird erfindungsgemäss durch ein Verfahren zum Erzeugen eines Prüfsignals gelöst, das angibt, dass bei einer elektrischen Schaltung ein vorgegebener, zumindest durch eine elektrische Zustandsgröße definierter Schaltungszustand eintreten könnte, bei dem alle elektrischen Komponenten der elektrischen Schaltung komponentenindividuell bezüglich jedes Anschlusspaars der Komponente entweder als kurzgeschlossen oder als nichtleitend behandelt werden, zumindest einem Netzknoten oder einem Anschlusspin der elektrischen Schaltung eine elektrische Zustandsgrösse fest zugewiesen wird, jedem Netzknoten und jedem Anschlusspin mit Ausnahme der Netzknoten und Anschlusspins mit fest zugewiesener elektrischer Zustandsgrösse alle elektrischen Zustandsgrössen derjenigen Netzknoten und Anschlusspins zugeordnet werden, mit denen der jeweilige Netzknoten bzw. der jeweilige Anschlusspin über die als kurzgeschlossen zu behandelnden Anschlusspaare der Komponenten verbunden ist, und zumindest anhand der zugeordneten Zustandsgrössen festgestellt wird, ob der vorgegebene Schaltungszustand auftreten kann.
Description
Beschreibung
Verfahren zum Prüfen einer elektrischen Schaltung
Elektrische Schaltungen, insbesondere integrierte elektronische Halbleiterschaltungen bzw. Halbleiterchips werden bereits vor ihrer Fertigung auf Funktionsfahigkeit getestet, um eine Herstellung fehlerbehafteter Schaltungen bzw. Chips zu vermeiden.
Fehler bzw. Schwachstellen können in elektrischen Schaltungen beispielsweise darin bestehen, dass an einzelnen Komponenten der elektrischen Schaltung eine zu hohe Spannung oder aber eine Spannung mit der falschen Polarität angelegt wird. Welche maximalen Spannungen dabei an die Komponenten angelegt werden dürfen, hangt unter anderem von der jeweiligen Komponentenart ab; z. B. ist die maximal erlaubte Spannung an einem „Dunnoxid" - Feldeffekttransistor geringer als einem „Dickoxid" - Feldeffekttransistor.
Darüber hinaus ist zu berücksichtigen, dass bei einer komplexen elektrischen Schaltung - also beispielsweise einem Netzwerk mit unterschiedlichen passiven und aktiven Komponenten (Widerstände, Transistoren, etc.) - das Spannungspotenzial an einer Komponente von den
Schaltzustanden der jeweils vorgeschalteten Komponenten abhangig ist. Es müssen also auch die Schaltzustande der Komponenten berücksichtigt werden.
Zur Überprüfung einer elektrischen Schaltung werden üblicherweise Schaltungssimulationen durchgeführt, bei denen das elektrische Verhalten der Schaltung simuliert wird. Schaltungssimulationen sind zwar zum Erkennen der Schwachstellen im Design der Schaltung nutzlich, sie weisen jedoch den Nachteil auf, dass das Schaltungsverhalten nur für den jeweils vorgegebenen Stimulusvektor bzw. einen vorgegeben Satz von Eingangsspannungen oder sonstigen Parametern (z.B.
Ströme, Temperatur, etc.) untersucht wird. Ein Fehler kann daher nur dann aufgefunden werden, wenn der Stimulusvektor bzw. der Satz von Parametern die Schaltung in einer Weise fordert, dass ein in der Schaltung enthaltener Fehler auftritt und erkennbar wird. Ein weiterer Nachteil detaillierter bzw. eingehender Schaltungssimulationen besteht in relativ großen Rechenzeiten.
Der Erfindung liegt die Aufgabe zu Grunde, ein Verfahren zum Überprüfen einer elektrischen Schaltung anzugeben, bei dem eine eingehende elektrische Schaltungssimulation nicht erforderlich ist und trotz allem Schaltungsfehler zuverlässig erkannt werden.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen gemäß Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in ünteransprüchen angegeben.
Danach ist erfindungsgemäß ein Verfahren zum Erzeugen eines Prüfsignals vorgesehen, das angibt, dass bei einer elektrischen Schaltung ein vorgegebener, zumindest durch eine elektrische Zustandsgröße definierter Schaltungszustand eintreten kann bzw. eintritt. Bei dem erfindungsgemäßen Verfahren werden alle elektrischen Komponenten der elektrischen Schaltung komponentenindividuell bezüglich jedes Anschlusspaars der Komponente entweder als kurzgeschlossen oder als nichtleitend behandelt. Im Falle von Komponenten mit lediglich zwei Anschlüssen bzw. Anschlusspins werden die Komponenten lediglich als kurzgeschlossen oder als nichtleitend behandelt. Bei Komponenten mit mehreren Anschlüssen werden die Verbindungsstrecken zwischen allen möglichen Anschlusspaaren definiert: Beispielsweise bei einer Komponente mit drei Anschlüssen (z. B. Transistor) AI, A2 und A3 ist somit für die Verbindungen zwischen den Anschlüssen A1-A2, A1-A3 sowie A2-A3 jeweils festzulegen, ob die Verbindungsstrecke als kurzgeschlossen oder als nichtleitend
behandelt werden soll. Bei drei Anschlüssen sind also drei Festlegungen erforderlich. Entsprechend ist bei einer Komponente mit vier Anschlüssen (z. B. MOS-Transistor mit Substratanschluss, Thyristor) AI, A2, A3 und A4 somit für die Verbindungen zwischen den Anschlüssen A1-A2, A1-A3, A1-A4, A2-A3, A2-A4 und A3-A4 jeweils festzulegen, ob die Verbindungsstrecke als kurzgeschlossen oder als nichtleitend behandelt werden soll. Bei vier Anschlüssen sind also sechs Festlegungen erforderlich. Zumindest einem Netzknoten oder einem Anschlusspin der elektrischen Schaltung wird eine elektrische Zustandsgröße zugewiesen, beispielsweise fest (bzw. ausschließlich) unter Bildung eines sogenannten „Stoppnetzes". Anschließend werden jedem Netzknoten und jedem Anschlusspin mit Ausnahme der Netzknoten und Anschlusspins mit fest (bzw. ausschließlich) zugewiesener elektrischer Zustandsgröße - also mit Ausnahme der Stoppnetze - alle elektrischen Zustandsgrößen derjenigen Netzknoten und Anschlusspins zugeordnet, mit denen der jeweilige Netzknoten bzw. der jeweilige Anschlusspin über die als kurzgeschlossen zu behandelnden Komponenten bzw. Anschlusspaare der Komponenten verbunden ist. Unter Heranziehung der zugeordneten Zustandsgrößen wird nachfolgend geprüft, ob der vorgegebene Schaltzustand auftreten kann. Ein wesentlicher Aspekt der Erfindung besteht dabei darin, dass einzelnen Netzknoten zwei oder mehr Zustandsgrößen zugeordnet werden können.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass es sehr schnell durchgeführt werden kann. Dies beruht darauf, dass keine eingehende bzw. vollständige elektrische Simulation der Schaltung vorgenommen wird. Statt dessen wird ein statisches „Zuordnungsverfahren" durchgeführt, bei dem fest zugewiesene Zustandsgrößen über die Netzeigenschaften der elektrischen Schaltung statisch „propagiert" bzw. kopiert werden. Durch dieses Zuordnen bzw. Kopieren bzw. „Propagieren" von Netzeigenschaften lässt sich das erfindungsgemäße Verfahren sehr schnell durchführen.
Ein weiterer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass eine Fehlerabdeckung - d. h. . die Wahrscheinlichkeit, einen Fehler zu erkennen - quasi 100 % beträgt. Dies ist darin begründet, dass die Fehlererkennung unabhängig von vorgegebenen Stimulus-Vektoren durchgeführt wird.
Bei dem Verfahren können als elektrische Zustandsgrößen beispielsweise Spannungspotentiale oder logische Zustände herangezogen werden.
Bevorzugt werden alle Transistoren zumindest eines vorgegebenen Transistortyps bezüglich Ihrer Schaltstrecke als kurzgeschlossen behandelt. Unter dem Begriff „Schaltstrecke" wird dabei die Source-Drain-Strecke im Falle eines Feldeffekttransistors und die Emitter-Kollektor-Strecke im Falle eines bipolaren Transistors verstanden. Diese bevorzugte Weiterbildung der Erfindung macht sich die Erkenntnis zunutze, dass bei Transistoren stets zu erwarten ist, dass die Schaltstrecke vollständig durchgeschaltet sein kann und somit die an den beiden Enden der Schaltstrecke anliegenden Zustandsgrößen ohne weiteres über die Schaltstrecke hinweg übertragen bzw. „weitergereicht" werden.
Vorzugsweise werden alle Transistoren bezüglich ihrer Schaltstrecke als kurzgeschlossen behandelt.
Bezüglich der Widerstände der elektrischen Schaltung wird es als vorteilhaft angesehen, wenn alle Widerstände als kurzgeschlossen behandelt werden. Das Verfahren kann auch dahingehend verfeinert und der technischen Realität näher angepasst werden, dass nur Widerstände mit einem Widerstandswert unter einem vorgegebenen Grenzwert (beispielsweise 500 Ohm oder 1000 Ohm) als kurzgeschlossen und alle Widerstände mit einem Widerstandswert über dem vorgegebenen Grenzwert als nichtleitend behandelt werden.
Dabei muss allerdings berücksichtigt werden, dass bei falscher Wahl des Grenzwertes nicht mehr alle Schaltungsfehler zuverlässig erkannt werden. Bei dieser Ausgestaltung des Verfahrens wird berücksichtigt, dass niederohmige Widerstände ein an ihrem einen Anschluss anliegendes Spannungspotenzial quasi „verlustfrei" an ihren anderen Anschluss weiterleiten, wo hingegen hochohmige Widerstände einen deutlichen Spannungsabfall bewirken, der dazu fuhrt, dass das Spannungspotenzial an den beiden Anschlüssen des Widerstandes deutlich unterschiedlich sein kann. Ein Propagieren bzw. Kopieren von Netzeigenschaften ist somit bei hochohmigen Widerstanden regelmäßig nicht möglich.
Je nach der zu überprüfenden elektrischen Schaltung kann das Prufsignal beispielsweise dann erzeugt werden, wenn zumindest ein vorgegebener Netzknoten oder zumindest ein vorgegebener Anschlusspin ein vorgegebenes Grenzspannungspotenzial erreicht oder unter- oder überschreitet oder einen vorgegebenen logischen Zustand erreicht.
Alternativ oder zusatzlich kann das Prufsignal auch dann erzeugt werden, wenn an zumindest einer vorgegebenen Komponente der elektrischen Schaltung eine Spannung anliegt, die eine für die Komponente vorgegebene Grenzspannung erreicht wird oder unter-/uberschreitet .
Darüber hinaus kann das Prufsignal beispielsweise auch dann erzeugt werden, wenn an zumindest einer Komponente einer vorgegebenen Komponentengruppe oder einer vorgegebenen Komponentenart eine Spannung anliegt, die eine für die Komponentengruppe oder die Komponentenart vorgegebene Grenzspannung erreicht oder unter-/uberschreιtet .
Damit ein eventuell erzeugtes Prufsignal besonders einfach ausgewertet werden kann, wird es als vorteilhaft angesehen, wenn als Prufsignal ein Signal erzeugt wird, das alle Komponenten der vorgegebenen Komponentengruppe oder der
vorgegebenen Komponentenart identifiziert, die die vorgegebene Grenzspannung erreichen oder unter- /uberschreiten. Ein solches Prufsignal ermöglicht gleichzeitig eine Ortung des Fehlers bzw. eine Ortung der fehlerbehafteten Komponente.
Besonders einfach und damit vorteilhaft lasst sich das Verfahren beispielsweise mit Hilfe einer Datenverarbeitungsanlage durchfuhren, in die die Schaltungsstruktur der elektrischen Schaltung, beispielsweise als eine sogenannte Netzliste, eingegeben ist.
Der Erfindung liegt außerdem die Aufgabe zugrunde, eine Einrichtung zum Überprüfen einer elektrischen Schaltung anzugeben, bei der eine eingehende elektrische
Schaltungssimulation nicht erforderlich ist und bei der trotz allem Schaltungsfehler zuverlässig erkannt werden.
Diese Aufgabe wird erfindungsgemaß durch eine Einrichtung mit den Merkmalen gemäß Patentanspruch 11 gelost. Vorteilhafte Ausgestaltungen der erfindungsgemaßen Einrichtung sind in Unteransprüchen angegeben.
Bezuglich der Vorteile der erfindungsgemaßen Einrichtung wird auf die obigen Ausfuhrungen im Zusammenhang mit dem erfindungsgemaßen Verfahren verwiesen.
Bei der erfindungsgemaßen Einrichtung kann es sich beispielsweise um eine Mikroprozessoreinrichtung oder DV- Anlage handeln, die derart programmiert ist, dass sie das erfindungsgemaße Verfahren durchfuhrt.
Der Erfindung liegt darüber hinaus die Aufgabe zugrunde, einen Datenträger anzugeben, der ein Programm definiert, das es ermöglicht, mit Hilfe einer Datenverarbeitungsanlage ein Verfahren zum Überprüfen einer elektrischen Schaltung durchzufuhren. Bei dem Verfahren soll eine eingehende
elektrische Schaltungssimulation nicht erforderlich sein und es sollen trotz allem Schaltungsfehler zuverlässig erkannt werden können.
Diese Aufgabe wird erfindungsgemäß durch einen Datenträger mit den Merkmalen des Patentanspruchs 13 gelöst.
Bezüglich der Vorteile des erfindungsgemäßen Datenträgers wird auf die obigen Ausführungen im Zusammenhang mit dem erfindungsgemäßen Verfahren verwiesen.
Die Erfindung wird beispielhaft nachfolgend anhand dreier elektrischer Schaltungen erläutert. Dabei zeigen:
Figuren 1 und 2 eine erste elektrische Schaltung,
Figur 3 eine zweite elektrische Schaltung und
Figuren 4 und 5 eine dritte elektrische Schaltung.
In der Figur 1 erkannt man fünf MOS-Transistoren NMOSl, NMOS2, NMOS3, NM0S4 und NMOS5. Dabei ist ein
Schaltstreckenanschluss (d. h. Source- oder Drain-Anschluss) des Transistors NMOS5 an einen Netzknoten bzw. an ein Netz mit der Bezeichnung P2 angeschlossen. Ein anderer Anschluss des Transistors NMOS5 steht mit einem Netz B in Verbindung, mit dem auch ein Schaltstrecken-Anschluss des Transistors NMOS4 verbunden ist. Der andere Schaltstrecken-Anschluss des Transistors NMOS4 ist mit einem Schaltstrecken-Anschluss des Transistors NMOS2 sowie mit einem Netz A verbunden. Der andere Schaltstrecken-Anschluss des Transistors NMOS2 steht mit einem Schaltstrecken-Anschluss des Transistors NMOSl sowie mit einem Netz Pl in Verbindung. Der andere Schaltstrecken-Anschluss des Transistors NMOSl ist elektrisch mit einem Schaltstrecken-Anschluss des Transistors NMOS3 sowie mit einem Netz C verbunden. Der andere Schaltstrecken- Anschluss des Transistors NM0S3 bildet ein Netz D.
Den beiden Netzen bzw. Netzknoten Pl und P2 wird jeweils eine elektrische Zustandsgröße fest zugewiesen, und zwar dem Netz Pl die Versorgungsspannung VDD und dem Netz P2 das Massepotenzial VSS.
Darüber hinaus werden die fünf Transistoren NMOS 1 bis NMOS 5 als kurzgeschlossen behandelt. Die feste Zuweisung der elektrischen Zustandsgrößen für die beiden Netze Pl und P2 sowie die Behandlung der Transistoren NMOSl bis NMOS5 als kurzgeschlossen lässt sich beispielsweise durch folgende Programmieranweisung erreichen:
ercDefines ( de f Pins ( pin "VSS " = "P2 " pin "VDD " = "Pl "
) shortDevices ( Short "MOS " excludingPin Types "VSS " "VDD" ) )
Dadurch, dass die fünf Transistoren NMOSl bis NMOS5 als kurzgeschlossen behandelt werden, können die Spannungspotenziale VDD und VSS an den beiden Netzen Pl und P2 nun allen denjenigen Netzen zugewiesen, die mit den Netzen Pl und P2 über die Transistoren in Verbindung stehen.
Dabei ist jedoch zu berücksichtigen, dass die beiden Netze Pl und P2 fest zugewiesene elektrische Potenziale, nämlich die Potenziale VDD und VSS aufweisen, so dass diese beiden Netze Pl und P2 als sogenannte „Stopnetze" aufzufassen sind.
Dies bedeutet, dass das Potenzial VSS an dem Netz P2 über den als kurzgeschlossen zu behandelnden Transistor NMOS5 zum Netz
B und über den als kurzgeschlossen zu behandelnden Transistor NMOS4 zum Netz A gelangt bzw. zu diesem „propagiert" wird. Damit ist den beiden Netzen A und B also jeweils das Potenzial VSS zugewiesen. In entsprechender Weise wird das Potenzial VDD von Netz Pl über den als kurzgeschlossen zu behandelnden Transistor NMOS2 zum Netz A und über als kurzgeschlossen zu behandelnden Transistor NMOS4 zum Netz B gelangen. Damit sind den beiden Netzen A und B also jeweils die beiden Potenziale VSS und VDD zugewiesen.
Wie sich in der Figur 2 erkennen lasst, erfolgt jedoch keine Zuordnung des Potenzials VDD zum Netz P2 und ebenfalls keine Zuordnung des Potenzials VSS zum Potenzial Pl . Dies liegt darin begründet, dass die beiden Netze Pl und P2 „Stopnetze" bilden, denen eine elektrische Zustandsgröße fest zugeordnet ist. Bei dem Beispiel gemäß den Figuren 1 und 2 ist - wie oben ausgeführt - dem Netz Pl das Potenzial VDD und dem Netz P2 das Potenzial VSS fest zugewiesen.
In entsprechender Weise wird das Potenzial VDD nun über den als kurzgeschlossenen behandelten Transistor NMOSl dem Netz C zugeordnet. Damit kann bzw. muss das Potenzial VDD auch dem Netz D zugeordnet werden, da auch der Transistor NMOS3 als kurzgeschlossen zu behandeln ist.
Im Ergebnis bildet sich somit eine Zuordnung von Spannungspotenzialen, wie sie m der Figur 2 dargestellt ist. Dies bedeutet, dass den beiden Netzen A und B jeweils die Potenziale VSS und VDD und den beiden Netzen C und D jeweils das Potenzial VDD zugewiesen ist. Die beiden Netze Pl und P2 behalten die ihnen fest zugewiesenen Potenziale VDD bzw. VSS, da sie Stopnetze sind. Es gilt also:
Pl: VDD P2: VSS
A: VDD, VSS
B: VDD, VSS
C : VDD D : VDD
Die elektrische Schaltung gemäß den Figuren 1 und 2 kann nun dahingehend überprüft werden ob ein vorgegebener, zumindest durch eine elektrische Zustandsgröße definierter Schaltungszustand erreicht ist. Dies soll an einem Beispiel verdeutlicht werden, bei dem ein Prüfsignal für alle diejenigen Knoten ausgegeben wird, die keine Verbindung zum Potenzial VDD oder keine Verbindung zum Potenzial VSS aufweisen. Eine entsprechende Abfrage könnte in einer Programmiersprache wie folgt lauten:
ercRules ( reportNet ( p in Type s condi tion count "VSS " "VDD " <= 1 ti tle "No pa th to VDD or no pa th to VSS " ) ;
Wie sich der Figur 2 entnehmen lässt, werden die Netze Pl, P2, C und D gemeldet. Die Netze Pl und P2 werden gemeldet, da sie Stoppnetze sind und kein anderes Potential annehmen können. Die Netze C und D werden gemeldet, da sie nicht das Potential VSS annehmen können. Es wird also ein Prüfsignal erzeugt .
Eine andere Prüfanfrage könnte beispielsweise derart lauten, dass alle Netze bzw. Netzknoten ausgegeben werden sollen, die auf dem Potenzial VSS liegen können. Die entsprechende Suchbzw. Prüfanfrage könnte in einer Programmiersprache wie folgt lauten :
ercRules ( reportNet ( pin Types
condi tion including "VSS " ti tle "pa th to VSS " )
Das Ergebnis dieser Prüfanfrage würde lauten, dass die Netze A und B sowie P2 das Potenzial VSS aufweisen können. Das Potenzial Pl kann - wie oben aufgeführt - das Potenzial VSS nicht aufweisen, da es sich um ein Stoppnetz handelt. Entsprechend können auch die beiden Netze C und D das Potenzial VSS nicht aufweisen, da sie lediglich mit dem Potenzial VDD über das Stoppnetz Pl beaufschlagt werden.
In der Figur 3 ist das Ausführungsbeispiel gemäß den Figuren 1 und 2 in einer abgewandelten Form dargestellt. Auch bei der elektrischen Schaltung gemäß der Figur 3 ist dem Netz Pl das Potenzial VDD und dem Netz P2 das Potenzial VSS zugewiesen. Im Unterschied zu dem Ausführungsbeispiel gemäß den Figuren 1 und 2 handelt es sich jedoch dabei nicht um eine feste Zuweisung, so dass die beiden Netze Pl und P2 keine Stoppnetze bilden. Somit können den beiden Netzen Pl und P2 zusätzlich zu den zuvor zugeordneten Potenzialen VDD bzw. VSS auch weitere, andere Potenziale zugewiesen werden. Die Definition der Pinbelegung bzw. der Pintypen der Netze und das Kurzschließen lässt sich beispielsweise durch folgende Programmzeilen definieren:
ercDefines ( de f Pins ( pin "VSS " = "P2 " pin "VDD" = "Pl "
) shortDevices ( Short "MOS " ) )
Wird das im Zusammenhang mit den Figuren 1 und 2 erläuterte Verfahren nun hier angewandt, so wird das dem Netz P2 zugeordnete VSS über den als kurzgeschlossen behandelten Transistor NMOS5 zum Netz B und von dort über den als kurzgeschlossen behandelten Transistor NMOS4 zum Netz A gelangen. Darüber hinaus wird das Potenzial VSS über den als kurzgeschlossen behandelten Transistor NMOS2 zum Netz Pl gelangen können, da das Netz Pl kein Stoppnetz mehr bildet. Von dem Netz Pl gelangt das Potenzial VSS dann über den Transistor NMOSl zum Netz C und über den Transistor NMOS3 von dort zum Netz D. Damit kann das Potenzial VSS somit an allen Netzen Pl, P2, A, B, C und D anliegen.
In entsprechender Weise erfolgt nun auch eine Zuordnung des Potenzials VDD an die Netze A, B, C und D - wie auch schon im obigen Ausführungsbeispiel - und darüber hinaus über den Transistor NMOS5 zum Netz P2 , da das Netz P2 ebenfalls kein Stoppnetz mehr bildet.
Im Ergebnis können alle Netze jeweils beide Potenziale VSS und VDD aufweisen. Es gilt also:
Pl: VDD, VSS
P2: VDD, VSS
A: VDD, VSS
B: VDD, VSS
C: VDD, VSS
D: VDD, VSS
In den Figuren 4 und 5 ist eine dritte elektrische Schaltung dargestellt, anhand derer die Durchführung des Prüfverfahrens nachfolgend ebenfalls erläutert wird.
Man erkennt in der Figur 4 einen „kleinen" n-Kanal MOS- Feldeffekttransistor NMOS SMALL, der mit seinem einen Schaltstrecken-Anschluss - dem Source-Anschluss - mit dem
Netz P5 verbunden ist. An dem Netz P5 liegt das Potential VSS an. Das Gate des Transistors NMOS SMALL liegt an P4 mit dem Potential VINT . Der andere Schaltstrecken-Anschluss - der Drain-Anschluss - des Transistors NMOS SMALL steht mit einem Schaltstrecken-Anschluss - dem Drain-Anschluss - eines
„kleinen" p-Kanal MOS-Feldeffekttransistors PMOS SMALL in Verbindung. Der andere Schaltstrecken-Anschluss - der Source- Anschluss - des Transistor PMOS SMALL ist mit einem Netz P2 verbunden, an dem das Potential VINT anliegt.
Der Gate-Anschluss des Transistors PMOS SMALL ist über einen Widerstand R mit einem Schaltstreckenanschluss eines „großen" p-Kanal MOS-Feldeffekttransistor Transistors PMOS BIG vebunden, dessen anderer Schaltstreckenanschluss mit dem Netz Pl in Verbindung steht. Der Gate-Anschluss des Transistors PMOS BIG ist mit einem Netz P3 vebunden, das mit dem Potential VSS beaufschlagt ist.
Bei den Netzen Pl, P2, P3, P4 und P5 handelt es sich um Stoppnetze, die ausschließlich das ihnen zugewiesenen Potential aufweisen können.
Alle Widerstände der elektrischen Schaltung, die einen
Widerstandswert größer als 500 Ω aufweisen, sollen als nichtleitend angesehen werden, wohingegen alle übrigen
Widerstände mit einem Widerstandswert kleiner als oder gleich 500 Ω ideal bzw. verlustfrei leitend sein sollen. Demgemäß wird der Widerstand R als kurzgeschlossen behandelt.
Die entsprechende Zuordnung der Potenziale für die Netze Pl, P2, P3 P4 und P5 sowie die Definition des elektrischen Verhaltens der Komponenten wird beispielsweise mit folgenden Programmierregeln erreicht:
/* Zuordnung der Pin typen und Spannungen */ ercDefines ( defPins (
pin "VSS " vol tage 0 = "P5 " "P3 " pin "VINT" vol tage 2 . 0 = "P2 " "P4 " pin "VPP" vol tage 3 . 0 = "Pl "
)
/* Defini tion der Devices , über die die Spannung transportiert werden soll und der Stoppnetze */ shortDevices (
Short "MOS " BIG Short "MOS " SMALL
Short "RES " val ue =< 500 excludingPin Types "VPP" "VINT" "VSS " )
Die in den Figuren 4 und 5 gezeigte Schaltung soll nun dahingehend überprüft werden, ob bei dem kleinen p-Kanal- Transistor PMOS SMALL eine zu hohe Spannung auftreten kann. Bei dem p-Kanal-Transistor PMOS SMALL handelt es sich um einen Transistor, bei dem zwischen dem Gateanschluss und dem Source- bzw. Drain-Anschluss keine Spannung anliegen darf, die größer als VINT ist. Gemäß der oben genannten Definition beträgt die Spannung VINT = 2 Volt.
Zur Durchführung der Prüfung muss zuerst festgestellt werden, welchen Netzknoten bzw. welchen Netzen der elektrischen
Schaltung welche Potenziale bzw. Zustände zugeordnet werden müssen. Hierzu wird wie folgt vorgegangen:
Zunächst wird festgestellt, dass es sich bei dem Netz P2 um ein Stoppnetz handelt, so dass dieses Netz P2 lediglich das
Potenzial VINT aufweisen kann. Das Potenzial VINT kann jedoch über den Transistor PMOS SMALL, der bezüglich seiner Schaltstrecke bzw. seines Source-Drain-Anschlusspaares als kurzgeschlossen zu behandeln ist, zu dem Netz A gelangen. Darüber hinaus ist dem Netz A auch das Potenzial VSS zuzuordnen, da auch der Transistor NMOS SMALL bezüglich
seiner Schaltstrecke bzw. seines Source-Drain-Anschlusspaares als kurzgeschlossen anzusehen ist.
Das Potenzial VPP am Netz Pl gelangt über den Transistor PMOS BIG, der bezüglich seiner Schaltstrecke bzw. seines Source- Drain-Anschlusspaares als kurzgeschlossen zu behandeln ist, zu dem Netz B. Da der Widerstand R lediglich einen Widerstandswert von R=100 Ω aufweist, ist dieser Widerstand gemäß der oben genannten Regel als kurzgeschlossen anzusehen; damit ist das Potenzial VPP ebenfalls dem Netz C und damit dem Gate-Anschluss des Transistors PMOS SMALL zuzuordnen.
Es bildet sich somit eine Zuordnung der Potenziale, wie sie in der Figur 5 dargestellt ist.
Somit ist festzustellen, dass an dem Netz A und damit an dem Drain-Anschluss des Transistors PMOS SMALL die Potenziale VSS und VINT auftreten können und an dem Netz C und damit an dem Gate-Anschluss des Transistors PMOS SMALL das Potenzial VPP auftreten kann.
Die elektrische Schaltung soll nun dahingehend überprüft werden, ob bei dem „kleinen" p-Kanal-Transistor PMOS SMALL eine Gate-Source-Spannung oder eine Gate-Drain-Spannung anliegt, die größer als VINT ist. Eine solche Prüfanfrage kann beispielsweise wie folgt aussehen:
/* Testregel */ reportDevice ( "MOS " modeis SMALL condi tion nodeVol tage (vol tage "GATE " - vol tage "SDRAIN" > "VINT") M nodeVol tage (vol tage "SDRAIN" - vol tage "GATE " > "VINT") ti tle "SMALL MOS, vol tage difference Ga te- Source/Drain/ Substra te > VINT" )
Gemäß dieser Prufabfrage wird geprüft, ob es „kleine" MOS- Feldtransistoren gibt, bei denen zwischen dem Gate-Anschluss und dem Source- bzw. Drain-Anschluss eine Spannung anliegt, die die Spannungsgrenze von VINT = 2 V überschreitet.
Die Losung dieser Prufanfrage lasst sich der Figur 5 unmittelbar entnehmen; denn in der Figur 5 ist gezeigt, dass zwischen dem Drain-Anschluss und dem Gate-Anschluss des kleinen p-Kanal-Transistors PMOS SMALL eine Gate-Dram- Spannung Ugd von
Ugd = VPP - VSS = 3 Volt und
Ugd = VPP - VINT = 1 Volt
anliegen kann.
Falls der Gate-Anschluss mit dem Potenzial VPP beaufschlagt ist, kann sich also zwischen dem Gate-Anschluss und dem
Drain-Anschluss eine Spannungsdifferenz von Ugd = 3 V > 2 V bilden. Die vorgegebene Grenzspannung bzw. maximale Spannungsdifferenz von Ugd = VINT = 2 V wird somit deutlich überschritten.
Als Ergebnis der genannten Prufanfrage wurde somit der kleine p-Kanal-Transistor PMOS SMALL gemeldet werden. Die elektrische Schaltung gemäß den Figuren 4 und 5 ist also nicht ausreichend dimensioniert. Anstelle des kleinen p- Kanal-Transistors PMOS SMALL wäre ein „großer" p-Kanal-
Transistor PMOS BIG einzusetzen, da bei einem MOS-Transistor der Typs „BIG" eine Spannungsdifferenz von VDD zwischen Gate- und Source- bzw. Gate- und Drain-Anschluss unkritisch wäre.
Anstelle dessen konnte die elektrische Schaltung gemäß den Figuren 4 und 5 auch anders modifiziert werden, indem beispielsweise der Widerstandswert des Widerstands R erhöht
wird. Wurde nämlich der Widerstandswert des Widerstands R einen Wert großer als 500 Ω aufweisen, so wurde das Potenzial VPP über diesen Widerstand R nicht zum Gate-Anschluss des kleinen p-Kanal-Transistor PMOS SMALL „propagiert" werden können, so dass an dem Transistor keine Überspannung auftreten wurde. Der Transistor wurde dann nicht gemeldet werden.
Das beschriebene Prüfverfahren kann darüber hinaus auch weitere Parameter der elektrischen Schaltung berücksichtigen. So kann beispielsweise eine Abfrage, ob an einem Transistor eine vorgegebene Grenzspannung überschritten wird, darüber hinaus mit geometrischen Parametern des Transistors verbunden werden. Beispielsweise können alle diejenigen „kleinen" p- Kanal-Transistoren mittels des beschriebenen Prüfverfahrens aufgefunden werden, bei denen zwischen dem Source-Anschluss und dem Drain-Anschluss eine Spannungsdifferenz anliegt die großer als VINT ist und deren Gate-Lange kleiner als 280 nm ist. Eine entsprechende Prufanfrage konnte beispielsweise wie folgt lauten:
reportDevice ( "MOS " modeis P_SMALL condi tion length < 280 && nodeVol tage (vol tage "SDRAIN" > "vint ") && nodeVol tage (vol tage "SOURCE " - vol tage "DRAIN" > "vint ") ti tle "Small PMOS, length < 280, vol tage SOURCE-DRAIN > vint"
;
Im Ergebnis kann somit mit dem beschriebenen Verfahren eine vollständige Überprüfung elektrischer Schaltungen in sehr einfacher Weise erreicht werden, ohne dass es einer vollständigen elektrischen Simulation der Schaltung bedarf.
Zusammengefasst weist das beschriebene beispielhafte Verfahren folgende Merkmale auf:
1. Jedem Pin oder Netz bzw. Netzknoten kann eine Eigenschaft oder ein Potenzial bzw. eine Spannung zugeordnet werden.
Beispielsweise kann einem Pin-Anschluss bzw. einem Netz das Potenzial VINT oder 1,8 V zugewiesen werden.
2. Komponenten der elektrischen Schaltung können abhängig vom Typ (z. B. Transistormodell, Widerstandswert) als „leitend" oder als „nichtleitend" behandelt werden.
3. Netze bzw. Netzknoten können derart definiert werden, dass sie eine feste Spannung aufweisen und niemals einen anderen Wert annehmen können. Derartige Netze werden als Stoppnetze bezeichnet. Somit dürfen über diese Stoppnetze keine Spannungen oder anderen Eigenschaften auf andere Netze „propagiert" bzw. übertragen werden.
3.a) Anschließend werden alle Netzeigenschaften über alle leitenden Elemente, also über als kurzgeschlossen zu behandelnden Anschlusspaare der Komponenten, kopiert bzw. propagiert.
4. Nach Abschluss der Zuordnung der elektrischen
Zustandsgrößen an die Netze der elektrischen Schaltung werden Prüfanfragen formuliert, die unter Anwendung der obigen Definitionen jede beliebige Komponente der elektrischen Schaltung oder jedes Netz bzw. Pin auf vorgegebene Eigenschaften überprüft. Eine Prüfanfrage kann beispielsweise lauten: „ Melde Dünnoxidtransistoren, deren Spannung zwischen Gate- und Source-Anschluss größer als VINT ist." (obiges Beispiel 3) oder „Melde alle Netze, die VINT-Potenzial annehmen können" . Ebenso können Regeln und Prüfanfragen formuliert werden, bei denen sonstige Parameter der
Komponenten - beispielsweise die Gate-Länge oder andere
geometrische Größen - berücksichtigt werden (vgl. letztes obiges Beispiel).
Die Prüfregeln können darüber hinaus auch kombiniert werden, und die Ergebnisse jeder Prüfanfrage können weiterverarbeitet werden: Beispielsweise kann eine Prüfanfrage lauten: „Bilde die Summe aller Gate-Flächen von allen n-MOS-Transistoren, deren Gate-Substrat-Spannung zwischen Versorgungsspannung VPP und Masse (GND) liegt.
Das beschriebene Verfahren ermöglicht die Prüfung einer elektrischen Schaltung sowohl in flachen als auch in hierarchischen Schaltungen bzw. Netzlisten. Dabei werden Spannungen und/oder andere Netzeigenschaften statisch über die Komponenten der elektrischen Schaltung weitergereicht bzw. „propagiert". Über „Stoppnetze" werden dabei keine Spannungen oder Netzeigenschaften weitergeleitet.
Claims
1. Verfahren zum Erzeugen eines PrüfSignals, das angibt, dass bei einer elektrischen Schaltung ein vorgegebener, zumindest durch eine elektrische Zustandsgröße definierter Schaltungszustand eintreten kann, bei dem alle elektrischen Komponenten der elektrischen Schaltung komponentenindividuell bezüglich jedes Anschlusspaars der Komponente entweder als kurzgeschlossen oder als nichtleitend behandelt werden, zumindest einem Netzknoten oder einem Anschlusspin der elektrischen Schaltung eine elektrische Zustandsgröße zugewiesen oder - unter Bildung eines Stoppnetzes - fest zugewiesen wird, - jedem Netzknoten und jedem Anschlusspin mit Ausnahme der Stoppnetze alle elektrischen Zustandsgrößen derjenigen Netzknoten und Anschlusspins zugeordnet werden, mit denen der jeweilige Netzknoten bzw. der jeweilige Anschlusspin über die als kurzgeschlossen zu behandelnden Anschlusspaare der Komponenten verbunden ist, und
zumindest anhand der zugeordneten Zustandsgrößen festgestellt wird, ob der vorgegebene Schaltungszustand auftreten kann.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als elektrische Zustandsgrößen Spannungspotentiale oder logische Zustände herangezogen werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass alle Transistoren zumindest eines vorgegebenen Transistortyps bezüglich ihrer Schaltstrecke als kurzgeschlossen behandelt werden.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass alle Widerstände mit einem Widerstandswert unter einem vorgegebenen Grenzwert als kurzgeschlossen und alle Widerstände mit einem Widerstandswert über dem vorgegebenen Grenzwert als nichtleitend behandelt werden.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als vorgegebener Schaltungszustand ein für die Schaltung kritischer Schaltungszustand gewählt wird und das Verfahren für den kritischen, insbesondere für mehrere kritische
Schaltzustände, Schaltungszustand durchgeführt wird.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Prüfsignal erzeugt wird, wenn zumindest ein vorgegebener Netzknoten oder zumindest ein vorgegebener Anschlusspin ein vorgegebenes
Grenzspannungspotential erreicht oder unter-/überschreitet oder einen vorgegebenen logischen Zustand erreicht.
7. Verfahren nach einem der vorangehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Prüfsignal erzeugt wird, wenn an zumindest einer vorgegebenen Komponente der elektrischen Schaltung eine Spannung anliegt, die eine für die Komponente vorgegebene Grenzspannung erreicht oder unter- /überschreitet.
8. Verfahren nach einem der vorangehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Prüfsignal erzeugt wird, wenn an zumindest einer Komponente einer vorgegebenen Komponentengruppe oder einer vorgegebenen Komponentenart eine Spannung anliegt, die eine für die Komponentengruppe oder die Komponentenart vorgegebene Grenzspannung erreicht oder unter- /überschreitet .
9. Verfahren nach Anspruch 8 , dadurch gekennzeichnet, dass als das Prüfsignal ein Signal erzeugt wird, das alle Komponenten der vorgegebenen Komponentengruppe oder der vorgegebenen Komponentenart identifiziert, die die vorgegebene Grenzspannung erreichen oder unter-/überschreiten.
10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren mit Hilfe einer
Datenverarbeitungsanlage durchgeführt wird, in die die Schaltungsstruktur der elektrischen Schaltung eingegeben ist.
11. Einrichtung zum Erzeugen eines Prüfsignals, das angibt, dass bei einer elektrischen Schaltung ein vorgegebener, zumindest durch eine elektrische Zustandsgröße definierter Schaltungszustand eintreten kann, mit einem Speicher, in der die Schaltungsstruktur der elektrischen Schaltung abgespeichert ist, und - einer Rechnereinrichtung, die alle elektrischen Komponenten der elektrischen Schaltung komponentenindividuell bezüglich jedes Anschlusspaars der Komponente entweder als kurzgeschlossen oder als nichtleitend behandelt, - zumindest einem Netzknoten oder einem Anschlusspin der elektrischen Schaltung eine elektrische Zustandsgröße zuweist oder fest - unter Bildung eines Stoppnetzes zuweist, jedem Netzknoten und jedem Anschlusspin mit Ausnahme der Netzknoten und Anschlusspins mit fest zugewiesener elektrischer Zustandsgröße alle elektrischen Zustandsgrößen derjenigen Netzknoten und Anschlusspins zuordnet, mit denen der jeweilige Netzknoten oder der jeweilige Anschlusspin über die als kurzgeschlossen zu behandelnden Anschlusspaare der Komponenten verbunden sind, und zumindest anhand der zugeordneten Zustandsgrößen feststellt, ob der vorgegebene Schaltungszustand auftreten kann.
12. Einrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Rechnereinrichtung als elektrische Zustände Spannungspotentiale oder logische Zustände heranzieht.
13. Datenträger mit einem Programm, das derart ausgestaltet ist, dass eine Datenverarbeitungsanlage nach einer Installation des Programms die Verfahrensschritte nach einem der Ansprüche 1 bis 10 durchführt.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10343346A DE10343346B4 (de) | 2003-09-12 | 2003-09-12 | Verfahren zum Prüfen einer elektrischen Schaltung und Einrichtung zur Durchführung des Verfahrens |
| PCT/DE2004/002011 WO2005026995A2 (de) | 2003-09-12 | 2004-09-07 | Verfahren zum prüfen einer elektrischen schaltung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP1665105A2 true EP1665105A2 (de) | 2006-06-07 |
Family
ID=34305904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP04786733A Withdrawn EP1665105A2 (de) | 2003-09-12 | 2004-09-07 | Verfahren zum prüfen einer elektrischen schaltung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7313498B2 (de) |
| EP (1) | EP1665105A2 (de) |
| JP (1) | JP2007505296A (de) |
| CN (1) | CN100429663C (de) |
| DE (1) | DE10343346B4 (de) |
| WO (1) | WO2005026995A2 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10343344B4 (de) * | 2003-09-12 | 2006-04-20 | Infineon Technologies Ag | Verfahren zum Prüfen einer elektrischen Schaltung |
| CN100452062C (zh) * | 2006-01-13 | 2009-01-14 | 大同股份有限公司 | 测试硬件描述语言所撰写的硬件电路方块的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055366A (en) * | 1998-02-23 | 2000-04-25 | Advanced Micro Devices, Inc. | Methods and apparatus to perform high voltage electrical rule check of MOS circuit design |
| US6117179A (en) * | 1998-02-23 | 2000-09-12 | Advanced Micro Devices, Inc. | High voltage electrical rule check program |
| US6389578B1 (en) * | 1999-05-26 | 2002-05-14 | Hewlett-Packard Company | Method and apparatus for determining the strengths and weaknesses of paths in an integrated circuit |
| US6499129B1 (en) * | 1998-07-22 | 2002-12-24 | Circuit Semantics, Inc. | Method of estimating performance of integrated circuit designs |
| US6591402B1 (en) * | 1999-03-19 | 2003-07-08 | Moscape, Inc. | System and method for performing assertion-based analysis of circuit designs |
| US20030208721A1 (en) * | 2002-04-16 | 2003-11-06 | Regnier John W. | Apparatus and method to facilitate hierarchical netlist checking |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3851161A (en) * | 1973-05-07 | 1974-11-26 | Burroughs Corp | Continuity network testing and fault isolating |
| US4590472A (en) * | 1982-12-01 | 1986-05-20 | General Electric Company | Analog signal conditioner for thermal coupled signals |
| US4837502A (en) * | 1983-11-04 | 1989-06-06 | Grumman Aerospace Corporation | Computer-aided, logic pulsing probe for locating faulty circuits on a printed circuit card |
| JPH04335443A (ja) * | 1990-12-28 | 1992-11-24 | General Electric Co <Ge> | システム内の不良部品を隔離する方法と装置 |
| US5568142A (en) * | 1994-10-20 | 1996-10-22 | Massachusetts Institute Of Technology | Hybrid filter bank analog/digital converter |
| US5488323A (en) * | 1994-12-14 | 1996-01-30 | United Technologies Corporation | True hysteresis window comparator for use in monitoring changes in switch resistance |
| US5588142A (en) * | 1995-05-12 | 1996-12-24 | Hewlett-Packard Company | Method for simulating a circuit |
| US5627478A (en) * | 1995-07-06 | 1997-05-06 | Micron Technology, Inc. | Apparatus for disabling and re-enabling access to IC test functions |
| US5831437A (en) * | 1996-01-05 | 1998-11-03 | Rutgers University | Test generation using signal flow graphs |
| US20030093504A1 (en) * | 2001-10-31 | 2003-05-15 | Tilmann Neunhoeffer | Method for processing data containing information about an electronic circuit having a plurality of hierarchically organized networks, computer readable storage medium and data processing system containing computer-executable instructions for performing the method |
| US6898546B2 (en) * | 2001-10-31 | 2005-05-24 | Infineon Technologies Ag | Method for processing data representing parameters relating to a plurality of components of an electrical circuit, computer readable storage medium and data processing system containing computer-executable instructions for performing the method |
| US7073111B2 (en) * | 2002-06-10 | 2006-07-04 | Texas Instruments Incorporated | High speed interconnect circuit test method and apparatus |
-
2003
- 2003-09-12 DE DE10343346A patent/DE10343346B4/de not_active Expired - Fee Related
-
2004
- 2004-09-07 CN CNB2004800260164A patent/CN100429663C/zh not_active Expired - Fee Related
- 2004-09-07 EP EP04786733A patent/EP1665105A2/de not_active Withdrawn
- 2004-09-07 JP JP2006525619A patent/JP2007505296A/ja active Pending
- 2004-09-07 WO PCT/DE2004/002011 patent/WO2005026995A2/de active Search and Examination
-
2006
- 2006-03-09 US US11/372,470 patent/US7313498B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055366A (en) * | 1998-02-23 | 2000-04-25 | Advanced Micro Devices, Inc. | Methods and apparatus to perform high voltage electrical rule check of MOS circuit design |
| US6117179A (en) * | 1998-02-23 | 2000-09-12 | Advanced Micro Devices, Inc. | High voltage electrical rule check program |
| US6499129B1 (en) * | 1998-07-22 | 2002-12-24 | Circuit Semantics, Inc. | Method of estimating performance of integrated circuit designs |
| US6591402B1 (en) * | 1999-03-19 | 2003-07-08 | Moscape, Inc. | System and method for performing assertion-based analysis of circuit designs |
| US6389578B1 (en) * | 1999-05-26 | 2002-05-14 | Hewlett-Packard Company | Method and apparatus for determining the strengths and weaknesses of paths in an integrated circuit |
| US20030208721A1 (en) * | 2002-04-16 | 2003-11-06 | Regnier John W. | Apparatus and method to facilitate hierarchical netlist checking |
| US7240316B2 (en) * | 2002-04-16 | 2007-07-03 | Micron Technology, Inc. | Apparatus and method to facilitate hierarchical netlist checking |
Non-Patent Citations (2)
| Title |
|---|
| BHAVSAR D K: "Design for Test Calculus: An Algorithm for DFT Rules Checking", DESIGN AUTOMATION, 1983. 20TH CONFERENCE ON MIAMI BEACH, FL, USA 27-29 JUNE 1983, PISCATAWAY, NJ, USA,IEEE, 27 June 1983 (1983-06-27), pages 300 - 307, XP010888824, ISBN: 978-0-8186-0026-5 * |
| PELZ G ED - INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS: "An interpreter for general netlist design rule checking", 8 June 1992, PROCEEDINGS OF THE ACM/IEEE DESIGN AUTOMATION CONFERENCE. ANAHEIM, JUNE 8 - 12, 1992; [PROCEEDINGS OF THE ACM/IEEE DESIGN AUTOMATION CONFERENCE (DAC)], LOS ALAMITOS, IEEE COMP. SOC. PRESS, US LNKD- DOI:10.1109/DAC.1992.227788, PAGE(S) 305 - 310, ISBN: 978-0-8186-2822-1, XP010028934 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005026995A3 (de) | 2005-09-01 |
| JP2007505296A (ja) | 2007-03-08 |
| WO2005026995A2 (de) | 2005-03-24 |
| US7313498B2 (en) | 2007-12-25 |
| CN1849606A (zh) | 2006-10-18 |
| US20060212236A1 (en) | 2006-09-21 |
| DE10343346B4 (de) | 2011-01-27 |
| CN100429663C (zh) | 2008-10-29 |
| DE10343346A1 (de) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3689228T2 (de) | Verfahren zur Modellierung und zur Fehlersimulation von komplementären Metalloxidhalbleiterschaltungen. | |
| DE68918040T2 (de) | Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben. | |
| DE68925813T2 (de) | Verfahren und vorrichtung zum nachweis von fehlern in halbleiterschaltungen | |
| DE2905294A1 (de) | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren | |
| DE10159214A1 (de) | Simulationsschaltung für MOS-Transistor, Simulationsprüfverfahren, Netzliste einer Simulationsschaltung und Speichermedium zur Speicherung davon | |
| EP0073946A2 (de) | Verfahren und Anordnung zur Funktionsprüfung einer programmierbaren Logikanordnung | |
| DE10339924B4 (de) | ESD-Testanordnung und Verfahren | |
| DE102011084509A1 (de) | Schnittstellenschaltung und Verfahren zum Freigeben eines Ausgangstreibers der Schnittstellenschaltung | |
| DE4017617C2 (de) | Spannungserzeugungsschaltung mit geringer Leistungsaufnahme und stabiler Ausgangsspannung bei kleiner Schaltkreisfläche | |
| EP0074417B1 (de) | Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert | |
| DE69533567T2 (de) | Vorrichtung und Verfahren zum Auffinden von False-Timing-Paths in digitalen Schaltkreisen | |
| EP0834117B1 (de) | Schaltungsanordnung zum vergleich zweier elektrischer grössen, die von einem ersten neuron-mos-feldeffekttransistor und einer referenzquelle zur verfügung gestellt werden | |
| EP0203535B1 (de) | Verfahren zur Simulation eines Fehlers in einer logischen Schaltung und Schaltungsanordnung zur Durchführung desselben | |
| DE19601862C2 (de) | Vorrichtung und Verfahren zur Entdeckung von fehlerhaften Logikteilschaltungen mittels eines anomalen Ruheversorgungsstroms | |
| DE10305380A1 (de) | Kapazitätsmessverfahren | |
| DE10138142A1 (de) | Verfahren zur Analyse einer integrierten elektrischen Schaltung | |
| DE102004029944B4 (de) | Verfahren zur Ermittlung ESD-relevanter Schaltungsteile in einer Schaltung | |
| DE2925331A1 (de) | Schaltung mit doppelzweckanschluss | |
| WO2005026995A2 (de) | Verfahren zum prüfen einer elektrischen schaltung | |
| DE102007043398B4 (de) | Signalübertragungsschaltung | |
| DE10343344B4 (de) | Verfahren zum Prüfen einer elektrischen Schaltung | |
| DE3688437T2 (de) | Verfahren zur Umwandlung einer MOS-Schaltung von Schaltebenedarstellung in eine boolesche Darstellung und Verfahren zur Fehlersimulation in einer auf der Schaltebene dargestellten MOS-Schaltung durch das Verwenden seiner booleschen Darstellung. | |
| DE102007017642A1 (de) | Prüfschaltungsanordnung | |
| DE69419589T2 (de) | Verfahren zum prüfgerechten Entwurf von CMOS und BICMOS IC's | |
| DE69227231T2 (de) | Verfahren und Einrichtung zum Aufspüren einer vorspezifizierten Teilschaltung in einer elektrischen Schaltung, Verfahren zum Erstellen von Masken für Integrierte Schaltungen unter Benutzung des Verfahrens |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 20060309 |
|
| AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): DE FR GB IE IT |
|
| DAX | Request for extension of the european patent (deleted) | ||
| RBV | Designated contracting states (corrected) |
Designated state(s): DE FR GB IE IT |
|
| RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: INFINEON TECHNOLOGIES AG |
|
| 17Q | First examination report despatched |
Effective date: 20100817 |
|
| RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: QIMONDA AG |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20110301 |