CN1849606A

CN1849606A - 用于测试电路的方法

Info

Publication number: CN1849606A
Application number: CNA2004800260164A
Authority: CN
Inventors: P·巴德; T·诺伊恩赫菲尔
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2003-09-12
Filing date: 2004-09-07
Publication date: 2006-10-18
Anticipated expiration: 2024-09-07
Also published as: WO2005026995A3; EP1665105A2; JP2007505296A; WO2005026995A2; US7313498B2; US20060212236A1; DE10343346B4; CN100429663C; DE10343346A1

Abstract

本发明的任务是给出检查电路的方法，其中不需要详尽的电路仿真，但电路故障仍被可靠地识别。按照本发明，该任务通过用于产生测试信号的方法来解决，所述测试信号说明了在电路中可能出现预先确定的至少通过电状态量定义的电路状态，就器件的每个端子对而言，电路的所有电器件都被单独地处理为短路的或不导通的，一电状态量被固定分配给电路的至少一个网络节点或者连接引脚，除了具有被固定分配的电状态量的网络节点和连接引脚之外，以下的网络节点和连接引脚的所有电状态量都被分配给每个网络节点和每个连接引脚，即在该网络节点或者连接引脚上经由要被作为短路处理的器件端子对而被连接了相应的网络节点或者相应的连接引脚，并且至少借助于所分配的状态量确定是否可能出现预先确定的电路状态。

Description

用于测试电路的方法

在电路、尤其集成电子半导体电路或者半导体芯片被生产之前，就已经对其功能性进行了测试，以便避免制造出有故障的电路或者芯片。

在电路中，故障或者缺陷例如可能在于，太高的电压或者具有错误极性的电压被施加到电路的单个器件上。在此允许哪些最大电压被施加在器件上另外取决于各个器件类型；例如“薄氧化物”场效应晶体管上的最大允许电压小于“厚氧化物”场效应晶体管上的最大允许电压。

另外，应该考虑的是，在复杂电路、也即例如具有不同无源和有源器件(电阻、晶体管等)的网络中，器件上的电压电势依赖于各个前置器件的开关状态。因此，也必须考虑这些器件的开关状态。

为了检查电路，通常进行电路仿真，其中电路的电特性被仿真。虽然电路仿真有利于识别电路设计中的薄弱环节，但是电路仿真具有以下缺点，即仅仅针对于分别预先确定的激励向量或者预先确定的一组输入电压或者其他参数(例如电流、温度等)来检查电路特性。因此，只有当激励向量或者参数组以如此的方式来要求电路以致于出现并且可识别出在电路中所包含的故障时，才能找出故障。详细的或者详尽的电路仿真的另一缺点在于相当大的计算时间。

本发明的任务是，给出一种用于检查电路的方法，其中不需要详尽的电路仿真，并且尽管这样，电路故障仍被可靠地识别。

按照本发明，该任务通过具有按照权利要求1所述的特征的方法来解决。本发明有利的改进方案在从属权利要求中给出。

因此，按照本发明提供了一种用于产生测试信号的方法，该测试信号说明了在电路中可能出现或者出现一个预先规定的、至少通过电状态量定义的电路状态。在本发明方法中，就器件的每个端子对而言，电路的所有电器件都被单独地作为短路或者不导通处理。在器件仅仅具有两个端子或者连接引脚的情况下，器件仅仅被处理为短路的或者不导通的。在具有多个端子的器件中，在所有可能的端子对之间的连接线路被定义：因此，例如在具有三个端子A1、A2和A3的器件(例如晶体管)中，应分别为端子A1-A2、A1-A3以及A2-A3之间的连接确定：连接线路应该被处理为短路的还是不导通的。也即在三个端子时需要三次确定。因此相应地在具有四个端子A1、A2、A3和A4的器件(例如具有衬底端子的MOS晶体管、晶闸管)中，分别为端子A1-A2、A1-A3、A1-A4、A2-A3、A2-A4和A3-A4之间的连接确定：连接线路应该被处理为短路的还是不导通的。也即在四个端子时需要六次确定。电状态量被分配给、例如在构成为所谓的“停止网络”情况下被固定地(或者仅仅)分配给电路的至少一个网络节点或者一个连接引脚。随后，除了具有被固定地(或者仅仅)分配的电状态量的网络节点或者连接引脚之外(也即除了停止网络之外)，以下的网络节点和连接引脚的所有电状态量都被分配给每个网络节点和每个连接引脚，即在该网络节点或者连接引脚上经由要被作为短路处理的器件或者器件端子对而被连接了相应的网络节点或者相应的连接引脚。随后，在考虑被分配的状态量的情况下，测试是否可能出现预先确定的状态量。在此，本发明的一个基本方面在于，两个或者多个状态量能够被分配给单个网络节点。

本发明方法的基本优点在于，该方法能够被非常快速地执行。这是由于不进行详尽的或者完全的电路电仿真。取而代之，执行静态的“分配方法”，其中关于电路网络特性的被固定分配的状态量被静态地“传播”或者复制。通过网络特性的这种分配或者复制或者“传播”，本发明方法可被非常快速地执行。

本发明方法的另一基本优点在于，故障发现率(也即识别故障的概率)约为100％。其原因在于，故障识别不依赖于预先确定的激励向量地被执行。

在该方法中，例如电压电势或者逻辑状态可以被考虑作为电状态量。

优选地，至少一个预先确定的晶体管类型的所有晶体管就其开关线路而言被处理为短路的。在此，概念“开关线路”在场效应晶体管时被理解为源极-漏极线路，在双极性晶体管时被理解为发射极-集电极线路。本发明的优选扩展方案利用以下认识，即在晶体管中总是应希望开关线路是能够被完全接通的，并且从而施加在开关线路两端的状态量轻易地越过该开关线路被传输或者“传递”。

优选地，所有晶体管就其开关线路而言被处理为短路的。

就电路的电阻而言，如果所有电阻都被处理为短路的，则被认为是有利的。也可以使该方法如下进行改进，并且进一步与技术事实相匹配，即仅仅具有小于预先确定的极限值(例如500Ohm或者1000Ohm)的电阻被处理为短路的，而具有大于该预先确定的极限值的电阻值的所有电阻都被处理为不导通的。

在此当然必须考虑，在错误地选择了极限值时，所有电路故障不再被可靠地识别。在本方法的这种改进方案中考虑，低欧姆电阻将在其一个端子处所施加的电压电势几乎“无损耗地”传送给其另一端子，而高欧姆电阻引起明显的电压降，该电压降导致，在电阻的两个端子处的电压电势可能明显不同。因此，在高欧姆电阻时，通常不能实现网络特性的传播或者复制。

根据要测试的电路，如果至少一个预先确定的网络节点或者至少一个预先确定的连接引脚达到或者小于或者超过一个预先确定的极限电压电势或者达到一个预先确定的逻辑状态，则例如测试信号可以被产生。

可选地或者附加地，如果在至少一个预先确定的电路器件处施加有一个电压，而该电压达到或者小于/超过为该器件所预先确定的极限电压，则测试信号也可以被产生。

另外，如果在预先确定的器件组或者预先确定的器件类型的至少一个器件处施加有一个电压，而该电压达到或者小于/超过为该器件组或者该器件类型所预先确定的极限电压，则例如测试信号也可以被产生。

为了能够特别简单地分析可能被产生的测试信号，如果一个信号作为测试信号被产生，而该信号标识了预先确定的器件组或者预先确定的器件类型的达到或者小于/超过预先确定的极限电压的所有器件，则被认为是有利的。这种测试信号能够同时定位故障或定位有故障的器件。

可以特别简单并从而有利地例如借助于数据处理装置执行该方法，其中电路的电路结构例如作为一个所谓的网络列表被输入到所述的数据处理装置中。

另外，本发明的任务在于，给出一种用于检查电路的设备，其中不需要详尽的电气电路仿真，并且尽管这样，电路故障仍被可靠地识别。

按照本发明，该任务通过具有权利要求11所述的特征的设备来解决。本发明设备的有利改进方案在从属权利要求中给出。

关于本发明设备的优点，结合本发明方法参考上述实施方案。

本发明设备可以涉及微处理器设备或者DV装置，其被如此编程，使得其执行本发明方法。

另外，本发明的任务在于，给出一种数据载体，该数据载体对程序进行定义，该程序能够借助于数据处理装置执行用于检查电路的方法。在该方法中，应该不需要详尽的电气电路仿真，并且尽管这样，电路故障应该能够被可靠地识别。

按照本发明，该任务通过具有权利要求13所述的特征的数据载体来解决。

关于本发明数据载体的优点，结合本发明方法参考上述实施方案。

示例地，下面根据三个电路来描述本发明。

图1和2示出第一电路，

图3示出第二电路，和

图4和5示出第三电路。

在图1中示出了五个MOS晶体管NMOS1、NMOS2、NMOS3、NMOS4和NMOS5。在此，晶体管NMOS5的开关线路端子(也即源极端子或者漏极端子)被连接到具有标记P2的网络节点或者网络上。晶体管NMOS5的另一端子与网络B相连接，晶体管NMOS4的开关线路端子也与该网络B相连。晶体管NOMS4的另一开关线路端子与晶体管NMOS2的一个开关线路端子相连，以及与网络A相连。晶体管NMOS2的另一开关线路端子与晶体管NMOS1的一个开关线路端子相连接，以及与网络P1相连接。晶体管NOMS1的另一开关线路端子与晶体管NMOS3的一个开关线路端子电连接，以及与网络C电连接。晶体管NMOS3的另一开关线路端子构成为网络D。

一个电状态量分别被固定地分配给两个网络或者网络节点P1和P2，具体地说，供电电压VDD被分配给网络P1，而接地电势VSS被分配给网络P2。

另外，五个晶体管NMOS1至NOMS5都被处理为短路的。为两个网络P1和P2固定地分配电状态量以及将晶体管NMOS1至NOMS5处理为短路的，例如可以通过以下的编程指令来实现：

    ercDefines(

      defPins(

              pin "VSS"="P2"

              pin "VDD"="P1"

      )

      shortDevices(

         short "MOS"

         excludingPinTypes "VSS" "VDD"

      )

    )

通过将五个晶体管NOMS1至NOMS5都被处理为短路的，现在可以将两个网络P1和P2处的电压电势VDD和VSS分配给所有那些经由所述晶体管与网络P1和P2相连的网络。

但是，在此需要考虑，两个网络P1和P2具有被固定分配的电势、也即具有电势VDD和VSS，因此这两个网络P1和P2应被理解为所谓的“停止网络(stop network)”。

这表示，网络P2处的电势VSS经由要被处理为短路的晶体管NMOS5到达或者被“传播”到网络B，且经由要被处理为短路的晶体管NMOS4到达或者被“传播”到网络A。因此，电势VSS分别被分配给两个网络A和B。相应地，网络P1的电势VDD经由要被处理为短路的晶体管NOMS2到达网络A，且经由要被处理为短路的晶体管NMOS4到达网络B。因此，两个电势VSS和BDD分别被分配给两个网络A和B。

但是，如在图2中可以看出，不把电势VDD分配给网络P2，同样不把电势VSS分配给电势P1。其原因在于，两个网络P1和P2构成为“停止网络”，其中一个电状态量被固定地分配给所述“停止网络”。如上所述，在根据图1和2的例子中，电势VDD被固定地分配给了网络P1，而电势VSS被固定地分配给了网络P2。

相应地，现在电势VDD经由被处理为短路的晶体管NMOS1被分配给网络C。因为晶体管NMOS3也应被处理为短路的，因此电势VDD也可以或者必须被分配给网络D。

因此，如在图2中所示的那样，结果形成电压电势的一种分配。这表示，电势VSS和VDD分别被分配给了两个网络A和B，且电势VDD分别被分配给了两个网络C和D。因为两个网络P1和P2是停止网络，所以这两个网络P1和P2保持被固定分配给它们的电势VDD或者VSS。也即有：

P1：VDD

P2：VSS

A：VDD、VSS

B：VDD、VSS

C：VDD

D：VDD

现在，按照图1和2的电路可以被如下检查，看是否达到一个预先确定的、至少通过电状态量定义的电路状态。这将通过例子来说明，其中针对以下所有那些节点输出测试信号，即所述那些节点不具有到电势VDD的连接或者不具有到电势VSS的连接。相应的询问可以用编程语言表述为：

ercRules(

reportNet(

pinTypes

condition count "VSS" "VDD"<=1

title "No path to VDD or no path to VSS"

)

如从图2中可以看出，网络P1、P2、C和D被报告。因为网络P1和P2是停止网络并且不能采用不同的电势，所以网络P1和P2被报告。因为网络C和D不能采用电势VSS，所以网络C和D被报告。因此，产生一个测试信号。

例如另一测试询问可以表述如下，即应该输出以下所有网络或者网络节点，所述所有网络或者网络节点能够处于电势VSS。相应的寻找询问或者测试询问可以用编程语言表述为：

ercRules(

reportNet(

pinTypes

condition

including "VSS"

title "path to VSS"

)

测试询问的结果将会是，网络A和B以及P2能够具有电势VSS。如上所述，电势P1不能具有电势VSS，这是因为该电势P1是停止网络。相应地，两个网络C和D也不能具有电势VSS，这是因为它们经由停止网络P1仅仅被施加电势VDD。

在图3中示出了按照图1和2所示的实施例的改变形式。在根据图3的电路中，电势VDD也被分配给了网络P1，电势VSS也被分配给了网络P2。但是，不同于按照图1和2所示的实施例，在此不涉及固定分配，所以两个网络P1和P2不构成为停止网络。因此，除了先前所分配的电势VDD或者VSS之外，还可以将另外的其他电势分配给两个网络P1和P2。例如可以通过以下程序行来定义网络的引脚占用或者引脚类型的限定以及短路：

ercDefines(

defPins(

pin "VSS"="P2"

pin "VDD"="P1"

)

shortDevices(

short "MOS"

)

如果现在这里采用结合图1和2所述的方法，则被分配给网络P2的VSS经由被处理为短路的晶体管NMOS5到达网络B，并从那里经由被处理为短路的晶体管NMOS4到达网络A。另外，电势VSS可以经由被处理为短路的晶体管NMOS2到达网络P1，这是因为网络P1不再构成为停止网络。然后，电势VSS从网络P1经由晶体管NMOS1到达网络C，并且从那里经由晶体管NMOS3到达网络D。因此，电势VSS可以被施加到所有网络P1、P2、A、B、C和D上。

相应地，现在电势VDD也被分配给网络A、B、C和D(如上述实施例中所示)，并且另外经由晶体管NMOS5到达网络P2，这是因为网络P2同样也不再构成为停止网络。

因此，所有网络可以分别具有两个电势VSS和VDD。也即有：

P1：VDD、VSS

P2：VDD、VSS

A：VDD、VSS

B：VDD、VSS

C：VDD、VSS

D：VDD、VSS

在图4和5中示出了第三电路，借助于该第三电路下面同样描述测试方法的执行。

在图4中示出“小”n沟道MOS场效应晶体管NMOS SMALL，其利用其一个开关线路端子(源极端子)与网络P5连接。在网络P5上施加有电势VSS。晶体管NOMS SMALL的栅极接在具有电势VINT的P4上。晶体管NMOS SMALL的另一开关线路端子(漏极端子)与“小”p沟道MOS场效应晶体管PMOS SMALL的一个开关线路端子(漏极端子)相连接。晶体管PMOS SMALL的另一开关线路端子(源极端子)与网络P2相连，在所述网络P2上施加有电势VINT。

晶体管PMOS SMALL的栅极端子经由电阻R与“大”p沟道MOS场效应晶体管PMOS BIG的一个开关线路端子相连，后者的另一开关线路端子与网络P1相连接。晶体管PMOS BIG的栅极端子与网络P3相连，该网络P3施加有电势VSS。

网络P1、P2、P3、P4和P5是停止网络，其只能具有被分配给它们的电势。

电路的所有具有大于500Ω电阻值的电阻应该被看作是不导通的，而所有其他具有小于或者等于500Ω电阻值的电阻在理想情况或者无损耗情况下应是导通的。因此，电阻R被处理为短路的。

例如利用以下编程规则来实现为网络P1、P2、P3、P4和P5相应地分配电势以及定义器件的电特性：

      /*        分配引脚类型和电压        */

    ercDefines(

      defPins(

             pin"VSS" voltage 0  ="P5" "P3"

             pin"VINT"voltage 2.0="P2" "P4"

             pin"VPP" voltage 3.0="P1"

      )

      /*    定义用于传递电压的器件和停止网络    */

      shortDevices(

         short "MOS" BIG

         short "MOS" SMALL

         short "RES" value＝＜500

         excludingPinTypes "VPP" "VINT" "VSS"

      )

现在应该如下检查在图4和5中所示的电路，看在小p沟道晶体管PMOS SMALL中是否可能出现过高的电压。p沟道晶体管PMOS SMALL涉及一种晶体管，其中在栅极端子和源极端子或漏极端子之间不允许施加大于VINT的电压。根据上述定义，电压为VINT＝2伏特。

为了执行该测试，首先必须确定，哪些电势或者状态必须被分配给电路的哪些网络节点或者哪些网络。对此，如下地进行：

首先确定，网络P2是停止网络，因此该网络P2只能具有电势VINT。但是，电势VINT可以经由晶体管PMOS SMALL到达网络A，而所述晶体管PMOS SMALL就其开关线路或者其源极-漏极端子对而言应被处理为短路的。另外，也应将电势VSS分配给网络A，这是因为晶体管NMOS SMALL就其开关线路或者其源极-漏极端子对而言也应被处理为短路的。

网络P1处的电势VPP经由晶体管PMOS BIG到达网络B，所述晶体管PMOS BIG就其开关线路或者其源极-漏极端子对而言应被处理为短路的。因为电阻R只具有电阻值R＝100Ω，所以按照上述规则，该电阻应被处理为短路的；因此，电势VPP同样也应被分配给网络C，并且从而应被分配给晶体管PMOS SMALL的栅极端子。

因此，如在图5所示的那样形成电势的分配。

因此需要确定，在网络A处并且从而在晶体管PMOS SMALL的漏极端子处能够出现电势VSS和VINT，而在网络C处并且从而在晶体管PMOS SMALL的栅极端子处能够出现电势VPP。

现在，应该如下检查电路，看在“小”p沟道晶体管PMOS SMALL中是否施加有大于VINT的栅极-源极电压或者栅极-漏极电压。例如这种测试询问如下所示：

    /*  测试规则  */

    reportDevice(

       "MOS"

       models SMALL

       condition nodeVoltage(voltage "GATE" - voltage "SDRAIN"

       ＞"VINT")  || nodeVoltage(voltage "SDRAIN" - voltage

       "GATE" ＞ "VINT")

       title "SMALL MOS,voltage difference Gate-

       Source/Drain/Substrate＞ VINT"

    )

根据该测试询问来测试，是否具有“小”MOS场晶体管，在该“小”MOS场晶体管中在栅极端子和源极端子或漏极端子之间施加有一个超过电压极限VINT＝2V的电压。

可以从图5中直接得出该测试询问的解；因为在图5中示出，在小p沟道晶体管PMOS SMALL的漏极端子和栅极端子之间能够施加栅极-漏极电压Ugd：

Ugd＝VPP-VSS＝3伏特，和

Ugd＝VPP-VINT＝1伏特。

如果栅极端子施加有电势VPP，则在栅极端子和漏极端子之间可以形成电压差Ugd＝3V＞2V。从而，明显超过预先确定的极限电压或者最大电压差Ugd＝VINT＝2V。

因此，作为所述测试询问的结果，小p沟道晶体管PMOS SMALL将会被报告。因此，按照图4和5所示的电路不具有足够的规格。代替小p沟道晶体管PMOS SMALL，需要使用“大”p沟道晶体管PMOS BIG，这是因为在“大”类型的MOS晶体管中，栅极端子和源极端子或者栅极端子和漏极端子之间的电压差VDD是不危急的。

取而代之，通过例如提高电阻R的电阻值也可能不同地改变按照图4和5所示的电路。也即如果电阻R的电阻值具有大于500Ω的值，则电势VPP经由该电阻R将会不能被“传播”到小p沟道晶体管PMOSSMALL的栅极端子，因此在该晶体管处将不出现过电压。于是，该晶体管将不被报告。

另外，所述测试方法也可以考虑电路的其他参数。因此，例如对于在晶体管处是否超过预先确定的极限电压的询问，另外可以与晶体管的几何参数相关联。例如，所有那些“小”p沟道晶体管可以借助于所述的测试方法被找出，在所述那些“小”p沟道晶体管中，在源极端子和漏极端子之间施加有大于VINT的电压差，并且其栅极长度小于280nm。例如相应的测试询问可以表述如下：

    reportDevice(

       "MOS"

       models P_SMALL

       condition length＜280 &amp;&amp;

                 nodeVoltage(voltage "SDRAIN" ＞ "vint") &amp;&amp;

                 nodeVoltage(voltage "SOURCE" - voltage "DRAIN" ＞

    "vint")

        title "Small PMOS,length＜280,voltage SOURCE-DRAIN＞

    vint"

    )

因此，可以利用所述方法以非常简单的方式实现电路的完全检查，而不需要完全的电气电路仿真。

总之，所述示例性方法具有以下特征：

1.特性或者电势或电压可以被分配给每个引脚或者网络或网络节点。例如电势VINT或者1.8V可以被分配给引脚端子或者网络。

2.电路的器件可以根据类型(例如晶体管模型、电阻值)被处理为“导通的”或者“不导通的”。

3.网络或者网络节点可以被如此定义，使得它们具有固定的电压，并且从来不能采用其他值。这种网络被称为停止网络。因此，经由所述停止网络不允许将电压或者其他特性“传播”或者传递到其他网络。

3.a)随后，所有网络特性经由所有导通元件、也即器件的要被处理为短路的器件端子对被复制或者被传播。

4.在结束将电状态量分配给电路的网络之后，设计测试询问，所述测试询问利用上述定义对电路各个任意器件或者每个网络或引脚的预先确定的特性进行检查。例如测试询问可以是“报告一些薄氧化物晶体管，其在栅极端子和源极端子之间的电压大于VINT”(上述例子3)，或者“报告能够采用VINT电势的所有网络”。同样可以设计这样的规则或者测试询问，其中器件的其他参数(例如栅极长度或者其他几何大小)被考虑(参见上面最后的一个例子)。

另外，测试规则也可以被组合，并且每个测试询问的结果可以被继续处理：例如测试询问可以是：“形成所有n-MOS晶体管的所有栅极面积之和，其中所述所有n-MOS晶体管的栅极-衬底电压位于供电电压VPP和接地电压(GND)之间”。

所述方法允许在平面电路以及层级电路或网络列表中实现电路的测试。在此，电压和/或其他网络特性静态地经由电路的器件被传递或者“传播”。在此，经由“停止网络”不传送电压或者网络特性。

Claims

1.用于产生测试信号的方法，所述测试信号说明了在电路中可能出现一个预先确定的、至少通过一个电状态量定义的电路状态，其中

就器件的每个端子对而言，电路的所有电器件都被单独地处理为短路的或不导通的，

一个电状态量被分配给或者在构成停止网络的情况下被固定地分配给电路的至少一个网络节点或者连接引脚，

除了停止网络之外，以下的网络节点和连接引脚的所有电状态量都被分配给每个网络节点和每个连接引脚，即在该网络节点或者连接引脚上经由要被作为短路处理的器件端子对而被连接了相应的网络节点或者相应的连接引脚，和

至少根据所分配的状态量确定，是否可能出现预先确定的电路状态。

2.按照权利要求1所述的方法，其特征在于，电压电势或者逻辑状态被考虑作为电状态量。

3.按照权利要求1或者2所述的方法，其特征在于，至少一种预先确定的晶体管类型的所有晶体管就其开关线路而言被处理为短路的。

4.按照权利要求1、2或者3所述的方法，其特征在于，具有小于预先确定的极限值的电阻值的所有电阻被处理为短路的，具有大于预先确定的极限值的电阻值的所有电阻被处理为不导通的。

5.按照上述权利要求之一所述的方法，其特征在于，对电路临界的电路状态被选择为预先确定的电路状态，对临界的电路状态、尤其对多个临界的开关状态执行所述方法。

6.按照上述权利要求之一所述的方法，其特征在于，如果至少一个预先确定的网络节点或者至少一个预先确定的连接引脚达到或者小于/超过一个预先确定的极限电压电势、或者达到一个预先确定的逻辑状态，则所述测试信号被产生。

7.按照上述权利要求1至5之一所述的方法，其特征在于，如果在至少一个预先确定的电路器件上施加有一个电压，而该电压达到或者小于/超过一个为器件所预先确定的极限电压，则所述测试信号被产生。

8.按照上述权利要求1至5之一所述的方法，其特征在于，如果在预先确定的器件组或者预先确定的器件类型的至少一个器件上施加有一个电压，而该电压达到或者小于/超过为该器件组或者该器件类型所预先确定的极限电压，则所述测试信号被产生。

9.按照权利要求8所述的方法，其特征在于，作为所述测试信号产生一个信号，该信号标识了所述预先确定的器件组或者所述预先确定的器件类型的、达到或者小于/超过所述预先确定的极限电压的所有器件。

10.按照上述权利要求之一所述的方法，其特征在于，所述方法借助于数据处理装置被执行，其中电路的电路结构被输入到所述数据处理装置中。

11.用于产生测试信号的设备，所述测试信号说明了在电路中可能出现一个预先确定的、至少通过一个电状态量定义的电路状态，所述设备具有

-存储器，其中存储有电路的所述电路结构，和

-计算设备，其

-就器件的每个端子对而言将电路的所有电器件单独地处理为短路的或不导通的，

-将一个电状态量分配给或者在构成停止网络的情况下固定地分配给电路的至少一个网络节点或者一个连接引脚，

-除了具有被固定分配的电状态量的网络节点和连接引脚之外，以下的网络节点和连接引脚的所有电状态量都被分配给每个网络节点和每个连接引脚，即在该网络节点或者连接引脚上经由要被作为短路处理的器件端子对而被连接了相应的网络节点或者相应的连接引脚，和

-至少根据所分配的状态量确定，是否可能出现预先确定的电路状态。

12.按照权利要求11所述的设备，其特征在于，所述计算设备将电压电势或者逻辑状态考虑作为电状态。

13.具有程序的数据载体，所述程序被如此设计，使得在安装所述程序之后，数据处理装置执行按照权利要求1至10之一所述的方法步骤。