DE19601862C2 - Vorrichtung und Verfahren zur Entdeckung von fehlerhaften Logikteilschaltungen mittels eines anomalen Ruheversorgungsstroms - Google Patents
Vorrichtung und Verfahren zur Entdeckung von fehlerhaften Logikteilschaltungen mittels eines anomalen RuheversorgungsstromsInfo
- Publication number
- DE19601862C2 DE19601862C2 DE19601862A DE19601862A DE19601862C2 DE 19601862 C2 DE19601862 C2 DE 19601862C2 DE 19601862 A DE19601862 A DE 19601862A DE 19601862 A DE19601862 A DE 19601862A DE 19601862 C2 DE19601862 C2 DE 19601862C2
- Authority
- DE
- Germany
- Prior art keywords
- logic
- subcircuits
- ftp
- transition
- subcircuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims description 9
- 238000011990 functional testing Methods 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 230000007704 transition Effects 0.000 claims description 138
- 238000012360 testing method Methods 0.000 claims description 20
- 238000000605 extraction Methods 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 claims 2
- 230000002547 anomalous effect Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 101100322581 Caenorhabditis elegans add-1 gene Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
Die vorliegende Erfindung betrifft eine Vorrichtung und ein Verfahren zum Entdecken
einer fehlerhaften Logikteilschaltung in
einer Halbleitervorrichtung
mit einer Vielzahl von Logikteilschaltungen.
In einem System nach dem Stand der Technik zum Testen einer
Halbleiteranordnung wird die Anordnung betrieben durch
Benutzung eines funktionalen Testmusters, und als Ergebnis
wird an den Ausgängen der Anordnung ein Ausgangsmuster
erhalten. Dann wird das Ausgangsmuster verglichen mit einem
erwarteten Muster. Somit wird die Bestimmung, ob die Anord
nung normal oder anomal arbeitet oder nicht, gemacht auf
der Basis, ob das Ausgangsmuster mit dem erwarteten Muster
übereinstimmt oder nicht.
Nachdem festgestellt wurde, daß die Anordnung anormal ar
beitet, wird eine Fehlerstelle festgestellt in Übereinstim
mung mit einer Fehlerliste zum Abspeichern des Verhältnis
ses zwischen funktionalen Testmustern und Ausgangsmustern
für eventuelle Fehler.
Die Fehlerliste bzw. der Fehlerkatalog wird hergestellt
durch Durchführung einer Fehlersimulation.
In dem oben beschriebenen Testapparat nach dem Stand der
Technik ist aber, wenn die Anordnung hoch integriert ist,
eine große Menge von Fehlersimulation nötig, um die Fehler
liste zu vervollständigen. Außerdem ist das Volumen der
Fehlerliste sehr groß. Zum Beispiel
Vo ∞ L2-3
wobei Vo das Volumen der Fehlerliste oder des Fehlerkatalo
ges ist und L die Anzahl der logischen Schaltkreise der
Anordnung.
Somit ist es ziemlich schwierig, einen Fehlerpunkt einer
hochintegrierten Halbleiteranordnung festzustellen.
DE 43 05 288 A1 offenbart ein Testverfahren für eine CMOS-
Schaltung, bei dem ein Fehler der CMOS-Schaltung beruhend
sowohl auf einem anomalen Ruheversorgungsstrom als auch
einem falschen Ausgabefunktionstestmuster bestimmt wird.
DE 41 17 493 A1 offenbart ein Verfahren zum Test einer
CMOS-Schaltung, bei dem nach dem Anlegen eines Funktions
testmusters der Ruheversorgungsstrom über eine vorgegebene
Zeitspanne überwacht wird. Sinkt innerhalb dieser Zeit
spanne der Ruheversorgungsstrom unter einen Schwellwert, so
wird entschieden, daß die Schaltung bei diesem Funktions
testmuster keinen Fehler aufweist, und ein neues Funktions
testmuster wird angelegt. Sinkt innerhalb der Zeitspanne
der Ruheversorgungsstrom nicht unter den vorgegebenen
Schwellwert, so wird die Schaltung als fehlerhaft erkannt,
und ein entsprechendes Fehlersignal wird erzeugt.
Der Erfindung liegt die Aufgabe zugrunde, effektiv eine
Fehlerstelle einer hochintegrierten Halbleiteranordnung zu
bestimmen.
Erfindungsgemäß wird die Aufgabe durch eine Vorrichtung
nach Anspruch 1 und ein Verfahren nach Anspruch 10 gelöst.
Die weiteren Ansprüche betreffen weitere vorteilhafte Aus
gestaltungen der Erfindung.
Nachdem der Fehlerblock bestimmt wurde, wird ein Fehler
punkt innerhalb des Fehlerblocks abgeschätzt durch das
Testsystem des Standes der Technik. In diesem Falle bedarf
das Testsystem gemäß dem Stand der Technik keiner großen
Fehlerliste.
Die vorliegende Erfindung wird klarer verstanden aus der
folgenden Beschreibung im Vergleich mit dem Stand der Tech
nik unter Bezugnahme auf die beiliegenden Figuren. Es
zeigen:
Fig. 1A ein Schaltkreisdiagramm einer normalen Zweiein
gangs-CMOS-NOR-Schaltung;
Fig. 1B eine Wahrheitstabelle der NOR-Schaltung von Fig.
1A;
Fig. 2A ein Schaltkreisdiagramm eines anormalen Zweiein
gangs-CMOS-NOR-Gliedes;
Fig. 2B eine Wahrheitstabelle der NOR-Schaltung von Fig.
2A;
Fig. 3 eine Blockschaltung einer Ausführungsform der
Fehlerblockdetektierschaltung gemäß der Erfin
dung;
Fig. 4 eine Tabelle, die das Verhältnis zwischen funk
tionalen Testmustern und betriebenen Blöcken
zeigt;
Fig. 5 ein Schaubild eines Beispiels eines VDD-Versor
gungsruhestromes (Iqqd);
Fig. 6 ein Flußdiagramm eines ersten Betriebes der Steu
erschaltung von Fig. 3;
Fig. 7 eine Tabelle von Übergangsblöcken, die durch den
Betrieb des Flußdiagrammes von Fig. 6 extrahiert
werden, wenn ein anormaler Strom Iqqd entdeckt
wird;
Fig. 8 ein Flußdiagramm eines zweiten Betriebes der
Steuerschaltung von Fig. 3;
Fig. 9 ein Flußdiagramm eines dritten Betriebes der
Steuerschaltung von Fig. 3;
Fig. 10 ein Flußdiagramm eines vierten Betriebes der
Steuerschaltung von Fig. 3;
Fig. 11 ein Flußdiagramm eines fünften Betriebes der
Steuerschaltung von Fig. 3;
Fig. 12 ein Flußdiagramm eines sechsten Betriebes der
Steuerschaltung von Fig. 3;
Fig. 13 ein Flußdiagramm eines siebten Betriebes der
Steuerschaltung von Fig. 3;
Fig. 14 ein Flußdiagramm eines achten Betriebes der Steu
erschaltung von Fig. 3;
Fig. 15 ein Flußdiagramm eines neunten Betriebes der
Steuerschaltung von Fig. 3;
Fig. 16 ein Flußdiagramm eines zehnten Betriebes der
Steuerschaltung von Fig. 3;
Fig. 17 eine Tabelle der Übergangsblöcke, die durch den
Betrieb des Flußdiagramms von Fig. 16 extrahiert
werden, wenn ein anormaler Strom Iqqd detektiert
wird;
Fig. 18 ein Flußdiagramm eines elften Betriebes der Steu
erschaltung von Fig. 3;
Fig. 19 eine Tabelle von Übergangsblöcken, die durch den
Betrieb des Flußdiagramms von Fig. 18 extrahiert
werden, wenn ein anormaler Strom Iqqd detektiert
wird;
Fig. 20 ein Flußdiagramm eines zwölften Betriebs der
Steuerschaltung von Fig. 3; und
Fig. 21A, 21B und 21C Diagramme zur Erläuterung eines
Testsystems, auf welches die vorliegende Erfin
dung angewendet wird.
Zuerst wird das Prinzip der vorliegenden Erfindung unter
Bezugnahme auf Fig. 1A, 1B, 2A und 2B erläutert.
In Fig. 1A, welche eine normale Zweieingangs-CMOS-NOR-
Schaltung darstellt, sind die P-Kanal-MOS-Transistoren Qp1
und Qp2 parallel zwischen einem Spannungsversorgungsanschluß
Vdd und einem Ausgangsanschluß OUT geschaltet und N-Kanal-
MOS-Transistoren Qn1 und Qn2 sind in Serie zwischen dem
Ausgangsanschluß OUT und dem Masseanschluß GND geschaltet.
Die Transistoren Qp1 und Qn1 werden durch die Spannung
eines Eingangsanschlusses IN1 gesteuert und die Transisto
ren Qp2 und Qn2 durch die Spannung eines Eingangsanschlus
ses IN2. Die Wahrheitstabelle der NOR-Schaltung von Fig. 1A
ist in Fig. 1B gezeigt.
In Fig. 1A tritt kein VDD-Versorgungsruhestrom Iqqd auf,
der von dem Spannungsversorgungsanschluß VDD zum Massean
schluß GND fließt. Das heißt, der VDD-Versorgungsruhestrom
Iqqd ist in normalem Zustand.
In Fig. 2A, die eine anormale Zweieingangs-CMOS-NOR-Schal
tung zeigt, wird angenommen, daß das Gate des P-Kanal-Tran
sistors Qp2 offen ist, so daß der P-Kanal-Transistor Qp2 in
normalem EIN-Zustand ist. Als Folge, wenn die Spannungen an
den Eingangsanschlüssen IN1 und IN2 beide hoch liegen,
fließt ein Durchdringungsstrom, das heißt ein großer VDD-
Versorgungsruhestrom Iqqd. Das heißt, der VDD-Versorgungs
ruhestrom Iqqd ist in anormalem Zustand.
In Fig. 2A, wenn die Spannungen an den Eingangsanschlüssen
IN1 und IN2 beide hoch liegen, ist die Ausgangsspannung
Vout am Ausgangsanschluß OUT
Vout = VDD . (2Zn)/(Zp + 2 . Zn) < Vth
wobei Zp die Impedanz des P-Kanal-Transistors Qp2 ist;
Zn die Impedanz jedes N-Kanal-Transistors Qn1 und Qn2; und
Vth die logische Schwellenspannung des CMOS-Inverters.
Fig. 2B zeigt die Wahrheitstabelle der NOR-Schaltung von
Fig. 2A.
Wenn eine Halbleiterschaltung wie eine CMOS-Schaltung in
sich einen physikalischen Defekt hat, dann fließt allgemein
ein anormaler VDD-Versorgungsruhestrom durch diese (siehe:
M. Sanada, "New Application of Laser Beam to Failure
Analysis of LSI with Multi-Metal Layers", Microelectronics
and Reliability, Vol. 33, No. 7, pp. 993-1009, 1993 und M.
Sanada, "Evaluation and Detection of CMOS-LSI with Abnormal
IDDQ", Microelectronics and Reliability, Vol. 35, No. 3,
pp. 619-629, 1995).
In Fig. 3, die eine Ausführungsform der vorliegenden Erfin
dung illustriert, bedeutet das Bezugszeichen 1 eine Halb
leiterschaltung wie eine CMOS-LSI-Schaltung mit einer Viel
zahl von logischen Blocks B1, B2, ... BZ. Die Halbleiteran
ordnung 1 wird mit einem funktionalen Testmuster (FTP)
versorgt. Das funktionale Testmuster wird erzeugt durch
einen Speicher 2, eine Synchronisationserzeugungsschaltung
3, eine Mustererzeugungsschaltung 4, einen Formatcontroller
5 und PIN elektronische Einheiten 61, 62, ..., die an
Eingangsanschlüsse der Halbleiteranordnung 1 angeschlossen
sind.
Die Synchronisationserzeugungsschaltung 3 erzeugt ein
Synchronisationssignal zum Bestimmen der Testgeschwinding
keit TO, der Verzögerungszeit TD und der Pulsbreite TW.
Außerdem erzeugt die Synchronisationserzeugungsschaltung 3
ein Strobe-Signal STB und überträgt es zum Stromdetektor 8
zum Feststellen des VDD-Versorgungsruhestromes Iqqd, der
durch den Versorgungsanschluß VDD zum Masseanschluß GND in
der Halbleiteranordnung fließt.
Die Mustererzeugungsschaltung 4 erzeugt ein aktuelles
Mustersignal in Übereinstimmung mit Daten, die aus dem
Speicher 2 gelesen werden, welcher im allgemeinen kom
primiert ist.
Jede der elektronischen PIN-Einheiten 61, 62, ... ist
versorgt mit Spannung VH und VL, die durch Digital/Analog
(D/A)-Konverter erzeugt werden. Wenn zum Beispiel "0" zur
elektronischen PIN-Einheit 61 zugeführt werden soll, wird
die Spannung VL (= 0 V) an den entsprechenden Eingang zuge
führt, wenn "1" der elektronischen PIN-Einheit 61 zugeführt
wird, wird die Spannung VH an den entsprechenden Eingang
geliefert.
Der Speicher 2 empfängt ein Adressensignal SADD von der
Steuereinheit 9, die aus einer zentralen Recheneinheit
(CPU), ROMs, RAMs und dergleichen besteht. Wenn der Inhalt
ADD des Adressensignals SADD durch die Steuereinheit 9 in
krementiert wird, werden deshalb funktionale Testmuster
sequentiell erzeugt und zur Halbleiteranordnung 1 über
tragen.
Gleichzeitig überwacht die Steuereinheit 9 den VDD-Versor
gungsruhestrom Iqqd, der durch die Halbleiteranordnung 1
fließt, mittels des Stromdetektors 8.
Ferner ist an die Steuereinheit 9 ein Eingabegerät 10, wie
eine Tastatur oder eine andere Steuerung, und ein Ausgangs
gerät 11, wie z. B. ein CRT, angeschlossen.
Im RAM der Steuerschaltung 9 ist eine Tabelle gespeichert,
die das Verhältnis zwischen funktionalen Testmustern FTP
(ADD) und den durch die funktionalen Testmuster FTP (ADD)
betriebenen Blocks zeigt, wie in Fig. 4 gezeigt. Es sei
bemerkt, daß solche Blocks gestaltet sind durch Benutzung
der Technologie von verstärkungsspezifischen integrierten
Schaltungen (ASIC) wie z. B. Gate-Feldtechnologie, und
deshalb kann das oben erwähnte Verhältnis im voraus erkannt
werden.
In Fig. 5, welche Beispiele von VDD-Versorgungsruheströmen
Iqqd gegen funktionale Testmuster FTP (ADD) zeigt, ist der
Strom Iqqd extrem groß, das heißt anormal, wenn die funk
tionalen Testmuster FTP (a), FTP (b), ... und FTP (j) der
Halbleiteranordnung 1 zugeführt werden.
Ein erster Betrieb der Steuerschaltung 9 wird durchgeführt,
um Übergangsblocks zu extrahieren, wenn der VDD-Versor
gungsruhestrom Iqqd geschaltet wird von normal zu anormal,
da angenommen wird, daß ein Fehlerpunkt in einem oder
mehreren der Übergangsblocks existiert. Der erste Betrieb
ist in Fig. 6 gezeigt.
Zuerst wird in Schritt 601 eine Flag FX rückgesetzt (FX =
"0"), um anzuzeigen, daß der VDD-Versorgungsruhestrom Iqqd
normal ist. FX = "0" bedeutet, daß der VDD-Versorgungsruhe
strom Iqqd normal ist und FX = "1" bedeutet, daß der VDD-
Versorgungsruhestrom Iqqd anormal ist. Außerdem wird in
Schritt 602 die Adresse ADD gelöscht.
Schritt 603 wartet, bis eine vorbestimmte Zeitspanne
verstrichen ist, so daß die Halbleiteranordnung 1 auf das
funktionale Testmuster FTP der Adresse ADD antwortet, um
einen neuen VDD-Versorgungsruhestrom Iqqd zu erzeugen.
Nachdem die vorbestimmte Zeitspanne verstrichen ist,
schreitet die Steuerung zu Schritt 604 fort.
In Schritt 604 wird bestimmt, ob Iqqd < IR (vorbestimmter
Wert) ist. Wenn Iqqd ≦ IR ist, was bedeutet, daß der VDD-
Versorgungsruhestrom Iqqd normal ist, schreitet die Steue
rung zu Schritt 605 fort, welcher die Flag FX rücksetzt.
Andererseits, wenn Iqqd < IR ist, was bedeutet, daß VDD-
Versorgungsruhestrom Iqqd anormal ist, schreitet die Steue
rung zu den Schritten 606 bis 608 fort.
In Schritt 606 wird festgestellt, ob FX = "0" ist oder
nicht. Wenn FX = "0" ist, bedeutet dies, daß der VDD-Ver
sorgungsruhestrom Iqqd von normal zu anormal geschaltet
hat. Deshalb werden in Schritt 607 Übergangsblocks zwischen
dem funktionalen Testmuster FTP (ADD-1) und dem funktiona
len Testmuster FTP (ADD) extrahiert unter Bezugnahme auf
die Tabelle, wie in Fig. 4 gezeigt. Dann schreitet die
Steuerung fort zu Schritt 608, welcher die Flag FX setzt.
Auch in Schritt 606, wenn FX = "1" ist, geht die Steuerung
direkt zu Schritt 609.
Schritte 609 und 610 wiederholen den Betrieb von Schritten
603 bis 608, bis ADD den maximalen Wert MAX erreicht. So
werden, wie in Fig. 7 gezeigt, Übergangsblocks bzw. Tran
sitionsblocks erhalten für die funktionalen Testmuster
FTP (a), FTP (b), FTP (c), FTP (d), FTP (f), FTP (g),
FTP (h), FTP (i) und FTP (j) im Verhältnis zu den
funktionalen Testmustern FTP (a - 1), FTP (b - 1), FTP (c - 1),
FTP (d - 1), FTP (f - 1), FTP (g - 1), FTP (h - 1), FTP (i - 1) und
FTP (j - 1) von Fig. 5.
In Schritt 611 werden gemeinsame Übergangsblocks extrahiert
aus den Übergangsblocks, die in Schritt 607 extrahiert wur
den. Zum Beispiel wird der Block Bf aus den Übergangsblocks
extrahiert, wie in Fig. 7 gezeigt.
Dann wird das Programm von Fig. 6 durch Schritt 612 vollen
det.
Ein zweiter Betrieb der Steuerschaltung 9 wird durchge
führt, um Übergangsblocks zu extrahieren, wenn der VDD-Ver
sorgungsruhestrom Iqqd von anormal zu normal schaltet, da
angenommen wird, daß eine Fehlerstelle in einem oder mehre
ren Übergangsblocks existiert. Der zweite Betrieb ist in
Fig. 8 gezeigt.
Zuerst wird in Schritt 801 die Flag FX rückgesetzt
(FX = "0"), um anzuzeigen, daß der VDD-Versorgungsruhestrom
Iqqd normal ist. Auch wird in Schritt 802 die Adresse ADD
gelöscht.
Schritt 803 wartet, bis eine vorbestimmte Zeitspanne ver
strichen ist, so daß die Halbleiteranordnung 1 auf das
funktionale Testmuster FTP der Adresse ADD antwortet, um
einen neuen VDD-Versorgungsruhestrom Iqqd zu erzeugen.
Nachdem die vorbestimmte Zeitspanne verstrichen ist,
schreitet die Kontrolle zu Schritt 804 fort.
In Schritt 804 wird bestimmt, ob Iqqd ≦ IR ist. Wenn
Iqqd < IR ist, was bedeutet, daß der VDD-
Versorgungsruhestrom Iqqd anormal ist, schreitet die
Steuerung zu Schritt 805 fort, welche die Flag FX setzt.
Andererseits, wenn Iqqd ≦ IR ist, was bedeutet, daß der
VDD-Versorgungsruhestrom Iqqd normal ist, schreitet die
Steuerung zu den Schritten 806 bis 808 fort.
In Schritt 806 wird bestimmt, ob FX = "1" ist oder nicht.
Wenn FX = "1", bedeutet dies, daß der VDD-Versorgungsruhe
strom Iqqd von anormal zu normal geschaltet hat. Deshalb
werden in Schritt 807 Übergangsblocks zwischen dem funktio
nellen Testmuster FTP (ADD-1) und dem funktionalen Testmu
ster FTP (ADD) extrahiert mit Bezug auf die Tabelle von
Fig. 4. Dann schreitet die Steuerung fort zu Schritt 808,
welcher die Flag FX setzt. Auch in Schritt 806, wenn
FX = "0" ist, schreitet die Steuerung direkt zu Schritt 809
fort.
Die Schritte 809 und 810 wiederholen den Betrieb von
Schritt 803 bis 808, bis ADD den Maximalwert MAX erreicht.
So werden Übergangsblocks erhalten für die funktionalen
Testmuster FTP (a + 1), FTP (b + 1), FTP (c + 1), FTP (e + 1),
FTP (f + 1), FTP (g + 1), FTP (h + 1), FTP (i + 1) und FTP (j + 1) in
Bezug zu den funktionalen Testmustern FTP (a), FTP (b),
FTP (c), FTP (e), FTP (f), FTP (g), FTP (h), FTP (i) und
FTP (j) von Fig. 5.
In Schritt 811 werden gemeinsame Übergangsblocks extrahiert
aus den Übergangsblocks, die in Schritt 807 extrahiert wur
den. Zum Beispiel wird der Block Bf aus den Übergangsblocks
extrahiert.
Dann wird das Programm von Fig. 8 durch Schritt 812 vollen
det.
Ein dritter Betrieb der Steuerschaltung 9 wird durchge
führt, um Übergangsblocks zu extrahieren, wenn der VDD-Ver
sorgungsruhestrom Iqqd von normal zu anormal und umgekehrt
geschaltet wird, da angenommen wird, daß eine Fehlerstelle
in einem der Übergangsblocks enthalten ist. Der dritte Be
trieb ist in Fig. 9 gezeigt.
In Fig. 9 sind die Schritte 806 und 807 von Fig. 8 zu dem
Programm von Fig. 6 hinzugefügt. Entsprechend diesem Pro
gramm kann die Anzahl der gemeinsamen Übergangsblocks, die
durch Schritt 611 von Fig. 9 erhalten wird, reduziert wer
den im Vergleich zur Anzahl von gemeinsamen Übergangs
blocks, die durch Schritt 611 von Fig. 6 oder Schritt 811
von Fig. 8 erhalten werden.
Ein vierter Betrieb der Steuerschaltung 9 wird ausgeführt,
um erste Übergangsblocks zu extrahieren, wenn der VDD-Ver
sorgungsruhestrom Iqqd von normal auf anormal geschaltet
wird, und um zweite Übergangsblocks zu extrahieren, wenn
der VDD-Versorgungsruhestrom Iqqd sukzessive anormal ist.
In diesem Fall wird angenommen, daß eine Fehlerstelle in
einem oder mehreren der ersten Übergangsblocks enthalten
ist, wird aber angenommen, daß dieser von jedem der zweiten
Übergangsblocks ausgeschlossen ist. Der vierte Betrieb ist
in Fig. 10 gezeigt.
In Fig. 10 ist der Schritt 1001 zum Programm von Fig. 6
hinzugefügt, und Schritt 611 von Fig. 6 ist modifiziert in
Schritt 611'.
Das heißt, wenn der Betrieb von Schritt 607 wiederholt
wird, bis ADD den Maximalwert MAX erreicht, werden erste
Übergangsblocks erhalten von den funktionalen Testmustern
FTP (a), FTP (b), FTP (c), FTP (d), FTP (f), FTP (g),
FTP (h), FTP (i) und FTP (j) im Verhältnis zu den
funktionalen Testmustern FTP (a - 1), FTP (b - 1), FTP (c - 1),
FTP (d - 1), FTP (f - 1), FTP (g - 1), FTP (h - 1), FTP (i - 1) und
FTP (j - 1) von Fig. 5.
Wenn der Betrieb von Schritt 1001 wiederholt wird bis ADD
MAX erreicht, werden auch zweite Übergangsblocks erhalten
für die funktionalen Testmuster FTP (d + 1), FTP (d + 2), ...,
FTP (e) im Verhältnis zu den funktionalen Testmustern
FTP (d), FTP (d + 1), ..., FTP (e - 1) von Fig. 5.
Ferner werden in Schritt 611' gemeinsame Übergangsblocks
extrahiert aus den ersten Übergangsblocks, die in Schritt
607 extrahiert wurden, und es werden auch die zweiten Über
gangsblocks, die in Schritt 1001 extrahiert wurden, aus den
gemeinsamen Übergangsblocks ausgeschlossen. Entsprechend
Fig. 10 kann die Anzahl der gemeinsamen Übergangblocks, die
in Schritt 611' von Fig. 10 erhalten wurden, reduziert wer
den im Vergleich zur Anzahl der gemeinsamen Übergangs
blocks, die in Schritt 611 von Fig. 6 erhalten wurden.
Ein fünfter Betrieb der Steuerschaltung 9 wird durchge
führt, um erste Übergangsblocks zu extrahieren, wenn der
VDD-Versorgungsruhestrom Iqqd von anormal zu normal schal
tet und um zweite Übergangsblocks zu extrahieren, wenn der
VDD-Versorgungsruhestrom Iqqd sukzessive anormal ist. Auch
in diesem Falle wird angenommen, daß eine Fehlerstelle in
einem oder mehr der ersten Übergangsblocks existiert, aber
aus jedem der zweiten Übergangsblocks ausgeschlossen ist.
Der fünfte Betrieb ist in Fig. 11 gezeigt.
In Fig. 11 sind die Schritte 1101 und 1102 zum Programm von
Fig. 8 hinzugefügt und der Schritt 811 von Fig. 8 ist modi
fiziert in Schritt 811'.
Das heißt, wenn der Betrieb in Schritt 807 wiederholt wird,
bis ADD seinen Maximalwert von MAX erzielt, werden erste
Übergangsblocks erhalten für die funktionalen Testmuster
FTP (a + 1), FTP (b + 1), FTP (c + 1), FTP (e + 1), FTP (f + 1),
FTP (g + 1), FTP (h + 1), FTP (i + 1) und FTP (j + 1) im Verhältnis
zu den funktionalen Testmustern FTP (a), FTP (b), FTP (c),
FTP (e), FTP (f), FTP (g), FTP (h), FTP (i) und FTP (j) von
Fig. 5.
Wenn der Betrieb in Schritt 1102 wiederholt wird, bis ADD
MAX erreicht, werden zweite Übergangsblocks erhalten für
die funktionalen Testmuster FTP (d + 1), FTP (d + 2), ...,
FTP (e) im Verhältnis zu den funktionalen Testmustern
FTP (d), FTP (d + 1), ..., FTP (e - 1) von Fig. 5.
Ferner werden in Schritt 811' gemeinsame Übergangsblocks ex
trahiert aus den ersten Übergangsblocks, die in Schritt 807
extrahiert wurden, und ebenso werden die zweiten Übergangs
blocks, die in Schritt 1102 extrahiert wurden, aus den ge
meinsamen Übergangsblocks ausgeschlossen. Gemäß Fig. 11
kann die Anzahl der gemeinsamen Übergangsblocks, die in
Schritt 811' von Fig. 11 erhalten werden, reduziert werden
im Vergleich zu der Anzahl der gemeinsamen Übergangsblocks,
die in Schritt 811 von Fig. 8 erhalten wurden.
Ein sechster Betrieb der Steuerschaltung 9 wird durchge
führt, um erste Übergangsblocks zu extrahieren, wenn der
VDD-Versorgungsruhestrom Iqqd von normal auf anormal und
umgekehrt schaltet, und um zweite Übergangsblocks zu extra
hieren, wenn der VDD-Versorgungsruhestrom Iqqd sukzessive
anormal ist. Auch in diesem Falle wird angenommen, daß eine
Fehlerstelle in einem oder mehreren der ersten Übergangs
blocks enthalten ist, aber aus jedem der zweiten Übergangs
blocks ausgeschlossen ist. Der sechste Betrieb ist in Fig.
12 gezeigt.
In Fig. 12 ist der Schritt 1201 zum Programm von Fig. 9
hinzugefügt und der Schritt 611 von Fig. 9 ist modifiziert
in den Schritt 611'.
Das bedeutet, daß wenn der Betrieb in Schritten 607 und 807
wiederholt wird, bis ADD seinen Maximalwert MAX erreicht,
erste Übergangsblocks erhalten werden für die funktionalen
Testmuster FTP (a), FTP (b), FTP (c), FTP (d), FTP (f),
FTP (g), FTP (h), FTP (i) und FTP (j) im Verhältnis zu den
funktionalen Testmustern FTP (a - 1), FTP (b - 1), FTP (c - 1),
FTP (d - 1), FTP (f - 1), FTP (g - 1), FTP (h - 1), FTP (i - 1) und
FTP (j - 1) von Fig. 5, und die funktionalen Testmuster
FTP (a + 1), FTP (b + 1), FTP (c + 1), FTP (e + 1), FTP (f + 1),
FTP (g + 1), FTP (h + 1), FTP (i + 1) und FTP (j + 1) im Verhältnis
zu den funktionalen Testmustern FTP (a), FTP (b), FTP (c),
FTP (e), FTP (f), FTP (g), FTP (h), FTP (i) und FTP (j) von
Fig. 5. Wenn der Betrieb in Schritt 1201 wiederholt wird
bis ADD MAX erreicht, werden auch zweite Übergangsblocks
erhalten für die funktionalen Testmuster FTP (d + 1),
FTP (d + 2), ..., FTP (e) im Verhältnis zu den funktionalen
Testmustern FTP (d), FTP (d + 1), ..., FTP (e - 1) von Fig. 5.
Ferner werden in Schritt 611' gemeinsame Übergangsblocks
extrahiert aus den ersten Übergangsblocks, die in den
Schritten 607 und 807 extrahiert wurden und zweite Über
gangsblocks, die im Schritt 1001 extrahiert wurden, werden
von den gemeinsamen Übergangsblocks ausgeschlossen. Ent
sprechend Fig. 12 kann die Anzahl der gemeinsamen Über
gangsblocks, die in Schritt 611' von Fig. 12 erhalten wur
den, reduziert werden im Vergleich zu der Anzahl der ge
meinsamen Übergangsblocks, die in Schritt 611 von Fig. 9
erhalten wurden.
Ein siebter Betrieb der Steuerschaltung 9 wird durchge
führt, um erste Übergangsblocks zu extrahieren, wenn der
VDD-Versorgungsruhestrom Iqqd von normal zu anormal ge
schaltet wird, und um zweite Übergangsblocks zu extrahie
ren, wenn der VDD-Versorgungsruhestrom Iqqd sukzessive nor
mal ist. In diesem Fall wird angenommen, daß eine Fehler
stelle in einem oder mehreren der ersten Übergangsblocks
enthalten ist, aber aus jedem der zweiten Übergangsblocks
ausgeschlossen ist. Der siebte Betrieb ist in Fig. 13 ge
zeigt.
In Fig. 13 sind die Schritte 1301 und 1302 zum Programm von
Fig. 6 hinzugefügt, und der Schritt 611 ist modifiziert in
Schritt 611'.
Das heißt, wenn der Betrieb von Schritt 607 wiederholt
wird, bis ADD seinen Maximalwert MAX erreicht, werden erste
Übergangsblocks erhalten für die funktionalen Testmuster
FTP (a), FTP (b), FTP (c), FTP (d), FTP (f), FTP (g),
FTP (h), FTP (i) und FTP (j) im Verhältnis zu den
funktionalen Testmustern FTP (a - 1), FTP (b - 1), FTP (c - 1),
FTP (d - 1), FTP (f - 1), FTP (g - 1), FTP (h - 1), FTP (i - 1) und
FTP (j - 1) von Fig. 5.
Wenn der Betrieb in Schritt 1302 fortgeführt wird, bis ADD
MAX erreicht, werden zweite Übergangsblocks erhalten für
die funktionalen Testmuster FTP (1), FTP (2), ... im Ver
hältnis zu den funktionalen Testmustern FTP (0), FTP (1),
... von Fig. 5.
Ferner werden in Schritt 611' gemeinsame Übergangsblocks
extrahiert aus den ersten Übergangsblocks, die in Schritt
607 extrahiert wurden, und die zweiten Übergangsblocks, die
in Schritt 1302 extrahiert wurden, werden aus den gemeinsa
men Übergangsblocks ausgeschlossen. Entsprechend Fig. 13
kann die Anzahl der gemeinsamen Übergangsblocks, die in
Schritt 611' von Fig. 13 erhalten wurden, reduziert werden
im Vergleich zu der Anzahl der gemeinsamen Übergangsblocks,
die in Schritt 611 von Fig. 6 erhalten wurden.
Ein achter Betrieb der Steuerschaltung 9 wird ausgeführt,
um erste Übergangsblocks zu extrahieren, wenn der VDD-Ver
sorgungsruhestrom Iqqd von anormal zu normal geschaltet
wird, und um zweite Übergangsblocks zu extrahieren, wenn
der VDD-Versorgungsruhestrom Iqqd sukzessive normal ist.
Auch in diesem Falle wird angenommen, daß eine Fehlerstelle
in einem oder mehreren der ersten Übergangsblocks enthalten
ist, aber aus jedem der zweiten Übergangsblocks ausge
schlossen ist. Der achte Betrieb wird in Fig. 14 gezeigt.
In Fig. 14 ist der Schritt 1401 zum Programm von Fig. 8
hinzugefügt, und Schritt 811 von Fig. 8 ist modifiziert in
Schritt 811'.
Das heißt, wenn der Betrieb in Schritt 807 wiederholt wird,
bis ADD seinen Maximalwert MAX erreicht, werden erste Über
gangsblocks erhalten für die funktionalen Testmuster
FTP (a + 1), FTP (b + 1), FTP (c + 1), FTP (e + 1), FTP (f + 1),
FTP (g + 1), FTP (h + 1), FTP (i + 1) und FTP (j + 1) im Verhältnis
zu den funktionalen Testmustern FTP (a), FTP (b), FTP (c),
FTP (e), FTP (f), FTP (g), FTP (h), FTP (i) und FTP (j) von
Fig. 5.
Wenn der Betrieb in Schritt 1401 wiederholt wird bis ADD
MAX erreicht, werden zweite Übergangsblocks erhalten für
die funktionalen Testmuster FTP (1), FTP (2), ... im Ver
hältnis zu den funktionalen Testmustern FTP (0), FTP (1),
... von Fig. 5.
Ferner werden in Schritt 811' gemeinsame Übergangsblocks
extrahiert aus den ersten Übergangsblocks, die in Schritt
807 extrahiert wurden, und die zweiten Übergangsblocks, die
in Schritt 1401 extrahiert wurden, werden von den gemeinsa
men Übergangsblocks ausgeschlossen. Gemäß Fig. 14 kann die
Anzahl der gemeinsamen Übergangsblocks, die in Schritt 811'
von Fig. 14 erhalten wurden, reduziert werden im Vergleich
zu der Anzahl der gemeinsamen Übergangsblocks, die in
Schritt 811 von Fig. 8 erhalten wurden.
Ein neunter Betrieb der Steuerschaltung 9 wird ausgeführt,
um erste Übergangsblocks zu extrahieren, wenn der VDD-Ver
sorgungsruhestrom Iqqd von normal zu anormal und umgekehrt
geschaltet wird, und um zweite Übergangsblocks zu extrahie
ren, wenn der VDD-Versorgungsruhestrom Iqqd sukzessive nor
mal ist. Auch in diesem Falle wird angenommen, daß eine
Fehlerstelle in einem oder mehr der ersten Übergangsblocks
enthalten ist, aber aus jedem der zweiten Übergangsblocks
ausgeschlossen ist. Der neunte Betrieb wird in Fig. 15 ge
zeigt.
In Fig. 15 ist der Schritt 1501 zum Programm von Fig. 9
hinzugefügt, und der Schritt 611 von Fig. 9 ist modifiziert
in Schritt 611'.
Das heißt, wenn der Betrieb in Schritt 607 und 807 wieder
holt wird, bis ADD seinen Maximalwert MAX erreicht, werden
erste Übergangsblocks erhalten für die funktionalen Testmu
ster FTP (a), FTP (b), FTP (c), FTP (d), FTP (f), FTP (g),
FTP (h), FTP (i) und FTP (j) im Verhältnis zu den funktio
nalen Testmustern FTP (a - 1), FTP (b - 1), FTP (c - 1),
FTP (d - 1), FTP (f - 1), FTP (g - 1), FTP (h - 1), FTP (i - 1)
und FTP (j - 1) von Fig. 5, und die funktionalen Testmuster
FTP (a + 1), FTP (b + 1), FTP (c + 1), FTP (e + 1), FTP (f + 1),
FTP (g + 1), FTP (h + 1), FTP (i + 1) und FTP (j + 1) im Verhältnis
zu den funktionalen Testmustern FTP (a), FTP (b), FTP (c),
FTP (e), FTP (f), FTP (g), FTP (h), FTP (i) und FTP (j) von
Fig. 5. Wenn der Betrieb in Schritt 1501 wiederholt wird
bis ADD MAX erreicht, werden zweite Übergangsblocks
erhalten für die funktionalen Testmuster FTP (1), FTP (2),
... im Verhältnis zu den funktionalen Testmustern FTP (0),
FTP (1), ... von Fig. 5.
Ferner werden im Schritt 611 gemeinsame Übergangsblocks ex
trahiert aus den ersten Übergangsblocks, die in Schritten
607 und 807 extrahiert wurden, und die zweiten Übergangs
blocks, die in Schritt 1501 extrahiert wurden, werden von
den gemeinsamen Übergangsblocks ausgeschlossen. Entspre
chend Fig. 15 kann die Anzahl der gemeinsamen Übergangs
blocks, die in Schritt 611' von Fig. 15 erhalten wurden,
reduziert werden im Vergleich zu der Anzahl von gemeinsamen
Übergangsblocks, die in Schritt 611 von Fig. 9 erhalten
wurden.
In den oben beschriebenen Betrieben von Fig. 6, 8 und 9
wird die Extraktion der Übergangsblocks in den Schritten
607 und 807 separat ausgeführt von der Extraktion der ge
meinsamen Übergangsblocks in Schritten 611 und 811. Diese
beiden Arten von Extraktionen können aber gleichzeitig aus
geführt werden, so daß effektiver Nutzen gezogen wird aus
dem RAM der Steuerschaltung 9. Zu Beispiel wird zu diesem
Zweck das Programm von Fig. 6 modifiziert in das Programm
von Fig. 16.
In Fig. 16 ist der Schritt 1601 vorgesehen anstelle des
Schrittes 607 von Fig. 6 und der Schritt 611 von Fig. 6 ist
weggelassen. Das heißt, wenn ADD = a, werden in Schritt
1601 Übergangsblocks B1, B2, B6, Ba, Bf, ..., Bz zwischen
den funktionalen Testmustern FTP (a - 1) und FTP (a) extra
hiert und im RAM gespeichert, wie durch den Pfeil I in Fig.
17 angedeutet. Dann werden, wenn ADD = b, in Schritt 1601,
Übergangsblocks B2, Bf, ..., zwischen den funktionalen
Testmustern FTP (b - 1) und FTP (b) extrahiert und die Nicht-
Übergangsblocks B1, B6, Ba, ..., Bz werden aus dem RAM aus
geschlossen, wie durch den Pfeil II in Fig. 17 angedeutet.
Dann werden, wenn ADD = c, in Schritt 1601 Übergangsblocks
Bf, ..., zwischen den funktionalen Testmustern FTP (c - 1)
und FTP (c) extrahiert und die Nicht-Übergangsblocks B2,
werden aus dem RAM ausgeschlossen, wie durch den Pfeil
III in Fig. 17 angedeutet.
Schließlich, wenn ADD = j, bleibt in Schritt 1601 der Block
Bf im RAM übrig, wie durch den Pfeil IV in Fig. 17 angedeu
tet.
So wird der Fehlerblock Bf durch das Programm von Fig. 13
auf ähnliche Weise entdeckt wie durch das Programm von Fig.
6.
In den oben beschriebenen Betrieben von Fig. 10, 11 und 12
wird die Extraktion der Übergangsblocks in Schritten 607,
807 und 1201 separat ausgeführt von der Extraktion und dem
Ausschluß der Übergangsblocks in Schritten 611' und 811'.
Diese zwei Arten von Betrieben können aber gleichzeitig
ausgeführt werden, so daß effektiver Nutzen gezogen wird
aus dem RAM der Steuerschaltung 9. Zu diesem Zweck ist bei
spielsweise das Programm von Fig. 10 modifiziert in das
Programm von Fig. 18.
In Fig. 18 sind die Schritte 1801 und 1802 vorgesehen an
stelle der Schritte 607 bzw. 1001 von Fig. 10 und Schritt
611' von Fig. 10 ist weggelassen. Das heißt, wenn ADD = a,
werden in Schritt 1801 die Übergangsblocks B1, B2, B6, Ba,
Bf, ..., Bi,..., Bz zwischen den funktionalen Testmustern
FTP (a - 1) und FTP (a) extrahiert und im RAM gespeichert,
wie durch den Pfeil I von Fig. 19 angedeutet. Dann, wenn
ADD = b, werden in Schritt 1801 die Übergangsblocks B2, Ba,
Bf, ... zwischen den funktionalen Testmustern FTP (b - 1) und
FTP (b) extrahiert, und die Nicht-Übergangsblocks B1, B6,
... werden aus dem RAM ausgeschlossen, wie durch den Pfeil
II in Fig. 19 angedeutet. Dann, wenn ADD = d + 1, werden im
Schritt 1802 die Übergangsblocks Bf, ..., zwischen den
funktionalen Testmustern FTP (d + 1) und FTP (d) extrahiert
und die Nicht-Übergangsblocks B1, ..., Bz werden aus dem
RAM ausgeschlossen, wie durch den Pfeil III in Fig. 19 an
gedeutet.
Schließlich, wenn ADD = j, bleibt in Schritt 1501 der Block
Bf im RAM, wie durch den Pfeil IV in Fig. 19 angedeutet.
So wird der Fehlerblock Bf durch das Programm von Fig. 19
in ähnlicher Weise entdeckt, wie im Programm von Fig. 6.
Ferner wird in den oben beschriebenen Betrieben von Fig.
13, 14 und 15 die Extraktion der Übergangsblocks in Schrit
ten 607, 807 und 1501 separat ausgeführt von der Extraktion
und dem Ausschluß der Übergangsblocks in den Schritten 611'
und 811'. Diese beiden Betriebsarten können aber auch
gleichzeitig durchgeführt werden, so daß effektiver Nutzen
gezogen wird aus dem RAM der Steuerschaltung 9. Zu diesem
Zweck wird beispielsweise das Programm von Fig. 13 modifi
ziert in das Programm von Fig. 20. In Fig. 20 sind die
Schritte 2001 und 2002 vorgesehen anstelle der Schritte 607
bzw. 1302 von Fig. 13 und der Schritt 611' von Fig. 13 ist
fortgelassen.
Die vorliegende Erfindung kann angewendet werden auf ein
hierarchisches Testsystem, wie in Fig. 21A, 21B und 21C ge
zeigt. Zuerst werden die oben beschriebenen Ausführungsfor
men angewendet auf eine Halbleiteranordnung, die in eine
Vielzahl von großen Blocks aufgeteilt ist, wie in Fig. 21A
gezeigt, so daß der Fehlerblock A gefunden wird. Dann wer
den die oben beschriebenen Ausführungsformen angewendet auf
den Fehlerblock A, der unteraufgeteilt wird in eine Viel
zahl von kleinen Blocks, wie in Fig. 21B gezeigt, so daß
der Fehlerunterblock B gefunden wird. Schließlich wird eine
logische Simulation durchgeführt, um eine logische Basis
schaltung C, wie z. B. eine NOR-Schaltung, als Fehlerstelle
zu finden, wie in Fig. 21C dargestellt.
Erfindungsgemäß kann, wie oben erläutert, eine Fehlerstelle
innerhalb der Halbleiteranordnung, d. h. eine Fehlerstelle
innerhalb des Fehlerblocks, entdeckt werden ohne Benutzung
einer großen Fehlerliste oder eines großen Fehlerkatalogs,
da der Fehlerblock innerhalb der Halbleiteranordnung be
stimmt wird durch Benutzung eines VDD-Versorgungsruhestroms
in Antwort auf funktionale Testmuster.
Claims (14)
1. Vorrichtung zum Entdecken einer fehlerhaften Logik
teilschaltung in einer Halbleitervorrichtung (1) mit einer
Vielzahl von Logikteilschaltungen (B1, B2, ...) mit:
einem Speicher, um die Beziehung zwischen einer Viel zahl von Funktionstestmustern (FTP(ADD)) und den Logikteil schaltungen (B1, B2, ...), die durch die Funktionstest muster betrieben werden, in Tabellenform zu speichern;
einem Mustergenerator (4), um sequentiell die Funkti onstestmuster (FTP) zu erzeugen und an die Halbleitervor richtung (1) zu übertragen;
einem Stromdetektor (8), um einen anomalen Ruheversor gungsstrom (Iqqd), der durch die Halbleitervorrichtung (1) fließt, zu detektieren; und
einer Steuerschaltung (9), um aus der Beziehung zwi schen den Funktionstestmustern (FTP(ADD)) und den Logik teilschaltungen (B1, B2, ...) zu bestimmen, welche der Lo gikteilschaltungen fehlerhaft ist, wenn der Stromdetektor (8) den anomalen Ruheversorgungsstrom (Iqqd) detektiert.
einem Speicher, um die Beziehung zwischen einer Viel zahl von Funktionstestmustern (FTP(ADD)) und den Logikteil schaltungen (B1, B2, ...), die durch die Funktionstest muster betrieben werden, in Tabellenform zu speichern;
einem Mustergenerator (4), um sequentiell die Funkti onstestmuster (FTP) zu erzeugen und an die Halbleitervor richtung (1) zu übertragen;
einem Stromdetektor (8), um einen anomalen Ruheversor gungsstrom (Iqqd), der durch die Halbleitervorrichtung (1) fließt, zu detektieren; und
einer Steuerschaltung (9), um aus der Beziehung zwi schen den Funktionstestmustern (FTP(ADD)) und den Logik teilschaltungen (B1, B2, ...) zu bestimmen, welche der Lo gikteilschaltungen fehlerhaft ist, wenn der Stromdetektor (8) den anomalen Ruheversorgungsstrom (Iqqd) detektiert.
2. Vorrichtung zum Entdecken einer fehlerhaften Logik
teilschaltung nach Anspruch 1 mit:
einer ersten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) einen Wechsel vom normalen zum anomalen Ruheversorgungs strom detektiert hat; und
einer Logikteilschaltungs-Extrationsvorrichtung, um mindestes eine gemeinsame Logikteilschaltung als fehler hafte Logikteilschaltung aus der Vielzahl von Gruppen von Übergangs-Logikteilschaltungen zu bestimmen, die durch die erste Übergangs-Logikteilschaltungs-Extraktionsvorrichtung extrahiert wurden.
einer ersten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) einen Wechsel vom normalen zum anomalen Ruheversorgungs strom detektiert hat; und
einer Logikteilschaltungs-Extrationsvorrichtung, um mindestes eine gemeinsame Logikteilschaltung als fehler hafte Logikteilschaltung aus der Vielzahl von Gruppen von Übergangs-Logikteilschaltungen zu bestimmen, die durch die erste Übergangs-Logikteilschaltungs-Extraktionsvorrichtung extrahiert wurden.
3. Vorrichtung nach Anspruch 2, ferner mit:
einer zweiten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) einen Wechsel vom normalen zum anomalen Ruheversorgungs strom (Iqqd) detektiert hat;
wobei die Logikteilschaltungs-Extrationsvorrichtung mindestes eine gemeinsame Logikteilschaltung als fehler hafte Logikteilschaltung aus der Vielzahl von Gruppen von Übergangs-Logikteilschaltungen stimmt, die durch die erste und zweite Übergangs-Logikteilschaltungs-Extraktionsvor richtung extrahiert wurden.
einer zweiten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) einen Wechsel vom normalen zum anomalen Ruheversorgungs strom (Iqqd) detektiert hat;
wobei die Logikteilschaltungs-Extrationsvorrichtung mindestes eine gemeinsame Logikteilschaltung als fehler hafte Logikteilschaltung aus der Vielzahl von Gruppen von Übergangs-Logikteilschaltungen stimmt, die durch die erste und zweite Übergangs-Logikteilschaltungs-Extraktionsvor richtung extrahiert wurden.
4. Vorrichtung nach Anspruch 2 oder 3, ferner mit:
einer Vorrichtung zum Bestimmen, ob der Stromdetektor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) anzeigt oder nicht; und
einer dritten Übergangsblock-Logikteilschaltungs-Ex traktionsvorrichtung, um Gruppen von Übergangs-Logikteil schaltungen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetek tor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
einer Vorrichtung zum Bestimmen, ob der Stromdetektor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) anzeigt oder nicht; und
einer dritten Übergangsblock-Logikteilschaltungs-Ex traktionsvorrichtung, um Gruppen von Übergangs-Logikteil schaltungen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetek tor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
5. Vorrichtung nach Anspruch 2 oder 3, ferner mit:
einer Vorrichtung zum Bestimmen, ob der Stromdetektor (8) sukzessive einen normalen Ruheversorgungsstrom (Iqqd) anzeigt oder nicht;
einer dritten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) sukzessive einen anomalen Ruheversorgungsstrom detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
einer Vorrichtung zum Bestimmen, ob der Stromdetektor (8) sukzessive einen normalen Ruheversorgungsstrom (Iqqd) anzeigt oder nicht;
einer dritten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) sukzessive einen anomalen Ruheversorgungsstrom detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
6. Vorrichtung nach Anspruch 1 mit:
einer ersten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um erste Übergangs-Logikteilschaltungen unter den Logikteilschaltungen in Abhängigkeit von der Ta belle zu bestimmen, wenn der Stromdetektor (8) das erstemal einen Wechsel vom normalen zum anomalen Ruheversorgungs strom (Iqqd) detektiert hat;
einer zweiten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um zweite Übergangs-Logikteilschaltungen unter den Logikteilschaltungen in Abhängigkeit von der Ta belle zu bestimmen, wenn der Stromdetektor (8) einen Wech sel vom anomalen zum normalen Ruheversorgungsstrom detek tiert hat, nachdem die erste Übergangs-Logikteilschaltungs- Extraktionsvorrichtung die ersten Übergangs-Logikteilschal tungen bestimmt hat,
wobei die zweite Übergangsblock-Logikteilschaltungs- Extraktionsvorrichtung die zweiten Übergangs-Logikteil schaltungen von den ersten Übergangs-Logikteilschaltungen ausschließt, um so die fehlerhafte Logikteilschaltung unter den ersten Übergangs-Logikteilschaltungen zu erhalten.
einer ersten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um erste Übergangs-Logikteilschaltungen unter den Logikteilschaltungen in Abhängigkeit von der Ta belle zu bestimmen, wenn der Stromdetektor (8) das erstemal einen Wechsel vom normalen zum anomalen Ruheversorgungs strom (Iqqd) detektiert hat;
einer zweiten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um zweite Übergangs-Logikteilschaltungen unter den Logikteilschaltungen in Abhängigkeit von der Ta belle zu bestimmen, wenn der Stromdetektor (8) einen Wech sel vom anomalen zum normalen Ruheversorgungsstrom detek tiert hat, nachdem die erste Übergangs-Logikteilschaltungs- Extraktionsvorrichtung die ersten Übergangs-Logikteilschal tungen bestimmt hat,
wobei die zweite Übergangsblock-Logikteilschaltungs- Extraktionsvorrichtung die zweiten Übergangs-Logikteil schaltungen von den ersten Übergangs-Logikteilschaltungen ausschließt, um so die fehlerhafte Logikteilschaltung unter den ersten Übergangs-Logikteilschaltungen zu erhalten.
7. Vorrichtung nach Anspruch 6, ferner mit:
einer Vorrichtung zum Bestimmen, ob der Stromdetektor sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) de tektiert oder nicht; und
einer dritten Übergangsblock-Logikteilschaltungs-Ex traktionsvorrichtung, um Gruppen von Übergangs-Logikteil schaltungen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetek tor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
einer Vorrichtung zum Bestimmen, ob der Stromdetektor sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) de tektiert oder nicht; und
einer dritten Übergangsblock-Logikteilschaltungs-Ex traktionsvorrichtung, um Gruppen von Übergangs-Logikteil schaltungen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetek tor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
8. Vorrichtung nach Anspruch 6, ferner mit:
einer Vorrichtung zum Bestimmen, ob der Stromdetektor sukzessive einen normal Ruheversorgungsstrom (Iqqd) detek tiert oder nicht; und
einer dritten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) sukzessive einen normalen Ruheversorgungsstrom detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
einer Vorrichtung zum Bestimmen, ob der Stromdetektor sukzessive einen normal Ruheversorgungsstrom (Iqqd) detek tiert oder nicht; und
einer dritten Übergangs-Logikteilschaltungs-Extrakti onsvorrichtung, um Gruppen von Übergangs-Logikteilschaltun gen unter den Logikteilschaltungen in Abhängigkeit von der Tabelle zu bestimmen, jedesmal wenn der Stromdetektor (8) sukzessive einen normalen Ruheversorgungsstrom detektiert hat;
wobei die Logikteilschaltungs-Extraktionsvorrichtung die Logikteilschaltungen, die durch die dritte Übergangs block-Extraktionsvorrichtung extrahiert wurden, als fehler freie Logikteilschaltungen bestimmt.
9. Vorrichtung nach einem der vorangehenden Ansprüche, bei
der der Stromdetektor (8) detektiert, ob der Ruheversor
gungsstrom (Iqqd) der Halbleitervorrichtung größer als ein
vorgegebener Schwellwert ist.
10. Verfahren zum Entdecken einer fehlerhaften Logikteil
schaltung in einer Halbleitervorrichtung (1) mit einer
Vielzahl von Logikteilschaltungen (B1, B2, ...) mit den
Schritten:
sequentielles Anlegen von Funktionstestmustern an die Halbleitervorrichtung (1);
Detektion eines durch die Halbleitervorrichtung (1) fließenden anomalen Ruheversorgungsstroms (Iqqd):
Erkennen der fehlerhaften Logikteilschaltungen unter den Logikteilschaltungen beruhend auf der Beziehung zwi schen den Funktionstestmustern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...) bei der Detektion eines anomalen Ruheversorgungsstroms (Iqqd).
sequentielles Anlegen von Funktionstestmustern an die Halbleitervorrichtung (1);
Detektion eines durch die Halbleitervorrichtung (1) fließenden anomalen Ruheversorgungsstroms (Iqqd):
Erkennen der fehlerhaften Logikteilschaltungen unter den Logikteilschaltungen beruhend auf der Beziehung zwi schen den Funktionstestmustern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...) bei der Detektion eines anomalen Ruheversorgungsstroms (Iqqd).
11. Verfahren nach Anspruch 10 mit den zusätzlichen Schrit
ten:
wiederholte Extraktion vom Gruppen von Übergangs- Logikteilschaltungen unter den Logikteilschaltungen in Ab hängigkeit von der Beziehung zwischen den Funktionstestmu stern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), jedesmal ein Wechsel vom normalen zum anoma len Ruheversorgungsstrom (Iqqd) detektiert wird; und
Extraktion von mindestens einer gemeinsamen Logikteil schaltung als fehlerhafte Logikteilschaltung aus der Viel zahl von Gruppen von Übergangs-Logikteilschaltungen.
wiederholte Extraktion vom Gruppen von Übergangs- Logikteilschaltungen unter den Logikteilschaltungen in Ab hängigkeit von der Beziehung zwischen den Funktionstestmu stern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), jedesmal ein Wechsel vom normalen zum anoma len Ruheversorgungsstrom (Iqqd) detektiert wird; und
Extraktion von mindestens einer gemeinsamen Logikteil schaltung als fehlerhafte Logikteilschaltung aus der Viel zahl von Gruppen von Übergangs-Logikteilschaltungen.
12. Verfahren nach Anspruch 11 mit den zusätzlichen Schrit
ten:
wiederholte Extraktion von Gruppen von Übergangs- Logikteilschaltungen unter den Logikteilschaltungen in Ab hängigkeit von der Beziehung zwischen den Funktionstestmu stern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), jedesmal ein Wechsel vom anomalen zum norma len Ruheversorgungsstrom detektiert wird; und
Extraktion mindestes einer gemeinsamen Logikteilschal tung als fehlerhafte Logikteilschaltung aus der Vielzahl von Gruppen von Übergangs-Logikteilschaltungen.
wiederholte Extraktion von Gruppen von Übergangs- Logikteilschaltungen unter den Logikteilschaltungen in Ab hängigkeit von der Beziehung zwischen den Funktionstestmu stern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), jedesmal ein Wechsel vom anomalen zum norma len Ruheversorgungsstrom detektiert wird; und
Extraktion mindestes einer gemeinsamen Logikteilschal tung als fehlerhafte Logikteilschaltung aus der Vielzahl von Gruppen von Übergangs-Logikteilschaltungen.
13. Verfahren nach Anspruch 11 oder 12 mit den zusätzlichen
Schritten:
Bestimmen, ob der Ruheversorgungsstrom sukzessive anomal ist oder nicht;
Extraktion von Gruppen von Übergangs-Logikteilschal tungen unter den Logikteilschaltungen in Abhängigkeit von der Beziehung zwischen den Funktionstestmustern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), je desmal wenn der Stromdetektor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) detektiert hat;
Bestimmen der im vorangehenden Schritt extrahierten Logikteilschaltungen als fehlerfreie Logikteilschaltungen.
Bestimmen, ob der Ruheversorgungsstrom sukzessive anomal ist oder nicht;
Extraktion von Gruppen von Übergangs-Logikteilschal tungen unter den Logikteilschaltungen in Abhängigkeit von der Beziehung zwischen den Funktionstestmustern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), je desmal wenn der Stromdetektor (8) sukzessive einen anomalen Ruheversorgungsstrom (Iqqd) detektiert hat;
Bestimmen der im vorangehenden Schritt extrahierten Logikteilschaltungen als fehlerfreie Logikteilschaltungen.
14. Verfahren nach Anspruch 11 oder 12 mit den zusätzlichen
Schritten:
Bestimmen, ob der Ruheversorgungsstrom (Iqqd) sukzes sive normal ist oder nicht;
Extraktion von Gruppen von Übergangs-Logikteilschal tungen unter den Logikteilschaltungen in Abhängigkeit von der Beziehung zwischen den Funktionstestmustern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), je desmal wenn der Stromdetektor (8) sukzessive einen normalen Ruheversorgungsstrom (Iqqd) detektiert hat;
Bestimmen der im vorangehenden Schritt extrahierten Logikteilschaltungen als fehlerfreie Logikteilschaltungen.
Bestimmen, ob der Ruheversorgungsstrom (Iqqd) sukzes sive normal ist oder nicht;
Extraktion von Gruppen von Übergangs-Logikteilschal tungen unter den Logikteilschaltungen in Abhängigkeit von der Beziehung zwischen den Funktionstestmustern (FTP(ADD)) und dem Betrieb der Logikteilschaltungen (B1, B2, ...), je desmal wenn der Stromdetektor (8) sukzessive einen normalen Ruheversorgungsstrom (Iqqd) detektiert hat;
Bestimmen der im vorangehenden Schritt extrahierten Logikteilschaltungen als fehlerfreie Logikteilschaltungen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7026175A JP2715956B2 (ja) | 1995-01-20 | 1995-01-20 | Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19601862A1 DE19601862A1 (de) | 1996-08-08 |
DE19601862C2 true DE19601862C2 (de) | 1999-09-09 |
Family
ID=12186207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19601862A Expired - Fee Related DE19601862C2 (de) | 1995-01-20 | 1996-01-19 | Vorrichtung und Verfahren zur Entdeckung von fehlerhaften Logikteilschaltungen mittels eines anomalen Ruheversorgungsstroms |
Country Status (4)
Country | Link |
---|---|
US (1) | US5850404A (de) |
JP (1) | JP2715956B2 (de) |
KR (1) | KR100195680B1 (de) |
DE (1) | DE19601862C2 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2947204B2 (ja) * | 1997-02-24 | 1999-09-13 | 日本電気株式会社 | Lsiの故障箇所の特定化方法 |
JP3111931B2 (ja) | 1997-06-11 | 2000-11-27 | 日本電気株式会社 | 検査結果解析装置及び解析方法並びに解析プログラムを記録した記録媒体 |
KR100569543B1 (ko) * | 1998-12-31 | 2006-08-21 | 주식회사 하이닉스반도체 | 반도체 메모리 테스트 장치 |
JP2001208803A (ja) * | 2000-01-24 | 2001-08-03 | Advantest Corp | 半導体集積回路の故障シミュレーション方法および故障シミュレータ |
JP4174167B2 (ja) * | 2000-04-04 | 2008-10-29 | 株式会社アドバンテスト | 半導体集積回路の故障解析方法および故障解析装置 |
JP4488595B2 (ja) * | 2000-06-08 | 2010-06-23 | 株式会社アドバンテスト | テストパターン生成方法 |
US6754864B2 (en) * | 2001-02-22 | 2004-06-22 | International Business Machines Corporation | System and method to predetermine a bitmap of a self-tested embedded array |
JP2003084036A (ja) * | 2001-09-10 | 2003-03-19 | Nec Corp | 診断システム及び診断方法 |
US20040193976A1 (en) * | 2003-03-31 | 2004-09-30 | Slaight Thomas M. | Method and apparatus for interconnect built-in self test based system management failure monitoring |
CN101958262B (zh) * | 2009-07-16 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 失效检测方法以及失效检测装置 |
US8476917B2 (en) * | 2010-01-29 | 2013-07-02 | Freescale Semiconductor, Inc. | Quiescent current (IDDQ) indication and testing apparatus and methods |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4117493A1 (de) * | 1991-05-28 | 1992-12-03 | Guenter Kemnitz | Verfahren und schaltungsanordnung zur steuerung eines betriebsruhestromtests fuer cmos-schaltungen |
DE4305288A1 (de) * | 1993-02-20 | 1994-08-25 | Bosch Gmbh Robert | Selbsttestverfahren für nicht-reguläre CMOS-Schaltstrukturen mit hoher Defekterfassung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3772595A (en) * | 1971-03-19 | 1973-11-13 | Teradyne Inc | Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals |
JPS6170777U (de) * | 1984-10-15 | 1986-05-14 | ||
JPS63145549A (ja) * | 1986-12-09 | 1988-06-17 | Hitachi Ltd | 論理回路シミユレ−シヨン方法 |
US5321354A (en) * | 1990-07-23 | 1994-06-14 | Seiko Epson Corporation | Method for inspecting semiconductor devices |
US5483170A (en) * | 1993-08-24 | 1996-01-09 | New Mexico State University Technology Transfer Corp. | Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis |
-
1995
- 1995-01-20 JP JP7026175A patent/JP2715956B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-19 DE DE19601862A patent/DE19601862C2/de not_active Expired - Fee Related
- 1996-01-20 KR KR1019960001221A patent/KR100195680B1/ko not_active IP Right Cessation
-
1997
- 1997-06-06 US US08/954,990 patent/US5850404A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4117493A1 (de) * | 1991-05-28 | 1992-12-03 | Guenter Kemnitz | Verfahren und schaltungsanordnung zur steuerung eines betriebsruhestromtests fuer cmos-schaltungen |
DE4305288A1 (de) * | 1993-02-20 | 1994-08-25 | Bosch Gmbh Robert | Selbsttestverfahren für nicht-reguläre CMOS-Schaltstrukturen mit hoher Defekterfassung |
Non-Patent Citations (2)
Title |
---|
SANADA, M.: Evaluation and Detection of CMOS-LSI with Abnormal IDDQ, In: Microelectronics and Reliability, Vol.35, No.3, S.619-629, 1995 * |
SANADA, M.: New Application of Laser Beam to Failure Analysis of LSI with Multi-Metal Layers, In: Microelectronics and Reliability, Vol.33, No.7, S.993-1009, 1993 * |
Also Published As
Publication number | Publication date |
---|---|
KR960029805A (ko) | 1996-08-17 |
DE19601862A1 (de) | 1996-08-08 |
JPH08201486A (ja) | 1996-08-09 |
US5850404A (en) | 1998-12-15 |
KR100195680B1 (ko) | 1999-06-15 |
JP2715956B2 (ja) | 1998-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE102007060417B4 (de) | Rohchip- und Wafer-Fehlerklassifikationssystem und Verfahren dazu | |
DE10053758A1 (de) | Verfahren und Vorrichtung zur Fehlersimulation bei einer integrierten Halbleiterschaltung | |
DE19601862C2 (de) | Vorrichtung und Verfahren zur Entdeckung von fehlerhaften Logikteilschaltungen mittels eines anomalen Ruheversorgungsstroms | |
DE2854549A1 (de) | Verfahren und schaltung zur vor- ort-pruefung und -diagnose von schaltungschips mit vorzugsweise strombedingter logik | |
DE3702408C2 (de) | ||
DE10129329A1 (de) | Fehlersimulationsverfahren und Fehlersimulator für einen Halbleiter-IC | |
DE102006051591B3 (de) | Verfahren zum Testen eines Speicherchips | |
DE102006011706B4 (de) | Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren | |
DE10111831A1 (de) | Verfahren zum automatischen Suchen und Sortieren von Fehlersignaturen von Wafern | |
DE19900974C2 (de) | Verfahren und System zum Suchen kritischer Pfade in Halbleitervorrichtungen | |
DE3486064T2 (de) | Logische schaltung mit eingebauter selbsttestfunktion. | |
DE102019206858A1 (de) | Prokuttestverfahren, Produkttestvorrichtung und Produkttestsystem zum Test elektronischer Baugruppen | |
DE19626103A1 (de) | Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika | |
DE102019206859A1 (de) | Produkttestverfahren, Produkttestvorrichtung und Produkttestsystem zum Test elektronischer Baugruppen | |
DE60223043T2 (de) | Elektronischer schaltkreis und testverfahren | |
DE69229160T2 (de) | Prüfmustererzeugungsverfahren für Abtastschaltung | |
DE3422287A1 (de) | Pruefanordnung fuer digitalschaltungen | |
DE19609085A1 (de) | Fehlerblock-Erfassungssystem | |
DE10133689C2 (de) | Testverfahren und Testvorrichtung für elektronische Speicher | |
DE69904644T2 (de) | Verfahren und vorrichtung zur schnellen fehlererkennung in einer integrierten schaltung | |
DE10328719B4 (de) | Verfahren zum Testen von elektronischen Bauteilen | |
WO2002067119A2 (de) | Verfahren und anordnung zur ermittlung einer gesamtfehlerbeschreibung zumindest eines teils eines technischen systems, computer programm-element und computerlesbares speichermedium | |
WO2005020075A1 (de) | Elektrische diagnoseschaltung sowie verfahren zum testen und/oder zur diagnose einer integrierten schaltung | |
DE60100007T2 (de) | Verfahren zum Analysieren einer Test-Software |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: G01R 31/3177 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |