EP0515432A1 - Differentieller analog-digitalumsetzer - Google Patents

Differentieller analog-digitalumsetzer

Info

Publication number
EP0515432A1
EP0515432A1 EP91903440A EP91903440A EP0515432A1 EP 0515432 A1 EP0515432 A1 EP 0515432A1 EP 91903440 A EP91903440 A EP 91903440A EP 91903440 A EP91903440 A EP 91903440A EP 0515432 A1 EP0515432 A1 EP 0515432A1
Authority
EP
European Patent Office
Prior art keywords
reference voltage
voltage generation
transistor
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP91903440A
Other languages
English (en)
French (fr)
Inventor
Hermann Jessner
Bernhard Zojer
Berthold Astegher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0515432A1 publication Critical patent/EP0515432A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/363—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider taps being held in a floating state, e.g. by feeding the divider by current sources

Definitions

  • An analog-to-digital converter (A / D converter) is known from the data book 1989/90 from Siemens, "ICs for Industrial Applications", pages 369 to 385, in particular from the block diagram on page 375.
  • a so-called “resistance conductor”, formed from the series connection of in particular 65 resistors, is connected between the positive and the negative reference potential.
  • Each of the 64 nodes of this series circuit is connected to one of the two inputs of a comparator, the other inputs of these 64 comparators are connected together to an input terminal and are supplied with the analog signal to be converted.
  • each of the comparators is driven with a signal which is formed from the difference between the analog signal level and the respective reference level.
  • the analog signal level is the same for all comparators, the reference level is different for all comparators.
  • the conversion stage or decision stage implemented by the comparators is followed by an evaluation stage composed of flip-flops, encoders, demultiplexers and output stages.
  • the input capacitance of a comparator is strongly dependent on the differential voltage present at its input and can become very large with small differential voltages.
  • the input capacitances of all the comparators are connected in parallel to the input terminal, with some comparators always being driven with a small differential signal at each analog signal level.
  • Such known circuit arrangements are thus distinguished by a large input capacitance, which is also dependent on the analog signal level. This relationship is shown graphically on page 385 of the aforementioned data book.
  • the analog signal source is thus subjected to a high capacitive load, so that the accuracy of the A / D converter depends on the Impedance of the analog signal source and the frequency of the analog signal to be converted is impaired.
  • the A / is due to the fact that the reference levels of the individual comparators are derived directly from the reference voltage due to the corresponding wiring of the resistive conductors and because of the asymmetrical activation of the comparators with respect to the reference potential activation and the analog signal activation. D conversion result of such circuits is also heavily dependent on reference voltage disturbances. This means that such circuits are sensitive to differential interference.
  • the object of the invention is to provide an analog-digital converter with less dependence of the input impedance on the analog signal level, which also places less stress on the analog signal source, has a lower sensitivity to DC voltage interference and enables the comparators to be driven symmetrically.
  • FIGS. 1 to 2. It shows :
  • FIG. 1 shows the input circuit of an A / D converter according to the invention
  • FIG. 2 shows a circuit according to FIG. 1 with an additional cascode stage Tla, Tlb and one linearization resistor ROa and ROb each between the reference voltage generators Ria, R2a, .. or Rlb, R2b, ... and the first supply potential C
  • Figir 3 a special embodiment of a circuit according to Figure 2 with a further cascode stage T2a, T2b, each between the collector terminal of the first transistor Ta and the first reference voltage generation Ria , R2a, ... or the second transistor Tb and the second reference voltage generator Rlb, R2b, ...
  • Figure 1 shows an analog-to-digital converter with a first and a second reference voltage generation, each of these two reference voltage generations containing a series circuit of resistors Ria, R2a, ..., Rlb, R2b, ... each of which is controlled by a controlled current. These currents, in conjunction with the resistance values, determine the output potentials of the reference voltage generation. Also with comparators with two mutually symmetrical inputs, a first comparator K1 being connected with its one input to the circuit node of the second reference voltage generator Rlb, R2b, ... provided for providing the lowest reference level and with its other Input is connected to the circuit node of the first reference voltage generation Rla, R2a, ...
  • a second comparator (K2) with its one input is connected to the circuit node of the second reference voltage generation provided for providing the second lowest reference level and is connected with its other input to the circuit node provided for providing the second highest reference level of the first reference voltage generation, the further comparators. .., Kk-1, Kk correspondingly connected with their inputs to the first and the second reference voltage generation in such a way that the last comparator Kk with its one input at the circuit node of the second reference voltage generation provided for providing the highest reference level is connected and its other input is connected to the circuit node of the first reference voltage generation provided for providing the lowest reference level.
  • the first reference voltage generation Ria, R2a, .... lies in the collector circuit of a first transistor Ta.
  • the one connection of the series circuit forming the first reference voltage generation of resistors Ria, R2a, ... is connected to the collector connection of the first Transistor switched and the other connection of this series circuit switched to the first supply potential V rr .
  • the second reference voltage generation Rlb, R2b, ... is in the same way in the collector circuit of a second transistor Tb.
  • the first and second transistors Ta, Tb form a differential amplifier circuit and the control input of the first transistor Ta and the control input of the second transistors Tb form a balanced analog signal input to which push-pull signals / ⁇ Vi can be applied.
  • the emitter connection of the first transistor Ta is connected via a resistor REa, which is not essential to the negative feedback, and the emitter connection of the second transistor Tb is also connected via a further resistor REb to a connection of a current source IE, the another connection is connected to the second reference potential V- E .
  • FIG. 2 shows an A / D converter which differs from that shown in FIG. 1 in that a linearization resistor ROa, ROb is provided in the first and the second reference voltage generation, via which the series connection of the reference resistors is provided Ria, R2a, ... RLB, R2b ... are connected to a first supply potential V cc and the outside characterized in that the first reference voltage generator is coupled through the controllable path of a third transistor Tla to the first supply potential V cc that the second reference voltage generation via the controllable path of a fourth transistor Tlb is connected to the first supply potential V cc and that the control input of the third transistor Tla and the control input of the fourth transistor Tlb are supplied with a constant potential VR.
  • a linearization resistor ROa, ROb is provided in the first and the second reference voltage generation, via which the series connection of the reference resistors is provided Ria, R2a, ... RLB, R2b ... are connected to a first supply potential V cc and the
  • the differential amplifier formed in FIG. 1 by the first transistor Ta and the second transistor Tb, with the current source IE in the emitter circuit and the two reference voltage generators Ria, R2a, ..., Rka or Rib, R2b, ..., Rkb has k symmetrical Outputs with the output voltages ⁇ Vo, l, V O > 2, ..., / Q / o, k.
  • the number k is determined by the number of partial resistors Ria, R2a, ... of the reference voltage generation and by the corresponding number of comparators Kl, K2, ..., Kk.
  • the analog-digital converter should have a resolution of n bits, where n is a natural number, the number of resistors per reference voltage generation and the number of comparators depend on the switching threshold of the comparators. If a switching threshold is to be in the middle of the area, 2 n -l resistors of the same size and identical comparators are usually required; if a switching threshold is to be symmetrical, for example, 2 n resistors per reference voltage generation and also comparators are required, 2 n - l resistors should be of the same size and the Ria or Rlb was smaller than the other partial resistors, for example half as large.
  • A is the amplification factor of the transistor circuit formed from the first transistor Ta and the second transistor Tb and the resistors Ria, R2a, ..., Rka and Rlb, R2b, ..., Rkb are the same size and have the value R, corresponds to _AVi Input differential voltage at the signal input of the circuit and IE corresponds to the current flowing through the current source IE, so that for the individual differential voltages present at the respective comparator inputs / ⁇ o, l, o > , •>
  • the switching threshold of a comparator Kx corresponds to the value of the voltage at which its input differential voltage ⁇ .Vo, x becomes zero.
  • the same number of partial resistors of the reference voltage generation is effective for each pair of output terminals in the collector circuit of the differential amplifier.
  • the gain factor of the differential amplifier circuit and the voltage difference between two adjacent switching thresholds LSB can be set independently of one another by selecting the resistance values and the current of the current source IE.
  • a cascode stage consisting of a third transistor Tla and a fourth transistor Tlb, the base connections of which are acted upon jointly by a fixed potential VR or VR1, the collector connections of which are connected to the first supply potential V cc and the emitter connections of which are each one
  • the gain Is symmetrical in the case of symmetrically constructed circuit arrangements according to FIG.
  • Such a circuit according to the invention loads the input signal source considerably less than known circuit arrangements.
  • the input capacitance is considerably less and much more linear than in known circuit arrangements. It is also possible to amplify the analog signal.
  • An analog signal amplifier can also be connected upstream, without its DC voltage offset affecting the quality of the analog-digital conversion.
  • a fifth transistor T2a is connected between the collector connection of the first transistor Ta and the first reference voltage generation Ria, R2a,... And between the collector connection of the second transistor Tb and the second reference voltage generation Rlb. R2b, ... a sixth transistor T2b is connected, the base connection of the fifth transistor and the base connection of the sixth transistor being acted upon by a further reference potential VR2.
  • This additional cascode stage reduces the input capacitance of the differential amplifier circuit, formed from the first and second transistors Ta and Tb. As a result, the circuit is also suitable for analog signals with a higher frequency.
  • circuits By the input base currents of the comparator circuit ent related adverse effects with respect to indicate voltage in accordance with the invention "circuits a linear behavior, in circuits according to the prior art, they show a quadratic behavior along the Komparatorarray the Mostsanalog ⁇ .
  • comparators K1, K2,. Kk any comparators with a symmetrical input can be used as comparators K1, K2,. Kk, for example those as described in the article "A 6-Bit / 200-Hz Fill Nyquist A / D Converter” by Zojer, Petschacher and Luschnig , IEEE Journal of Solid-state Circuits, vol. sc-20, No. 3, June 1985, pages 780 to 786, in particular on page 782 in FIG. 4.
  • a special feature of circuit arrangements according to the invention can be seen, inter alia, in the fact that two reference voltages are changed relative to one another as a function of an analog signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Differentieller Analog-Digitalu setzer
Aus dem Datenbuch 1989/90 der Firma Siemens, "ICs für Industri¬ elle Anwendungen", Seiten 369 bis 385 ist insbesondere aus dem Blockschaltbild auf Seite 375 ein Analog-Digital-Umsetzer (A/D- U setzer) bekannt. Hierbei wird eine sogenannte "Widerstandslei¬ ter", gebildet aus der Serienschaltung von insbesondere 65 Wi¬ derständen, zwischen das positive und das negative Referenzpo¬ tential geschaltet. Jeder der 64 Knotenpunkte dieser Serien- schaltung ist jeweils an einen der beiden Eingänge eines Kompa¬ rators geschaltet, die anderen Eingänge dieser 64 Komparatoren sind gemeinsam mit einer Eingangsklemme verbunden und werden mit dem umzusetzenden Analogsignal beaufschlagt. Hierbei wird jeder der Komparatoren mit einem Signal angesteuert, das aus der Differenz zwischen dem Aπalogsignalpegel und dem jeweiligen Referenzpegel gebildet wird. Der Analogsignalpegel ist für alle Komparatoren gleich, der Referenzpegel ist für alle Komparato¬ ren unterschiedlich. Der durch die Komparatoren realisierten Umwandlungstufe bzw. Entscheidungsstufe ist eine Auswertestufe aus Flip-Flops, Kodierer, Demultiplexer und Ausgangsstufen nachgeschaltet.
Die Eingangskapazität eines Komparators ist, wie bei jedem Dif¬ ferenzverstärker stark von der an- seinem Eingang anstehenden Differenzspannung abhängig und kann bei kleinen Differenzspan¬ nungen sehr groß werden. Bei Schaltungsanordnungen, wie sie oben beschrieben sind, liegen die Eingangskapazitäten aller Komparatoren parallel an der Eingangklemme, wobei bei jedem Analogsignalpegel immer einige Komparatoren mit einem kleinen Differenzsignal angesteuert sind. Solche bekannte Schaltungsan¬ ordnungen zeichnen sich also durch eine große Eingangskapazität aus, die zudem noch vom Analogsignalpegel abhängig ist. Auf Seite 385 des obengenannten Datenbuches ist dieser Zusammenhang graphisch dargestellt.
Die Analogsignalquelle wird also stark kapazitiv belastet, so daß die Genauigkeit des A/D-Umsetzers in Abhängigkeit von der Impedanz der Analogsignalquelle und von der Frequenz des umzu¬ setzenden Analogsignales beeinträchtigt wird.
Dadurch, daß aufgrund der entsprechenden Beschaltung der Wider- Standsleiter die Referenzpegel der einzelnen Komparatoren un¬ mittelbar von der Referenzspannung hergeleitet werden und auf¬ grund der unsymmetrischen Ansteuerung der Komparatoren bezüglich der Referenzspotential-Ansteuerung und der Analogsignal-Ansteuer- ung, ist das A/D-Umwandlungsergebnis solcher Schaltungen auch stark von Referenzspannungsstörungen abhängig. D.h., solche Schaltungen sind empfindlich bezüglich Differentieller Störun¬ gen.
Ein zwischen die Analogsignalquelle und die Komparatorsignalein- gänge geschalteter Verstärker, der als Impedanzwandler dienen könnte, ist bei solchen bekannten Schaltungen nicht empfehlens¬ wert, da die damit verbundenen Linearitätsfehler sich störend bemerkbar machen würden und die Genauigkeit des A/D-Umsetzers erheblich schlechter würde.
Aufgabe der Erfindung ist das Bereitstellen eines Analog-Digi¬ tal-Umsetzers mit geringerer Abhängigkeit der Eingangsimpedanz vom Analogsignalpegel, der außerdem die Analogsignalquelle we¬ niger stark belastet, eine geringere Empfindlichkeit bezüglich Gleichspannungsstörungen aufweist und eine symmetrische Ansteu¬ erung der Komparatoren ermöglicht.
Diese Aufgabe wird erfindungsgemäß durch einen A/D-Umsetzer nach dem Patentanspruch 1 gelöst.
Günstige Ausgestaltungsformen der Erfindung sind Gegenstand von Unteransprüchen.
Nachfolgend wird die Erfindung anhand der in den Figuren 1 bis 2 dargestellten Ausführungsbeispiele näher erläutert. Es zeigt :
Figur 1 die Eingangsschaltung eines erfindungsgemäßen A/D-Um- setzers, Figur 2 eine Schaltung nach Figur 1 mit einer zusätzlichen Kas- kodestufe Tla, Tlb und je einem Linearisierungswider¬ stand ROa und ROb zwischen den Referenzspannungserzeu¬ gungen Ria, R2a, ... bzw. Rlb, R2b, ... und dem ersten Versorgungspotential C, Figir 3 ein besonderes Ausführungsbeispiel einer Schaltung nach Figur 2 mit einer weiteren Kaskodestufe T2a, T2b, die jeweils zwischen den Kollektoranschluß des ersten Tran¬ sistors Ta und der ersten Referenzspannungserzeugung Ria, R2a, ... bzw. des zweiten Transistors Tb und der zweiten Referenzspannungserzeugung Rlb, R2b, ... ge- schaltet ist, wobei der Basisanschluß des fünften T2a und der Basisanschluß des sechsten T2b, diese Kaskode¬ stufe bildenden Transistors mit einem Referenzpotential RV2 beaufschlagt sind und die Basisaπschlüsse des zwei¬ ten Tla und des dritten Tlb, die bereits in Figur 2 ge- zeigte Kaskodestufe bildenden Transistoren mit einem Referenzpotential VR1 beaufschlagt sind.
Figur 1 zeigt einen Analog-Digital-Umsetzer mit einer ersten und einer zweiten Referenzspannungserzeugung, wobei jede dieser beiden Referenzspannungserzeugungen eine Serienschaltung von Widerständen Ria, R2a,..., Rlb, R2b, ... enthält denen jeweils ein gesteuerter Strom eingeprägt ist. Dies Ströme legen in Ver¬ bindung mit den Widerstandswerten die Ausgangspotentiale der Referenzspannungserzeugungen fest. Außerdem mit Komparatoren mit jeweils zwei zueinander symmetrischen Eingängen, wobei ein erster Komparator Kl mit seinem einen Eingang an den zur Bereit¬ stellung des niedrigsten Referenzpegels vorgesehenen Schaltungs¬ knoten der zweiten Referenzspannungserzeugung Rlb,R2b,... ge¬ schaltet ist und mit seinem anderen Eingang an den zur Bereit- Stellung des höchsten Referenzpegels vorgesehenen Schaltungskno¬ ten der ersten Referenzspannungserzeugung Rla,R2a, ... geschal¬ tet ist, wobei ein zweiter Komparator (K2) mit seinem einen Ein- gang an den zur Bereitstellung des zweit niedrigsten Referenzpe¬ gels vorgesehenen Schaltungsknoten der zweiten Referenzspannungs¬ erzeugung geschaltet ist und mit seinem anderen Eingang an den zur Bereitstellung des zweit höchsten Referenzpegels vorgesehen- en Schaltungsknoten der ersten Referenzspannungserzeugung ge¬ schaltet ist, wobei die weiteren Komparatoren ..., Kk-1, Kk ent¬ sprechend mit ihren Eingängen an die erste und die zweite Refe¬ renzspannungserzeugung derart geschaltet sind, daß der letzte Komparator Kk mit seinem einen Eingang an den zur Bereitstel- lung des höchsten Referenzpegels vorgesehenen Schaltungsknoten der zweiten Referenzspannungserzeugung geschaltet ist und mit seinem anderen Eingang an den zur Bereitstellung des niedrig¬ sten Referenzpegels vorgesehenen Schaltungsknoten der ersten Referenzspannungserzeugung geschaltet ist. Hierbei ist dem ei- nen Eingang jedes Komparators Kl, K2, ... ein zur Bereitstel¬ lung eines Referenzpegels vorgesehener Schaltungsknoten der er¬ sten Referenzspannungserzeugung und dem anderen Eingang dieses Komparators Kl, K2, ... ein zur Bereitstellung eines Referenz¬ pegels vorgesehener Schaltungsknoten der zweiten Referenzspan- nungserzeugung eindeutig zugeordnet. Die erste Referenzspan¬ nungserzeugung Ria, R2a,.... liegt im Kollektorkreis eines er¬ sten Transistors Ta. Hierzu ist der eine Anschluß der die erste Referenzspannungserzeugung bildenden Serienschaltung von Wider¬ ständen Ria, R2a, ... an den Kollektoranschluß des ersten Tran- sistors geschaltet und der andere Anschluß dieser Serienschal¬ tung an das erste Versorgungspotential Vrr geschaltet. Die zweite Referenzspannungserzeugung Rlb, R2b, ... liegt in glei¬ cher Weise im Kollektorkreis eines zweiten Transistors Tb. Der erste und der zweite Transistors Ta, Tb bilden eine Differenz- verstärkerschaltung und der Steuereingang des ersten Transis¬ tors Ta und der Steuereingang des zweiten Transistors Tb bilden einen mit Gegentakt-Signalen /\Vi beaufschlagbaren symmetri¬ schen Analogsignaleingang. Der Emitteranschluß des ersten Tran¬ sistors Ta ist über einen der Gegenkopplung dienenden nicht er- findungswesentlichen Widerstand REa und der Emitteranschluß des zweiten Transistors Tb ebenfalls über einen weiteren Widerstand REb an einen Anschluß einer Stromquelle IE geschaltet, deren anderer Anschluß an das zweite Bezugspotential V-E geschaltet ist.
Figur 2 zeigt einen A/D-Umsetzer, der sich gegenüber dem in Fi- gur 1 gezeigten dadurch unterscheidet, daß in der ersten und der zweiten Referenzspannungserzeugung jeweils ein Linearisie¬ rungswiderstand ROa, ROb vorgesehen ist, über den die Serien¬ schaltung der Referenzwiderstände Ria, R2a, ... Rlb, R2b ... an ein erstes Versorgungspotential Vcc geschaltet sind und außer- dem dadurch, daß die erste Referenzspannungserzeugung über die steuerbare Strecke eines dritten Transistors Tla an das erste Versorgungspotential Vcc geschaltet ist, daß die zweite Refe¬ renzspannungserzeugung über die steuerbare Strecke eines vier¬ ten Transistors Tlb an das erste Versorgungspotential Vcc ge- schaltet ist und daß der Steuereingang des dritten Transistors Tla und der Steuereingang des vierten Transistors Tlb mit einem konstanten Potential VR beaufschlagt sind.
Der in Figur 1 durch den ersten Transistor Ta und den zweiten Transistor Tb, mit der Stromquelle IE im Emitterkreis und den beiden Referenzspannungserzeugung Ria, R2a, ..., Rka bzw. Rib, R2b, ..., Rkb gebildete Differenzverstärker hat k symmetrische Ausgänge mit den Ausgangsspannungen \Vo,l, VO>2, ..., /Q/o,k. Hierbei wird die Zahl k bestimmt durch die Anzahl der Teilwi- derstände Ria, R2a, ... der Referenzspannungserzeugungen und durch die entsprechende Anzahl der Komparatoren Kl, K2, ..., Kk.
Soll der Analog-Digital-Umsetzer eine Auflösung von n Bit ha¬ ben, wobei n eine natürliche Zahl ist, so ist die Anzahl der Widerstände pro Referenzspannungserzeugung sowie die Anzahl der Komparatoren abhängig von der Schaltschwelle der Komparatoren. Soll eine Schaltschwelle in Bereichsmitte liegen, so sind 2n-l üblicherweise gleichgroße Widerstände und identische Komparato¬ ren erforderlich, soll eine Schaltschwelle beispielsweise sym- metrisch zur Bereichmitte liegen, so sind 2n Widerstände pro Referenzspannungserzeugung und auch Komparatoren erforderlich, wobei 2n-l Widerstände gleichgroß sein sollten und der Wider- stand Ria bzw. Rlb kleiner als die anderen Teilwiderstände, beispielsweise halb so groß sein sollte.
Ist A der Verstärkungsfaktor der aus dem ersten Transistor Ta und dem zweiten Transistor Tb gebildeten Transistorschaltung und sind die Widerstände Ria, R2a, ..., Rka und Rlb, R2b, ..., Rkb gleichgroß und haben den Wert R, entspricht _AVi der Ein¬ gangsdifferenzspannung am Signaleingang der Schaltung und ent¬ spricht IE dem durch die Stromquelle IE fließenden Strom, so ergibt sich für die einzelnen, an den jeweiligen Komparatorein- gängen anstehenden Differenzspannungen /\ o , l , o> , • >
^Vo,x = A-^Vi + (x - k/2)- R-IE
Jede Spannung wird zu Null für einen bestimmten Wert von Vi. Die Schaltschwelle eines Komparators Kx entspricht dem Wert der Spannung bei der seine Eingangsdifferenzspannung Λ.Vo,x zu Null wird. Hierbei ist die Spannungsdifferenz LSB zwischen zwei benachbarten Schaltschwellen gegeben durch LSB = R'IE/A.
Zwischen den an einen Komparator angeschlossenen Ausgangsklemme der Differenzverstärkerschaltung ist für jedes Ausgangsklemmen- paar im Kollektorkreis des Differenzverstärkers die gleiche An¬ zahl von Teilwiderständen der Referenzspannungserzeugung wirk¬ sam. Dadurch läßt sich der Verstärkungsfaktor der Differenzver¬ stärkerschaltung sowie die Spannungsdifferenz zwischen zwei be¬ nachbarten Schaltschwellen LSB unabhängig voneinander durch Wahl der Widerstandswerte und des Stromes der Stromquelle IE einstellen.
In einer besonders günstigen Ausgestaltungsform der Erfindung wird der Verstärkungsfaktor A = 1 gewählt. Damit kann der Ver- Stärkungsfaktor über den gesamten Aussteuerbereich genügend genau konstant gehalten werden. Störungen aufgrund der nicht- linearen Abweichungen der Basis-Emitter-Spannungen des ersten und des zweiten Transistors Ta, Tb können somit in Grenzen ge¬ halten werden. Ein Verstärkungsfaktor A = 1 kann bei einer Wi¬ derstandszahl pro Referenzspannungserzeugung von 2n - 1, wobei alle Widerstände gleichgroß sind, die Linearisierungswiderstän- de ROa und ROb den Wert RO haben und die Emitterwiderstände REa bzw. REb den Wert RE haben, eingestellt werden durch:
2 RE = 2n- R + 2- RO.
Bei 2n Widerständen pro Referenzspannungserzeugung, wobei der Wert des Widerstandes Ria und des Widerstandes Rlb halb so groß ist wie der Wert der übrigen Widerstände der Referenzspannungs¬ erzeugungen, liegt der selbe Zusammenhang vor.
Durch das Zwischenschalten zusätzlicher Widerstände (Linearisie¬ rungswiderstände) ROa, ROb zwischen die Referenzspannungserzeu¬ gungen und das erste Versorgungspotential Vc_. kann sicherge¬ stellt werden, daß die Differenzverstärkerschaltung im gesamten Aussteuerbereich ein lineares Ubertragungsverhalten hat.
Durch eine Kaskodestufe, bestehend aus einem dritten Transistor Tla und einem vierten Transistor Tlb, deren Basisanschlüsse ge¬ meinsam mit einem festen Potential VR bzw. VR1 beaufschlagt werden, deren Kollektoranschlüsse an das erste Versorgungspoten- tial Vcc angeschaltet sind und deren Emitteranschlüsse jeweils das eine Potential einer Referenzspannungserzeugung bereitstel¬ len, wird die in erster Linie durch eine symmetrische Signal¬ führung erreichte Unabhängigkeit der Schaltungsanordnung von Versorgungsspannungsschwankungen noch verbessert. Außerdem dient eine solche Kaskodestufe der Linearisierung der Verstär¬ kung und zusätzlich kann man die Gleichspannungspegel für die Komparatoren einstellen. Insbesondere kann gewählt werden VR = . Die Verstärkung .ist bei symmetrisch aufgebauten Schaltungsanordnungen nach Figur 1 unter anderem nichtlinear, weil die Basis-Emitter-Spannung des Transistors Ta und des Transistors Tb abhängig sind von dem durch die Transistoren fließenden Strom. Bei Ansteuerung der Transistoren Ta und Tb mit einem Differenzsignal fließen in beiden Transistoren unterschiedlich große Ströme, deren Differenz proportional zu dem Differenzsignal /\Vi ist und man erhält in den Transistoren Ta und Tb unterschiedliche Basis-Emitter-Spannungen. Wenn, wie in Figur 2 gezeigt, eine zusätzliche Kaskodestufe Tla und Tlb eingefügt ist, so fließt durch die Transistoren dieser Kaskode¬ stufe der gleiche Strom wie durch die Transistoren Ta bzw. Tb, so daß dieser Effekt an beiden Endanschlußklemmen der Wider¬ standsreihenschaltungen aus den Widerständen Ria, R2a,...,Rka und evtl. ROa bzw. aus den Widerständen Rlb, R2b,...,Rkb und evtl. ROb auf, so daß die dadurch bedingte Nichtlinearität weitgehend unterdrückt wird.
Eine solche erfindungsgemäße Schaltung belastet die Eingangssi- gnalquelle erheblich geringer als bekannte Schaltungsanordnungen, Die Eingangskapazität ist wesentlich geringer und viel linearer als bei bekannten Schaltungsanordnungen. Außerdem ist eine Ver¬ stärkung des Analogsignales möglich. Es kann auch zusätzlich ein Analogsignalverstärker vorgeschaltet werden, ohne daß dessen Gleichspannungsoffset die Qualität der Analog-Digital-Umsetzung beeinflussen würde.
In einer besonders günstigen Ausgestaltungsform ist, wie in Figur 3 gezeigt, zwischen dem Kollektoranschluß des ersten Transistor Ta und die erste Referenzspannungserzeugung Ria, R2a, ... ein fünfter Transistor T2a geschaltet sowie zwischen dem Kollektoranschluß des zweiten Transistors Tb und die zweite Referenzspannungserzeugung Rlb, R2b, ... ein sechster Transi¬ stor T2b geschaltet, wobei der Basisanschluß des fünften Tran- sistors und der Basisanschluß des sechsten Transistors mit ei¬ nem weiteren Referenzpotential VR2 beaufschlagt sind. Durch diese zusätzliche Kaskodestufe wird die Eingangskapazität der Differenzverstärkerschaltung, gebildet aus dem ersten und dem zweiten Transistor Ta und Tb, herabgesetzt. Dadurch ist die Schaltung auch noch für Analogsignale mit höherer Frequenz ge¬ eignet. Die durch die Eingangsbasisströme der Komparatorschaltung ent¬ stehenden unerwünschten Effekte bezüglich der Eingangsanalog¬ spannung zeigen bei erfindungsgemäßen "Schaltungen ein lineares Verhalten, bei Schaltungen nach dem Stande der Technik zeigen sie ein quadratisches Verhalten entlang dem Komparatorarray.
Als Komparatoren Kl, K2, ., Kk können beliebige Komparatoren mit symmetrischem Eingang verwendet werden, beispielsweise sol¬ che, wie sie in dem Artikel "A 6-Bit/200- Hz Füll Nyquist A/D Converter" von Zojer, Petschacher und Luschnig, IEEE Journal of Solid-state Circuits, vol. sc-20, No. 3, June 1985 Seiten 780 bis 786, insbesondere auf Seite 782 in Figur 4 gezeigt sind.
Eine Besonderheit erfindungsgemäßer Schaltungsanordnungen ist unter anderem darin zu sehen, daß zwei Referenzspannungen in Abhängigkeit von einem Analogsignal relativ zueinander verän¬ dert werden.

Claims

1 Patentansprüche
1. Analog-Digital-Umsetzer
- mit Referenzspannungserzeugung durch Serienschaltung aus Wi- 5 derständen (Ria, R2a, ...),
- mit Komparatoren (Kl, K2, ), die jeweils in Abhängigkeit von einer zugeordneten Referenzspannung und dem umzuwandlen- den Analogsignal ein Ausgangssignal bereitstellen,
- und mit einer Auswerteschaltung, 0 d a d u r c h g e k e n n z e i c h n e t , daß eine erste und eine zweite Referenzspannungserzeugung vorge¬ sehen sind, daß jede dieser beiden Referenzspannungserzeugungen eine Serienschaltung von Widerständen (Ria, R2a,..., Rlb, R2b, ...) enthält, daß Komparatoren mit jeweils zwei zueinander sym- 5 metrischen Eingängen vorgesehen sind, daß der erste Komparator (Kl) mit seinem einen Eingang an den zur Bereitstellung des niedrigsten Referenzpegels vorgesehenen Schaltungsknoten der zweiten Referenzspannungserzeugung (Rlb, R2b, ...) geschaltet ist und mit seinem anderen Eingang an den
20 zur Bereitstellung des höchsten Referenzpegels vorgesehenen Schaltung≤knoten der ersten Referenzspannungserzeugung (Ria, R2a, ...) geschaltet ist, daß der zweite Komparator (K2) mit seinem einen Eingang an den zur Bereitstellung des zweit niedrigsten Referenzpegels vorge-
25 sehenen Schaltungsknoten der zweiten Referenzspannungserzeugung geschaltet ist und mit seinem anderen Eingang an den zur Be¬ reitstellung des zweit höchsten Referenzpegels vorgesehenen Schaltungsknoten der ersten Referenzspannungserzeugung ge¬ schaltet ist, und daß die weiteren Komparatoren (..., Kk-1, Kk)
30 entsprechend mit ihren Eingängen an die erste und die zweite Referenzspannungserzeugung geschaltet sind, wobei der letzte Komparator (Kk) mit seinem einen Eingang an den zur Bereit¬ stellung des höchsten Referenzpegels vorgesehenen Schaltungs¬ knoten der zweiten Referenzspannungserzeugung geschaltet ist
-35 und mit seinem anderen Eingang an den zur Bereitstellung des niedrigsten Referenzpegels vorgesehenen Schaltungsknoten der ersten Referenzspannungserzeugung geschaltet ist, und wobei dem einen Eingang jedes Komparators (Kl, K2, ...) ein zur Bereitstellung eines Referenzpegels vorgesehener Schaltungs¬ knoten der ersten Referenzspannungserzeugung und dem anderen Eingang dieses Komparators (Kl, K2, ...) ein zur Bereitstellung eines Referenzpegels vorgesehener Schaltungsknoten der zweiten Referenzspannungserzeugung eindeutig zugeordnet ist, daß die erste Referenzspannungserzeugung (Ria, R2a,....) im Kollektor¬ kreis eines ersten Transistors (Ta) liegt, daß hierzu der eine Anschluß der die erste Referenzspannungserzeugung bildenden Serienschaltung von Widerständen (Ria, R2a, ...) an den Kollek¬ toranschluß des ersten Transistors geschaltet ist und der an¬ dere Anschluß dieser Serienschaltung an das erste Versorgungs¬ potential geschaltet ist, daß die zweite Referenzspannungserzeu¬ gung (Rlb, R2b, ...) in gleicher Weise im Kollektorkreis eines zweiten Transistors (Tb) liegt, daß der erste und der zweite Transistors (Ta, Tb) eine Differenzverstärkerschaltung bilden und daß der Steuereingang des ersten Transistors (Ta) und der Steuereingang des zweiten Transistors (Tb) einen mit Gegentakt- Signalen beaufschlagbaren symmetrischen Signaleingang bilden.
2. A/D-Umsetzer nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß in der ersten und der zweiten Referenzspannungserzeugung jeweils ein Linea¬ risierungswiderstand (ROa, ROb) vorgesehen ist, über den die Serienschaltung der Referenzwiderstände (Ria, R2a, ... Rlb, R2b ...) an ein erstes Versorgungspotential (Vcc) geschaltet sind.
3. A/D-Umsetzer nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß die erste Refe- renzspannungserzeugung über die steuerbare Strecke eines drit¬ ten Transistors (Tla) an das erste Versorgungspotential (Vcc) geschaltet ist, daß die zweite Referenzspannungserzeugung über die steuerbare Strecke eines vierten Transistors (Tlb) an das erste Versorgungspotential (Vp ) geschaltet ist und daß der Steuereingang des dritten Transistors (Tla) und der Steuerein¬ gang des vierten Transistors (Tlb) mit einem konstanten Poten¬ tial (VR; VR1) beaufschlagt sind.
4. A/D-Umsetzer nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der Emitteran¬ schluß des ersten Transistors (Ta) über die Serienschaltung zweier Emitterwiderstände (REa, REb) an den Emitteranschluß des zweiten Transistors (Tb) geschaltet ist, daß der Schaltungskno¬ ten, der die beiden Emitterwiderstände (REa, REb) miteinander verbindet über eine erste Stromquelle (IE) an ein zweites Ver¬ sorgungspotential (VEE) geschaltet ist und daß der Wert der Emitterwiderstände in Abhängigkeit von der Anzahl und dem Wert der Referenzwiderstände und von dem Wert des Linearisierungswi¬ derstandes derart gewählt wird, daß der Verstärkungsfaktor eins ergibt.
EP91903440A 1990-02-14 1991-02-14 Differentieller analog-digitalumsetzer Ceased EP0515432A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4004546A DE4004546A1 (de) 1990-02-14 1990-02-14 Differentieller analog-digitalumsetzer
DE4004546 1990-02-14

Publications (1)

Publication Number Publication Date
EP0515432A1 true EP0515432A1 (de) 1992-12-02

Family

ID=6400135

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91903440A Ceased EP0515432A1 (de) 1990-02-14 1991-02-14 Differentieller analog-digitalumsetzer

Country Status (5)

Country Link
US (1) US5204679A (de)
EP (1) EP0515432A1 (de)
JP (1) JPH05504245A (de)
DE (1) DE4004546A1 (de)
WO (1) WO1991012667A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216830B2 (ja) * 1992-06-30 2001-10-09 ソニー株式会社 アナログ信号比較回路
US5589831A (en) * 1995-01-30 1996-12-31 Samsung Semiconductor, Inc. Fully differential flash ADC based on the voltage follower amplifier structure
US5835046A (en) * 1997-01-23 1998-11-10 Lucent Technologies Inc. Analog-to-digital converter for differential signals
US5877718A (en) * 1997-03-24 1999-03-02 International Business Machines Corporation Differential analog-to-digital converter with low power consumption
DE602005005823T2 (de) * 2005-09-12 2009-05-07 Rohde & Schwarz Gmbh & Co. Kg Schneller Analog-Digital-Wandler
FR2913833B1 (fr) * 2007-03-16 2009-06-12 E2V Semiconductors Soc Par Act Convertisseur analogique-numerique parallele a double echelle statique
WO2012176209A1 (en) * 2011-06-21 2012-12-27 Naveen Chandra Kumar Serially fed flash type analog to digital converter
US8576104B2 (en) * 2011-06-22 2013-11-05 Linear Technology Corporation Simultaneously-sampling single-ended and differential two-input analog-to-digital converter
RU2631978C1 (ru) * 2016-07-05 2017-09-29 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") Синусно-косинусный функциональный преобразователь
RU2642381C1 (ru) * 2017-02-06 2018-01-24 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") Цифровой функциональный преобразователь
RU2649955C1 (ru) * 2017-04-06 2018-04-05 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") Функциональный преобразователь

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2612550A (en) * 1950-09-27 1952-09-30 Gen Electric Voltage level selector circuit
US3594766A (en) * 1969-01-24 1971-07-20 Tektronix Inc Analog to digital converter including comparator circuits with internal logic
US4229729A (en) * 1978-05-19 1980-10-21 Hughes Aircraft Company Analog to digital converter utilizing a quantizer network
FR2427012A1 (fr) * 1978-05-24 1979-12-21 Labo Electronique Physique Convertisseur analogique-numerique binaire
US4716397A (en) * 1984-03-23 1987-12-29 Hans Werba Method and apparatus for very high speed analog-to-digital conversion
US4897656A (en) * 1985-12-16 1990-01-30 North American Philips Corporation, Signetics Division Complementary voltage interpolation circuit with transmission delay compensation
DE3686705T2 (de) * 1985-12-16 1993-04-01 Philips Nv Schaltung zur interpolation zwischen komplementaeren spannungen.
US4839653A (en) * 1987-05-29 1989-06-13 Analog Devices Incorporated High-speed voltage-to-frequency converter
NL8701816A (nl) * 1987-08-03 1989-03-01 Philips Nv Elektrische schakeling die gebruikt kan worden in een a/d-omzetter.

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9112667A1 *

Also Published As

Publication number Publication date
JPH05504245A (ja) 1993-07-01
DE4004546A1 (de) 1991-08-22
US5204679A (en) 1993-04-20
WO1991012667A1 (de) 1991-08-22

Similar Documents

Publication Publication Date Title
DE69325523T2 (de) Analog-Digital-Wandler
DE69008360T2 (de) Paralleler ad-wandler mit 2n-1-vergleichern.
DE4304898C2 (de) Differenzverstärkerschaltung
EP0729225B1 (de) Faltungsverstärker für den Aufbau eines A/D-Umsetzers
DE3420068C2 (de)
DE3628532A1 (de) Analog-digital-wandler
DE1901804B2 (de) Stabilisierter differentialverstaerker
EP0515432A1 (de) Differentieller analog-digitalumsetzer
DE602005005823T2 (de) Schneller Analog-Digital-Wandler
DE69528845T2 (de) N-bit umsetzer mit n-1-grössenverstärkern und n-vergleichern
EP0442321A2 (de) Analog-Digital-Umsetzer nach dem erweiterten Parallelverfahren
EP0744828A2 (de) Transimpedanzverstärkerschaltung
DE69616214T2 (de) Differenzverstärker mit signalabhängigem offset und vielstufiger dual-residium-analog/digitalwandler damit
DE69514774T2 (de) Faltungsstufe für faltungsanalog/digitalwandler
DE69615638T2 (de) Spannungsverstärker mit grossen dynamischen Bereich und A/D-Konverter damit
DE2924171A1 (de) Monolithisch integrierbarer transistorverstaerker
DE69111504T2 (de) Verzerrungsausgleichende Differenzschaltung.
EP0506174A1 (de) Integrierte Schaltungsanordnung mit einem Differenzverstärker
DE69320776T2 (de) Transkonduktanzverstärker
DE3228785C2 (de)
EP0133618A1 (de) Monolithisch integrierte Transistor-Hochfreqzenz-Quarzoszillatorschaltung
EP0446639B1 (de) Paralleler Analog/Digital-Umsetzer
DE69615799T2 (de) Verstärkung einer Spannung mit grossem Veränderungsbereich und diesen Verstärker enthaltender Analog-Digitalumsetzer
DE60216410T2 (de) Mittelwertbildende Verstärkermatrix
DE3510737C2 (de)

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19920521

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT DE FR GB IT NL

17Q First examination report despatched

Effective date: 19930826

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 19941107