DK152474B - Fremgangsmaade og apparat til synkronisering af et binaert datasignal - Google Patents
Fremgangsmaade og apparat til synkronisering af et binaert datasignal Download PDFInfo
- Publication number
- DK152474B DK152474B DK497381A DK497381A DK152474B DK 152474 B DK152474 B DK 152474B DK 497381 A DK497381 A DK 497381A DK 497381 A DK497381 A DK 497381A DK 152474 B DK152474 B DK 152474B
- Authority
- DK
- Denmark
- Prior art keywords
- input
- signal
- data
- output
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
i DK 152474 B
O
Den foreliggende opfindelse angår en fremgangsmåde til synkronisering af et indkommende datasignal med et lokalt taktsignal/ således som angivet i krav l's indledning, samt et apparat til udøvelse af fremgangsmåden og 5 af den i krav 21 s indledning angivne art.
Det binære datasignal kan være af den såkaldte RZ-type (tilbageføring til nul) eller af den såkaldte NRZ-type (uden tilbageføring til nul).
Synkroniseringsproblemet er altid til stede 10 ved datatransmission og løses under hensyntagen til anvendelse, krav om nøjagtighed osv. på forskellige måder.
Hvis f.eks. taktsignalerne på modtager- og sendersiderne er synkroniserede, om muligt i forhold til en fælles reference, forårsager detekteringen af data på modtagersi-15 den naturligvis ikke nogen problemer. Synkroniseringen af en modtagertakt kan foretages på en sådan måde, at tidsinformationen udskilles fra det transmitterede datasignal f.eks. ved tidsbestemmelse af dets nulgennemgange, hvorefter et signal svarende til tidsinformationen får 20 mulighed for at aktivere en styrbar lokal taktsignalgene-rator. Kravene til transienttid og tilladt fejl i datatransmissionen påvirker naturligvis også valget af synkroniseringsfremgangsmåde .
Det tekniske problem i det foreliggende til-25 . fælde består i ved hjælp af et signal, som er asynkront med datasignalet, at foretage korrekt detektering af en meddelelse, der er sendt til modtageren, med den betingelse at tilføjelse eller bortfald af et binært tegn i meddelelsen ikke har nogen virkning. Denne betingelse er 30 f.eks. opfyldt i et redundant anlæg, i hvilket den samme meddelelse bestående af et fast antal bit sendes gentagne gange efter hinanden, og modtageren godkender meddelelsen på den betingelse, at den kan detektere den samme meddelelse et givet antal gange under et givet tidsrum. Hvis 35 tilføjelse eller udfald af et binært tegn i datasignalet forekommer forholdsvis sjældent, påvirker en sådan til-
O
2 DK 152474B
fældig hændelse ikke modtagerens korrekte detektering af meddelelsen.
At taktsignalet er asynkront må naturligvis ikke indebære/ at der er en for stor frekvensafvigelse 5 fra den korrekte værdi. En frekvensafvigelse på omkring én pr. tusind forårsager i overensstemmelse med opfindelsen tilføjelse eller bortfald af information på omkring hver tusinde bitposition, hvilket kan accepteres ved mange anvendelser .
10 Løsningen af dette problem opnås ifølge den foreliggende opfindelse med en fremgangsmåde af den indledningsvis omhandlede art, som er ejendommelig ved de i krav l's kendetegnende del angivne foranstaltninger, samt ved hjælp af et apparat til udøvelse af fremgangsmåden, 15 hvilket apparat udmærker sig ved den i krav 2's kendetegnede del angivne udformning. Den første fordel med et apparat ifølge opfindelsen er dets store enkelthed og lille effektforbrug.
Opfindelsen skal i det følgende forklares nær-20 mere under henvisning til tegningen, på hvilken fig. 1 er et blokdiagram af et apparat ifølge opfindelsen, fig. 2 er et fasevendingskredsløb i apparatet ifølge fig. 1, 25 fig. 3 er et første eksempleringskredsløb i apparatet ifølge fig. 1, fig. 4 viser tidsforløbet for et antal signaler i apparatet ifølge fig. 1, og fig. 5 viser de samme signaler som i fig. 4 30 for en anden udførelsesform.
Fig. 1 er et blokdiagram af et apparat ifølge opfindelsen. Mellem en dataindgang 4 og en dataudgang 6 er der et første eksempleringskredsløb 1 og et andet eksempleringskredsløb 2, som er serieforbundne. Et fase-35 vendingskredsløb 3 er forbundet mellem en taktindgang 5
3 DK 152474 B
O
og taktsignalindgangen på det første eksempleringskreds-løb 1. Taktsignalindgangen på det andet eksemplerings-kredsløb 2 styres direkte fra taktindgangen 5.
Det datasignal, der afsendes fra sendersiden, 5 tilføres til dataindgangen 4, og det antages, at dette signal er et binært kodet signal af RZ-typen eller NRZ-typen i overensstemmelse med hvad der er blevet fremført ovenfor. Datasignalet eksempleres ved hjælp af taktsignalet på taktindgangen 5, idet taktsignalet er asyn-10 kront i forhold til datasignalet, ifølge forudsætningerne, med det formål på dataudgangen at frembringe et signal, som er synkront med taktsignalet og svarer til indgangsdatasignalet .
Fasevendingskredsløbet 3, som bliver beskrevet 15 nærmere nedenfor, vender fasen af taktsignalet til det første eksempleringskredsløb, når de positive flanker i det pågældende signal har tilbøjelighed til sammenfald med datasignalets positive flanker som følge af frekvensforskellen mellem datasignalet og taktsignalet.
20 I den foretrukne udførelsesform er eksemple- ringskredsløbene 1 og 2 udført ved hjælp af sædvanlige D flip-flop, der trigges af en positiv flanke. Det antages, at taktsignalet har 50% impulstakt, og at indgangsdatasignalet er et signal af NRZ-typen. Under disse forud-25 sætninger viser fig. 4 tidsforløbet for et antal signaler i apparatet i fig. 1.
Fig. 2 viser en udførelsesform af det fasevendende kredsløb 3. Kredsløbet har en dataindgang 12, en taktsignalindgang 11 og en taktsignaludgang 13. Et 30 EXKLUSIV ELLER-kredslØb 10 kan opfattes som et styrbart inverterende kredsløb. Hvis der nemlig findes nul på indgangen 20, går taktsignalet fra indgangen 11 uhindret igennem bortset fra en forsinkelse, der er uden interesse i denne forbindelse. Indgangene på to impulsformende 35 kredsløb 7 er forbundet med udgangen fra EXKLUSIV ELLER- -kredsløbet henhv. med dataindgangen 12. Disse kredsløb er
4 DK 152474B
O
således udformet, at de på deres pågældende udgange afgiver en firkantimpuls med en given varighed, når indgangssignalet har en positiv flanke. Impulslængden er kort sammenlignet med ciffertidsslidsen for det pågæl-5 dende datasignal. En koincidensdetektor i form af et OG-kredsløb 8, hvis indgange er forbundet med udgangene fra de impuls formende kredsløb, afgiver en impuls på sin udgang, når udgangssignalerne fra kredsløbene 7 overlapper indbyrdes. En sådan koincidensfrembragt impuls får 10 mulighed for at taktstyre en D flip-flop 9 med positiv flanketrigning, hvilken flip-flop er forbundet som en binær tæller. Q-udgangen fra flip-floppen er forbundet med indgangen 20 på EXKLUSIV ELLER-kredsløbet. Denne udformning indebærer altså, at en lille afstand mellem 15 en positiv dataflanke og en positiv taktsignalflanke får fasen i signalet på udgangen 13 til at dreje 180°.
I fig. 4 viser signalet A en indgangsdatastrøm af NRZ-typen. Dette signal detekteres altså i modtageren ved hjælp af det lokale asynkrone taktsignal B. Bittakten 20 for data er vist som værende konstant, hvilket også gælder for taktsignalets frekvens. I almindelighed er der imidlertid mulighed for at disse størrelser kan drive i forhold til hinanden.
Det ses umiddelbart, at det ikke ville være 25 muligt direkte at synkronisere indgangsdata med taktsignalet B. I overensstemmelse med opfindelsens ide som beskrevet ovenfor i forbindelse med fig. 2 frembringes der nu positive impulser C, når der detekteres positive flanker i indgangsdataene A. På samme måde frembringes 30 positive impulser D, når positive flanker detekteres i det muligvis faseforskudte taktsignal på udgangen fra EXKLUSIV ELLER-kredsløbet 10 ifølge fig. 2. Hvis den positive flanke indtræffer først i indgangsdataene, opnås der en overlapning, koincidens, mellem de derved 35 frembragte positive impulser. Dette er angivet med impulsen i signalet E. Ifølge det ovenstående styrer denne
O
s DK 152474 B
impuls fasevendingen af det indkommende taktsignal, der er påtrykt indgangen 11 ifølge fig. 2. To yderligere koincidenser er angivet i signalet E. Det ved fasevendingen korrigerede taktsignal er vist med signalet F.
5 I overensstemmelse med det, der er blevet omtalt ovenfor, udgør dette signal taktsignalet til det første eksemple-ringskredsløb 1. Udgangssignalet fra dette eksemplerings-kredsløb er blevet betegnet med bogstavet G.
I overensstemmelse med opfindelsens ide takt-10 styres dette signal G nu i et andet eksempleringskredsløb 2 med det upåvirkede taktsignal i modtageren. Det fremkomne udgangssignal fra det andet eksempleringskredsløb, som altså udgør det synkroniserede datasignal, har fået betegnelsen H. Det bemærkes, at den anden fasevending af 15 taktsignalet har bevirket en forvrængning af datasignalet i form af en tilføjelse af en bit, der er angivet ved streger i figuren. I virkeligheden opnås en sådan forvrængning ved hveranden fasevending af signalet. Den asynkrone sammenhæng er blevet overdrevet for at vise 20 driftsmåden af opfindelsen, hvilket har resulteret i tæt optrædende fasevendinger. Ved en virkelig anvendelse af opfindelsen indtræffer disse fasevendinger med en tidsafstand, som er adskillelige tierpotenser større, som omtalt ovenfor.
25 I en anden udførelsesform af opfindelsen, der er tilpasset til indgangsdata i form af et RZ-type signal er det første eksempleringskredsløb 1, der er udformet som en enkel D flip-flop, blevet erstattet med kredsløbet ifølge fig. 3. Dette kredsløb har en dataindgang 17, en 30 taktsignalindgang 18 og en udgang 19 til det efterfølgende eksempleringskredsløb 2. Kredsløbsfunktionen beskrives nedenfor under henvisning til fig. 5, der viser samtidige værdier for et antal signaler i apparatet.
Signalet A i fig. 5, der viser indgangssignalet 35 til det første eksempleringskredsløb 1, er altså indgangsdata af RZ-typen. Dette signal bliver detekteret i modta-
O
6 DK 152474B
geren ved hjælp af det lokale asynkrone taktsignal B og omsættes til et N'RZ-signal, der er synkront med B.
Det øvre impulsformende kredsløb 7 i fig. 2 har som før til opgave at frembringe en kort positiv impuls 5 ved den positive flanke af signalet A. Når indgangssignalet er af RZ-typen kunne det formodes, at dette impulsformende kredsløb er unødvendigt eftersom RZ-signalet består af korte impulser. I de tilfælde, hvor impulstakten af det indkommende RZ-signal er meget lille eller meget stor, er 10 dette impulsformende kredsløb imidlertid nødvendigt. I det tilfælde, der er beskrevet i fig. 5, antages det for enkelthedens skyld, at udgangssignalet fra nævnte impulsformende kredsløb er det samme som signalet A, dvs. i dette særlige tilfælde er kredsløbet overflødigt.
15 Et forsinkelseskredsløb 14 er forbundet med dataindgangen 17 på kredsløbet ifølge fig. 3. Forsinkelsen i dette er stor sammenlignet med forsinkelsen i D flip-flop-pen 15, men lille sammenlignet med længden af impulsen fra kredsløbet 7 i fig. 2. Det forsinkede signal er betegnet 20 med A'. I det forløb, der er vist i fig. 5, har forsinkelsen ingen betydning, og derfor forklares dens funktion senere.
Funktionsblokken i fig. 2 er også allerede blevet beskrevet. Signalerne D, E og F i fig. 5 svarer til 25 signalerne med samme betegnelse i fig. 4.
Når RZ impulserne A' ankommer til taktindgangen på D flip-floppen 15 i fig. 3, bringes flip-floppen i den ene tilstand, og udgangssignalet fra Q-udgangen svarer til signalet I i fig. 5. En fast spænding svarende til et lo-30 gisk ét påtrykkes til stadighed dataindgangen på flip-flop-pen. Efter et stykke tid tilbagestilles flip-floppen af et signal på dens R-indgang, hvilket signal kommer fra udgangen 13 i fig. 2. Dette signal er betegnet med F i fig. 5. Detektering og fasevending ved koincidens mellem 35 A og D hindrer flip-floppen 15 i at blive tilbagestillet umiddelbart efter eller samtidigt med at den taktstyres.
DK 152474 B
7
O
Koincidensen indtræffer i god tid før de forreste flanker af signalerne D. og A, og koincidensen frembringer signalet E som atter frembringer faseforskydning i signalet D.
Signalet D har også til opgave at taktstyre 5 flip-floppen 16 i fig. 3. Eftersom tidsforsinkelsen mellem signalerne R og Q i flip-floppen 15 er meget større end den tid, i hvilken dataene må forblive stabile på D-ind-gangen af flip-floppen 16, er der ikke noget problem ved at taktstyre data ind i flip-floppen 16 før de forsvinder.
10 Dette er under forudsætning af, at flip-floppene 15 og 16 er af samme kredsløbsfamilie.
Hvis der ikke optræder nogen impuls i signalet A dvs. et logisk nul er blevet afsendt, vil Q-indgangen på flip-floppen 16 forblive i nultilstanden, hvilket be-15 virker at et nul taktstyres ind i denne flip-flop. Signalet G optræder på udgangen 19 af flip-floppen 16, og på udgangen fra flip-floppen 2 i fig. 1 optræder signalet H.
Angivelserne P i signalet H i fig. 5 betegner datafejl. Dataene skulle have være 1 for begge angivelser.
20 Uafhængigt af hvilke værdier signalet A har for de tilsvarende tidspunkter, opnås et nul i signalet H for hver-anden impuls i signalet E.
Betegnelsen R i signalet H betegner en ekstra bit svarende til den skraverede ekstra bit ifølge fig. 4.
25 Nødvendigheden af at anvende et forsinkelses kredsløb 14 fremgår ikke direkte af fig. 5. Forsinkelsesfunktionen er kun påkrævet, når frekvensen af taktsignalet B er mindre end bitfrekvensen af datasignalet, dvs. for den modsatte situation af den, der er angivet i fig. 5.
30 Antag at taktfrekvensen B er mindre end bit frekvensen. Antag yderligere at forsinkelseskredsløbet 14 til at begynde med er afkoblet. Den bageste flanke på impulsen i signalet D vil derefter efterhånden nærme sig den forreste flanke på impulserne i signalet A. For at 35 signalet D skal skifte fase, må signalerne A og D overlappe hinanden let, således at impulserne E bliver til-
O
DK 152474B
8 strækkeligt lange. Denne situation umiddelbart før fasevending forårsager problemer eftersom D flip-floppen 15 taktstyres samtidigt med at signalet på R-indgangen er højt.
5 Ved at indføre forsinkelseskredsløbet 14 op træder dette problem ikke, eftersom der opnås fasevending før den positive flanke i signalet A* og den negative flanke i signalet D falder sammen. En forudsætning for dette er naturligvis, at forsinkelsen er tilstrækkelig 10 lang til at signalet E kan få tid til at frembringe faseskift før flankerne falder sammen.
15 20 25 30 35
Claims (4)
1. Fremgangsmåde i en modtager til binært kodede datasignaler til synkronisering af et indkommende datasignal (A) med et lokalt taktsignal (B), der forefindes i 5 modtageren, kendetegnet ved, at den omfatter følgende trin: a) datasignalet (A) eksempleres med et fasekorrigeret taktsignal (F), der er frembragt ved at fasedreje det lokale taktsignal (B) 180°, når en positiv 10 flanke i det lokale taktsignal (B) og en positiv flanke i det indkommende datasignal (A) tenderer mod koincidens på grund af indbyrdes drift, b) det derved fremkomne signal eksempleres igen med det ukorrigerede taktsignal (B).
2. Apparat i en modtager til binært kodede datasignaler til synkronisering af et indkommende datasignal (A) med et lokalt taktsignal (B), der forefindes i modtageren, kendetegnet ved, at det omfatter: 20 a) et første og et andet eksempleringskredsløb (1,2), der hvert har en dataindgang, en dataudgang og en taktindgang, b) et fasevendingskredsløb (3), der har en første og en anden indgang samt en udgang, hvorhos 25 dataindgangen til nævnte første eksempleringskredsløb (1) udgør indgangen (4) til apparatet og er tilpasset til at modtage det datasignal, der ankommer til modtageren, og hvorhos dets dataudgang er forbundet med dataindgangen til det andet eksempleringskredsløb (2), idet dataudgan-30 gen fra nævnte andet eksempleringskredsløb (2) udgør apparatets udgang (6), og hvorhos dets taktindgang er tilpasset til at modtage det lokale taktsignal (B), og den første indgang til nævnte fasevendingskredsløb (3) er tilpasset til at modtage taktsignalet (B), idet dets an-35 den indgang er tilpasset til at modtage datasignalet (A), og hvorhos dets udgang er forbundet med taktindgangen til DK 152474B o det første eksempleringskredsløb (1), hvorved denne på-.trykkes et korrigeret taktsignal (F) i afhængighed af den relative position mellem impulsernes flanker i datasignalet (A) og taktsignalet (B).
3. Apparat ifølge krav 2, kendetegnet ved,, at nævnte første og andet eksempleringskredsløb (1,2) omfatter en D flip-flop med positiv flanketrigning.
4. Apparat ifølge krav 2, kendetegnet ved, at nævnte fasevendingskredsløb (3) omfatter 10 a) et styret inverteringskredsløb (10) der har en første og en anden indgang samt en udgang, hvorhos dets første indgang er forbundet med taktsignalindgangen (11) til fasevendingskredsløbet (3), og hvorhos dets udgang er forbundet med taktsignaludgangen (13) fra fase- 15 vendingskredsløbet (3), b) et første og et andet impulsformende kredsløb (7), der hver især har en indgang og en udgang, hvorhos indgangen til nævnte første impulsformende kredsløb (7) er forbundet med udgangen af inverteringskredsløbet 20 (10), og hvorhos indgangen til nævnte andet impulsformende kredsløb (7) er forbundet med dataindgangen (12) til fasevendingskredsløbet (3), c) en koineidensdetektor (8) der har to indgange og en udgang, hvorhos indgangene er forbundet med 25 udgangene fra de impulsformende kredsløb (7), og d) en D flip-flop med positiv flanketrigning der har en taktsignalindgang, en dataindgang (D), en dataudgang (Q) samt en inverteret dataudgang (Q), hvorhos dens taktsignalindgana er forbundet med udgangen af koincidens- 30 detektoren (8), og hvorhos dens dataindgang (D) er forbundet med dens inverterede udgang (Q), og hvorhos dens dataudgang (Q) er forbundet med den anden indgang (20) til inverteringskredsløbet (10). 35
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8001910A SE422263B (sv) | 1980-03-11 | 1980-03-11 | Forfarande och anordning for synkronisering av en biner datasignal |
SE8001910 | 1980-03-11 | ||
SE8100075 | 1981-03-10 | ||
PCT/SE1981/000075 WO1981002654A1 (en) | 1980-03-11 | 1981-03-10 | A method and apparatus for synchronizing a binary data signal |
Publications (3)
Publication Number | Publication Date |
---|---|
DK497381A DK497381A (da) | 1981-11-10 |
DK152474B true DK152474B (da) | 1988-02-29 |
DK152474C DK152474C (da) | 1988-08-01 |
Family
ID=20340485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DK497381A DK152474C (da) | 1980-03-11 | 1981-11-10 | Fremgangsmaade og apparat til synkronisering af et binaert datasignal |
Country Status (15)
Country | Link |
---|---|
US (1) | US4464769A (da) |
JP (1) | JPS57500269A (da) |
CA (1) | CA1169945A (da) |
CH (1) | CH656037A5 (da) |
DK (1) | DK152474C (da) |
ES (1) | ES8205485A1 (da) |
FI (1) | FI65152C (da) |
FR (1) | FR2478410B1 (da) |
GB (1) | GB2091975B (da) |
IT (1) | IT1197402B (da) |
NL (1) | NL189022C (da) |
NO (1) | NO152435C (da) |
NZ (1) | NZ196414A (da) |
SE (1) | SE422263B (da) |
WO (1) | WO1981002654A1 (da) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4544850A (en) * | 1983-12-05 | 1985-10-01 | Gte Automatic Electric Incorporated | Race condition mediator circuit |
US4534026A (en) * | 1983-12-06 | 1985-08-06 | Paradyne Corporation | Normalized error compensator for modems using radial amplitude modulation for multiplexing |
FR2604043B1 (fr) * | 1986-09-17 | 1993-04-09 | Cit Alcatel | Dispositif de recalage d'un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d'horloge synchrone |
WO2002062004A1 (en) * | 2001-02-01 | 2002-08-08 | Vitesse Semiconductor Corporation | Rz recovery |
JP2006332945A (ja) * | 2005-05-25 | 2006-12-07 | Nec Electronics Corp | 半導体集積回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6513602A (da) * | 1965-10-21 | 1967-04-24 | ||
US3631463A (en) * | 1969-03-10 | 1971-12-28 | Sperry Rand Corp | Self-clocked encoding scheme |
US3697881A (en) * | 1969-07-10 | 1972-10-10 | Kokusai Denshin Denwa Co Ltd | Phase detection system for at least one digital phase-modulated wave |
GB1265530A (da) * | 1969-08-30 | 1972-03-01 | Marconi Co Ltd | |
US3920918A (en) * | 1974-06-06 | 1975-11-18 | L M Ericsson Pty Lid | Pulse edge coincidence detection circuit for digital data transmission using diphase data sync |
US3936602A (en) * | 1974-10-23 | 1976-02-03 | Northern Electric Company Limited | Full duplex data transmission system using two speeds of diphase signal for simplified sync |
US4010323A (en) * | 1975-10-29 | 1977-03-01 | Bell Telephone Laboratories, Incorporated | Digital timing recovery |
CA1081364A (en) * | 1976-09-28 | 1980-07-08 | Shuichi Samejima | Differential detection systems with non-redundant error correction |
JPS5451709A (en) * | 1977-10-03 | 1979-04-23 | Fujitsu Ltd | Bit phase synchronizing circuit |
JPS5451710A (en) * | 1977-10-03 | 1979-04-23 | Fujitsu Ltd | Bit phase synchronizing circuit |
US4208724A (en) * | 1977-10-17 | 1980-06-17 | Sperry Corporation | System and method for clocking data between a remote unit and a local unit |
DE2836422C2 (de) * | 1978-08-19 | 1986-01-02 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Synchronisierverfahren und -anordnung |
-
1980
- 1980-03-11 SE SE8001910A patent/SE422263B/sv not_active IP Right Cessation
-
1981
- 1981-03-04 NZ NZ196414A patent/NZ196414A/en unknown
- 1981-03-09 CA CA000372577A patent/CA1169945A/en not_active Expired
- 1981-03-10 GB GB8210098A patent/GB2091975B/en not_active Expired
- 1981-03-10 WO PCT/SE1981/000075 patent/WO1981002654A1/en active IP Right Grant
- 1981-03-10 CH CH7329/81A patent/CH656037A5/de not_active IP Right Cessation
- 1981-03-10 ES ES500229A patent/ES8205485A1/es not_active Expired
- 1981-03-10 FR FR8104743A patent/FR2478410B1/fr not_active Expired
- 1981-03-10 NL NLAANVRAGE8120071,A patent/NL189022C/xx not_active IP Right Cessation
- 1981-03-10 US US06/315,528 patent/US4464769A/en not_active Expired - Lifetime
- 1981-03-10 JP JP56500992A patent/JPS57500269A/ja active Pending
- 1981-03-11 IT IT20278/81A patent/IT1197402B/it active
- 1981-10-29 NO NO813669A patent/NO152435C/no unknown
- 1981-11-10 DK DK497381A patent/DK152474C/da not_active IP Right Cessation
-
1982
- 1982-04-05 FI FI821193A patent/FI65152C/fi not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FR2478410A1 (fr) | 1981-09-18 |
IT8120278A0 (it) | 1981-03-11 |
US4464769A (en) | 1984-08-07 |
GB2091975A (en) | 1982-08-04 |
FI821193A0 (fi) | 1982-04-05 |
FI65152C (fi) | 1984-03-12 |
DK152474C (da) | 1988-08-01 |
NO152435B (no) | 1985-06-17 |
IT1197402B (it) | 1988-11-30 |
JPS57500269A (da) | 1982-02-12 |
NL8120071A (nl) | 1982-07-01 |
SE422263B (sv) | 1982-02-22 |
NL189022B (nl) | 1992-07-01 |
FI65152B (fi) | 1983-11-30 |
SE8001910L (sv) | 1981-09-12 |
ES500229A0 (es) | 1982-06-01 |
WO1981002654A1 (en) | 1981-09-17 |
ES8205485A1 (es) | 1982-06-01 |
NO813669L (no) | 1981-10-29 |
FI821193L (fi) | 1982-04-05 |
DK497381A (da) | 1981-11-10 |
NL189022C (nl) | 1992-12-01 |
CA1169945A (en) | 1984-06-26 |
NO152435C (no) | 1985-09-25 |
FR2478410B1 (fr) | 1985-01-25 |
NZ196414A (en) | 1984-03-16 |
GB2091975B (en) | 1984-10-10 |
CH656037A5 (de) | 1986-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3185963A (en) | Synchronizing system having reversible counter means | |
US4756011A (en) | Digital phase aligner | |
US3755748A (en) | Digital phase shifter/synchronizer and method of shifting | |
JPS62151053A (ja) | ノイズ除去回路 | |
JPH0124385B2 (da) | ||
EP0205552A1 (en) | Clock recovery circuit | |
GB2182828A (en) | Asynchronous/synchronous data receiver circuit | |
US5365547A (en) | 1X asynchronous data sampling clock for plus minus topology applications | |
US3594502A (en) | A rapid frame synchronization system | |
EP1946475B1 (en) | Data interface and method of seeking synchronization | |
DK152474B (da) | Fremgangsmaade og apparat til synkronisering af et binaert datasignal | |
US3376385A (en) | Synchronous transmitter-receiver | |
US3996523A (en) | Data word start detector | |
US4242754A (en) | Clock recovery system for data receiver | |
US4975594A (en) | Frequency detector circuit | |
AU539338B2 (en) | A method and apparatus for synchronizing a binary data signal | |
JPH0644756B2 (ja) | 同期クロツク発生回路 | |
JPH0316054B2 (da) | ||
JPH01129544A (ja) | データ復合化用タイミング抽出回路 | |
SU1739491A1 (ru) | Фазовый синхронизатор | |
JPS63312754A (ja) | エラ−発生回路 | |
KR100212051B1 (ko) | 데이타 수신 장치 및 방법 | |
SU1406809A2 (ru) | Устройство дл приема биимпульсных сигналов | |
JPS63158934A (ja) | スタ−トビツト検出回路 | |
SU1615769A1 (ru) | Устройство дл приема информации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PBP | Patent lapsed |