DE69306686T2 - CMOS Ausgangstreiberschaltung - Google Patents

Description

• Diese Erfindung betrifft einen Festkörperschaltkreis, einen integrierten Schaltkreis, wobei sie besonders dazu vorgesehen ist, um Blockierprobleme in Schaltkreisen mit komplementären Metalloxidhalbleitern (CMOS) zu überwinden. Die Erfindung liefert eine Ausgangstreiberstufe, die ein Blockieren verhindert oder minimiert.
• Das Problem einer Blockierung tritt beim Betrieb von integrierten Schaltkreisen auf, bei denen die CMOS-Technik verwendet wird. Eine Beschreibung von Blockierungen in einem CMOS-Schaltkreis findet sich in der US-Patentschrift 4,571.505, Eaton Jr, "Verfahren und Vorrichtung, um die Anfälligkeit gegen Blockierungen in integrierten CMOS- Schaltkreisen herabzusetzen", 18. Februar 1986, INMOS Corporation, Colorado Springs, Colorado, wobei auf diese Patentschrift hier Bezug genommen und die Aufmerksamkeit darauf gerichtet werden soll. Im allgemeinen stammt eine Blockierung von (üblicherweise parasitären) Einrichtungen, beispielsweise PNP- und NPN-Transistoren, die unabsichtlich ausgebildet werden und auf Vorgänge wie rasche Änderungen in der Versorgungsspannung, Licht, Strahlung, Eingangs- oder Ausgangs-Überspannungen sowie auf kapazitive Störungen auf dem Schaltkreisplättchen ansprechen.
• Wenn der Ausgangsknotenpunkt oder der Ausgangsanschluß eines integrierten Schaltkreises auf einen vollen Versorgungsspannungspegel (der beispielsweise mit "VCC" bezeichnet wird) angesteuert wird, wurde gemäß dem Stand der Technik bisher ein P-Kanal Transistor verwendet, dessen Steuerelektrode von VCC auf null Volt angesteuert wird, oder ein N-Kanal Transistor verwendet, dessen Steuerelektrode von null Volt bis auf eine Spannung etwas oberhalb von VCC angesteuert wird. Es kann ein Bootstrap-Treiber verwendet werden, um eine derartige angehobene Spannung zu erreichen. Wenn der P-Kanal Transistor verwendet wird, kann eine Blockierung auftreten, wenn der Ausgang über VCC getrieben wird. Wenn ein N-Kanal Transistor verwendet wird, kann das Problem eines Geschwindigkeitsverlustes und/oder der Betriebssicherheit dadurch auftreten, daß die Steuerelektrode auf eine Spannung oberhalb von VCC angesteuert werden muß. Auch wenn die Steuerelektrode des N-Kanal Transistors auf null Volt liegt, wenn der Ausgang auf eine negative Spannung (beispielsweise -1,0 Volt) getrieben wird, wird der Transistor öffnen, wodurch ein Substratstrom und möglicherweise Probleme in der Betriebssicherheit hervorgerufen werden.
• Die oben erwähnte US-Patentschrift 4,571.505 (Eaton) liefert ein Verfahren und eine Vorrichtung, die mit einem Schaltkreis verknüpft sind, um einen Übergang der Versorgungsspannung abzutasten, das Substrat in Abhängigkeit von der Abtastung dieses Übergangs an Masse zu klammern und diese Anklammerung freizugeben.
• In der Goldman et al. US-Patentschrift 4,039.869 wird ein Schaltkreis verwendet, um eine interne Spannung für einen integrierten Schaltkreis zu erzeugen, wobei VCC an die Steuerelektrode eines N-Kanal Transistors (N4) und an ein N-Substrat (50) gelegt wird, in dem ein P-Kanal Transistor ausgebildet ist. Der P-Kanal Transistor (P1) besitzt eine Quellen/Senken-Strecke, die zwischen der des N-Kanal Transistors und dem internen Knotenpunkt (26) liegt. Der Schaltkreis besitzt daher keinen N-Kanal Transistor zwischen dem P-Kanal Transistor und dem "Ausgang", wobei er auch keinen weiteren N-Kanal Transistor zwischen dem P-Kanal Transistor und dem Datenausgangspfad besitzt, wie dies bei der bevorzugten Ausführungsform dieser Erfindung der Fall ist. Weiters löst die Goldman et al. Patentschrift ein Problem, das nur dann auftritt, wenn es sich um ein N-Substrat handelt. In diesem Fall werden alle Körper der P-Kanal Transistoren miteinander verbunden. Wenn die P-Kanal Transistoren in N-Quellen (in einem P- Substrat) ausgebildet sind, können die Körper der P-Kanal Transistoren mit getrennten Spannungen verbunden werden. In Fig. 1 der Goldman-Patentschrift kann der Körper des Transistors P1 mit VCC statt mit VDD verbunden werden, wenn er sich in einer getrennten N-Quelle der Transistoren P2 und P3 befindet. Wenn dies der Fall ist, wäre der Transistor N1 nicht notwendig, um einen Betrieb des Quellen- oder Senkenanschlusses des Transistors P1 in Vorwärtsrichtung zu verhindem. Die vorliegende Erfindung bezieht sich im Gegensatz zu Goldman et al. auf Probleme, die unabhängig davon auftreten, ob es sich um ein N- oder P-Substrat handelt.
• Statt einen einzigen N-Kanal oder P-Kanal Transistor für den Hochziehteil eines Ausgangstreibers vorzusehen, verwendet die vorliegende Erfindung in einer bevorzugten Ausführungsform zwei N-Kanal Transistoren und einen P-Kanal Transistor, die zwischen zwei N-Kanal Transistoren in Serie geschaltet sind. Über bestimmte Verbindungen schützt die Kombination vor Blockierungen, da die P+ Quellen- und Senkenbereiche des P-Kanal Transistors nie über VCCP-VTN getrieben werden können, wobei es sich bei VCCP um eine interne Versorgungsspannung handelt, die über VCC liegt, und wobei VTN die Schleusenspannung eines N-Kanal Transistors ist. Der Körper oder die Quelle des P-Kanal Transistors wird an VCCP gebunden, so daß die P+ oder N- Quellen- und Senkenanschlüsse nie in Vorwärtsrichtung betrieben werden. Damit tritt kein Blockieren auf.
• Wenn die Steuerelektrode des P-Kanal Transistors auf VCC getrieben wird, sperrt er, wobei der N-Kanal Transistor auch dann nicht öffnet, wenn der Ausgang auf eine negative Spannung (Unterschwingen) getrieben wird. Damit wird kein Substratstrom erzeugt.
• Die Spannung VCCP wird vorzugsweise auf dem Schaltkreisplättchen mit einer Pumpenstufe erzeugt, wobei sie höher als VCC+VTN sein muß, um den Ausgang auf einen vollen VCC-Pegel zu treiben.
• Bei der am meisten bevorzugten Ausführungsform können die drei Transistoren als "oberster" oder "oberer" Transistor, als mittlerer Transistor sowie als unterer Transistor bezeichnet werden. Der oberste Transistor ist ein N-Kanal Feldeffekttransistor (FET), dessen Senkenelektrode an VCC (einer extern erzeugten Versorgungsspannung) liegt, dessen Steuerelektrode mit VCCP verbunden ist und dessen Quellenelektrode an der Quellen/Senken-Strecke des mittleren Transistors liegt. Beim mittleren Transistor handelt es sich um einen P-Kanal FET, wobei die Quellenelektrode des oberen N-Kanal Transistors mit der Quellenelektrode des P-Kanal Transistors verbunden ist. Die Steuerelektrode des P-Kanal Transistors wird zwischen null Volt und VCC angesteuert. Seine Senkenelektrode ist mit der Senkenelektrode des unteren N-Kanal Transistors verbunden. Der untere (N-Kanal) Transistor liegt mit seiner Steuerelektrode an VCCP, wobei seine Quellenelektrode mit dem Ausgang verbunden ist.
• Vorzugsweise ist der obere N-Kanal Iransistor so groß wie möglich, wobei die anderen Transistoren so groß sind, daß sie die Ausgangslast treiben. Der Körper oder die N-Quelle des P-Kanal Transistors sind mit VCCP verbunden.
• Bei der Beschreibung von bevorzugten Ausführungsformen wird auf die beiliegenden Zeichnungen Bezug genommen, in denen gleiche Bauteile mit den gleichen Bezugszeichen versehen sind und in denen zeigt:
• Fig. 1A die vereinfachte Darstellung einer bevorzugten Ausführungsform der Erfindung;
• Fig. 1B den Schaltkreis von Fig. 1A mit etwas anderen Signalen oder Spannungen, die erfindungsgemäß angelegt werden;
• Fig. 2 einen vereinfachten Schnitt durch den Hochziehteil des Schaltkreises von Fig. 1;
• Fig. 3 einen alternativen Schaltkreis;
• Fig. 4 einen weiteren alternativen Schaltkreis;
• Fig. 5 noch einen weiteren alternativen Schaltkreis; und
• Fig. 6 abermals einen weiteren alternativen Schaltkreis.
• Nunmehr wird auf Fig. 1A Bezug genommen. Eine Ausgangstreiberstufe 10 enthält eine Vielzahl von Transistoren, die als Feldeffekttransistoren (FETs) dargestellt sind. Dementsprechend besitzt jeder von ihnen eine Quellenelektrode, eine Steuerelektrode über einem Steuerbereich sowie eine Senkenelektrode. Die Leitfähigkeit der Quellen/Senken- Strecke wird mit der Steuerelektrodenspannung moduliert oder gesteuert. Wie Fig. 1A zeigt, enthält der Schaltkreis 10 die Transistoren 12, 14, 16 und 18. Dabei handelt es sich beim Transistor 14 um einen P-Kanal Transistor, wogegen die anderen N-Kanal Transistoren sind. Aus der Darstellung ist ersichtlich, daß die Quellen/Senken-Strecken dieser Transistoren zwischen einer extern erzeugten Versorgungsspannung VCC EXT, die mit der Senkenelektrode des Transistors 12 verbunden ist, und einem Masseanschluß in Serie liegen, der manchmal mit VSS bezeichnet wird und mit der Quellenelektrode des Transistors 18 verbunden ist.
• Ein Datenausgang, der mit dem Bezugszeichen D0 versehen ist, wird von einem Knotenpunkt zwischen der Senkenelektrode des Transistors 18 und der Quellenelektrode des Transistors 16 abgegriffen. Die Spannung am Datenausgang D0 wird immer dann und so stark (gegen Masse) gezogen, wie der Transistor 18 geöffnet wird. Weiters wird der Ausgang D0 nach VCC EXT gezogen, wenn die Transistoren 12, 14 und 16 geöffnet sind und der Transistor 18 vorzugsweise gesperrt ist. Wenn alle Transistoren 12 bis 18 geöffnet sind, wird der Datenausgang irgendeine Spannung zwischen VCC EXT und VSS annehmen.
• Ein N-Kanal FET öffnet, wenn die Steuerelektrodenspannung relativ zur Quellenspannung um zumindest eine N-Kanal Schleusenspannung VtN größer ist. Ein P-Kanal FET öffnet, wenn seine Steuerelektrodenspannung zumindest um eine P-Kanal Schleusenspannung Vtp unter der Quellenspannung liegt.
• In Fig. 1A liegt ein erster Knotenpunkt A elektrisch zwischen der Senkenelektrode des Transistors 16 und der Senkenelektrode des P-Kanal Transistors 14. Ein zweiter Knotenpunkt B liegt zwischen der Quellenelektrode des Transistors 12 und der Quellenelektrode des Transistors 14.
• Verschiedene Teile des Schaltkreises 10 sind so angeschlossen, daß sie eine Spannung VCCP empfangen. Bei dieser Spannung handelt es sich um eine intern erzeugte Spannung, die höher als die Spannung VCC ist. Wenn beispielsweise VCC gleich 3,3 Volt ist, kann VCCP 5,0 Volt betragen. Allgemein gilt für die Auswahl von VCCP, daß VCCP zumindest VCC EXT+VTN sein muß, jedoch nicht so hoch, daß Probleme in der Betriebssicherheit hervorgerufen werden. Wie Fig. 1A zeigt, wird VCCP an die Steuerelektroden der N-Kanal Transistoren 12 und 16 gelegt. Zusätzlich wird die gleiche Spannung VCCP an das Substrat oder die Quelle gelegt, in der der P-Kanal Transistor 14 aufgebaut ist.
• Die Steuerelektrode des P-Kanal Transistors 14 ist so angeschlossen, daß sie ein Signal zwischen null Volt und VCC EXT empfängt. Dabei handelt es sich um jenes Datensignal, das zum Ausgangsanschluß getrieben werden soll. Beispielsweise kann die Spannung von einem Puffer oder von anderen Teilen einer Speicherstufe stammen, der der Ausgangstreiber zugeordnet ist, oder von der der Ausgangstreiber ein Teil ist. Die Steuerelektrode des Transistors 18 ist so angeschlossen, daß sie ein Signal (nicht dargestellt) empfängt, das dazu dient, um den Transistor 18 zu sperren, wenn Daten mit einem hohen Pegel ausgegeben werden, und den Transistor 18 zu öffnen, wenn Daten ausgegeben werden, die einen niedrigen Pegel besitzen. Beispielsweise kann die an der Steuerelektrode des Transistors 18 liegende Spannung die gleiche Spannung sein oder sich parallel zu jenem Signal bewegen, das an der Steuerelektrode des Transistors 14 liegt. Bei einer Steuerelektrodenspannung von null Volt wird der Transistor 14 geöffnet (da die Steuerspannung um mehr als ein Vt unter der Spannung am Knotenpunkt B liegt, d.h. seiner Quelle, die eine Spannung in der Nähe von VCC EXT besitzt). Da dies einen Zustand darstellt, der den Ausgangsknotenpunkt D0 nach VCC EXT treiben will, wird bevorzugt, daß diese "Hochzieh"-("pull-up")-Wirkung nicht durch irgendeine "Tiefzieh"("pull-down")-Wirkung des FET 18 versetzt wird. Um den FET 18 zu sperren, wenn es sich beim FET 18 um einen N-Kanal Transistor handelt, sollte seine Steuerelektrode auf null Volt liegen, wobei dies jener Spannung entspricht, die an der Steuerelektrode des Transistors 14 liegt.
• Wenn dagegen der Datenausgang auf eine niedrige Spannung getrieben werden soll, sollte zumindest einer der Hochzieh-Transistoren, beispielsweise der FET 14, gesperrt und der FET 18 geöffnet werden. Dies erreicht man am besten dadurch, daß die Spannung an der Steuerelektrode von beiden Transistoren angehoben wird. Es ist daher ersichtlich, daß der Transistor 14 als "Hochzieh"-Transistor und der Transistor 18 als "Tiefzieh"-Transistor bezeichnet werden kann.
• Fig. 18 zeigt die gleiche Treiberstufe 10 mit etwas anderen Zuständen. Der Aufbau ist ident, wobei der Unterschied darin liegt, daß die Steuerelektrode des P-Kanal Transistors 14 so angeschlossen ist, daß sie das inverse Signal von Fig. 1A empfängt. Das bedeutet, daß sie statt des Empfangs eines Übergangs, der von niedrig zu hoch von null Volt auf VCC EXT verläuft, einen nach unten verlaufenden Übergang von VCC EXT auf null Volt empfängt, während der N-Kanal Transistor 16 vorzugsweise gleichzeitig (obwohl aufeinanderfolgende Übergänge mit einem Zeitaufwand auftreten können) einen nach oben verlaufenden übergang von null Volt auf VCCP empfängt, wenn das Datenausgangssignal D0 hochgetrieben wird. Es ist ersichtlich, daß bei den Transistoren 12, 14 und 16, deren Steuerelektroden so angeschlossen sind, daß sie die Spannungen VCCP, VCC EXT bzw. null Volt empfangen, der Transistor 12 geöffnet, der Transistor 14 gesperrt und der Transistor 16 gesperrt wird. Auch wenn der Transistor 18 geöffnet ist, um den D0-Ausgangspunkt tiefzuziehen, fließt kein Strom vom Pfad der Senke des FET 12 (VCC EXT) zum Datenausgangspunkt. Wenn die beiden Übergänge so auftreten, wie dies Fig. 1B vereinfacht zeigt, so daß die FETs 12, 14 und 16 Steuerelektrodenspannungen von VCCP, null Volt und VCCP empfangen, wird der FET 12 (weiterhin) geöffnet, der FET 14 geöffnet und auch der FET 16 geöffnet. Es ist ersichtlich, daß der Transistor 18 gesperrt wird, um das Tiefziehen des Datenausgangspunkts D0 gegen Masse über die Quellen/Senken-Strecke des FET 18 zu beenden.
• Der Aufbau von Fig. 1B stellt einen Kompromiß dar, der eine Sache in Ordnung bringt. Da der N-Kanal FET 16 immer geöffnet bleibt, wie dies in Fig. 1A der Fall ist, besteht am Ausgangsknotenpunkt eine zusätzliche Kapazität. Wenn jedoch der FET 16 dadurch gesperrt wird, daß an die Steuerelektrode null Volt angelegt werden, wird die zusätzliche Kapazität am Ausgangsknotenpunkt D0 entfernt oder herabgesetzt. Diese Annäherung kann einige Probleme von Fig. 6 (siehe unten) besitzen, wobei jedoch kein Problem des Substratstroms auftritt, da der P-Kanal FET 14 ebenfalls gesperrt wird.
• Fig. 2 zeigt den Schnitt durch die Transistoren 12, 14 und 16 bei einer Ausführungsform In Fig. 2 ist ein Bereich 20 so dargestellt, daß er P- gedopt ist. Der Bereich 20 kann ein Substrat, eine Epitaxialschicht, eine Quelle, eine Senke oder einen anderen Bereich eines integrierten Schaltkreises enthalten. Der Bereich 20 kann mit P- Verunreinigungen, üblicherweise mit Bor, auf eine relativ geringe Konzentration gedopt sein.
• Innerhalb des Bereichs 20 befindet sich ein weiterer Bereich 22, der so dargestellt ist, daß er N- gedopt ist. Beispielsweise kann der Bereich 22 etwas mit Phosphor oder Arsen gedopt sein. Der Bereich 22 kann als "Bereich", "Senke" oder "Quelle" bezeichnet werden. Es ist ersichtlich, daß die N-Kanal Transistoren 12 und 16 in und über dem Bereich 20 jedoch außerhalb des Bereichs 22 ausgebildet sind, während der P-Kanal Transistor 14 in und über dem Bereich 22 ausgebildet ist. Was den Transistor 12 betrifft, so sind die Quellen- und Senkenbereiche 24, 28 als N+ Bereiche innerhalb des Bereichs 20 dargestellt. Eine Steuerelektrode 26 liegt über der Oberfläche des Bereichs 20. Die Steuerelektrode 26 kann aus Polysilizium, Polycid, einem metallischen Leiter oder einem anderen leitenden Material ausgebildet sein, wie es bei der Herstellung von integrierten Schaltkreisen allgemein verwendet wird (es ist ersichtlich, daß Pufferoxide unterhalb der Steuerelektroden, Isolieroxide oder andere Isoliereinrichtungen, dielektrische und passivierende sowie andere Bereiche, die man normalerweise in einem Schnitt durch einen integrierten Schaltkreis erkennen kann, in Fig. 2 nicht dargestellt sind, wobei sie weggelassen wurden, um die Darstellung deutlicher zu machen. Weiters ist für Fachleute ersichtlich, daß die Steuerelektroden sowie alle anderen Bereiche eine gewisse Tiefe besitzen und sich wesentlich ausbreiten können). Andere Quellen- und Senkenbereiche sowie Steuerelektroden werden aus den gleichen Materialien hergestellt wie die Quellen-, Senken- und Steuerelektrode des Transistors 12.
• Links vom Transistor 12 von Fig. 2 ist eine Diffusion oder Bereich 30 dargestellt, der Unreinheiten von P+ enthält. Das bedeutet, daß er mit einer höheren Konzentration einer Gruppe III Unreinheit gedopt sein kann, beispielsweise mit Bor, als dies bei der Konzentration der Unreinheiten im Bereich 20 der Fall ist. Der Bereich 30 wird mit der Spannung VBB verbunden, bei der es sich um eine in Sperrichtung gepolte Vorspannung handelt. Wenn der Bereich 20 ein Substrat ist, erkennt man, daß das Substrat eine in Sperrichtung gepolte Vorspannung empfängt. Diese in Sperrichtung gepolte Vorspannung stellt die N-Kanal Schleusenspannungen ein und ermöglicht, daß der Eingangs- und der Ausgangsanschluß der Vorrichtung (z.B. der Speichereinrichtung) negative Spannungen annehmen können, ohne daß ein Blockieren auftritt. Bei VBB handelt es sich um eine negative Spannung von beispielsweise -2,0 Volt, wobei sie typisch auf dem Schaltkreisplättchen erzeugt wird.
• Der Bereich 24 ist so angeschlossen, daß er eine Versorgungsspannung VCC EXT empfängt, die bei der bevorzugten Ausführungsform extern vorgesehen ist. Die Steuerelektrode 26 ist so angeschlossen, daß sie die Spannung VCCP von Fig. 2 über eine entsprechende Leitung empfängt.
• Nunmehr wird auf den N- Bereich 22 Bezug genommen. Der Transistor 14 wird von einem P+ Bereich 34, einer Steuerelektrode 36, die über der Oberfläche des Bereichs 22 ausgebildet ist, sowie von einem P+ Bereich 38 im Bereich 22 gebildet. Der Bereich 34 stellt die Quellenelektrode des Transistors 14 dar, wobei er über eine entsprechende Leitung mit dem N+ Bereich 28 verbunden ist. Die Steuerelektrode 36 ist so angeschlossen, daß sie das Datensignal oder ein anderes Signal empfängt, das der integrierte Schaltkreis abgibt. Dabei handelt es sich jedoch um einen Eingang zum Treiber, so daß sie als "Eingang" bezeichnet wird.
• Es ist ersichtlich, daß innerhalb des Bereichs 22 eine N+ Diffusion oder ein Bereich 32 aufgebaut wurde. Dieser Bereich 32 ist ein stark gedopter Bereich, vorzugsweise mit Arsen oder Phosphor, der elektrisch so angeschlossen ist, daß er die Spannung VCCP empfängt.
• In Fig. 2 ist rechts ein N+ Bereich 40 zu erkennen. Dieser Bereich bildet die Senkenelektrode des Transistors 16, wobei er elektrisch über einen entsprechenden Leiter über der Oberfläche des Bereichs 20 mit dem Senkenbereich 38 des Transistors 14 verbunden ist. Eine Steuerelektrode 42 liegt über der Oberfläche des Bereichs 20. Eine Quellenelektrode wird von einem N+ Bereich 44 im Bereich 20 gebildet. Der Bereich 44 wird über entsprechende Leiter angeschlossen, um das Ausgangssignal des integrierten Schaltkreises zu liefern.
• Es ist ersichtlich, daß ein Kanalbereich, der manchmal als "Steuerbereich" bezeichnet wird, zwischen den Bereichen 24 und 28 gebildet wird, wobei die Steuerelektrode 26 über diesem Kanalbereich liegt. Auf ähnliche Weise wird ein zweiter Kanalbereich zwischen den Bereichen 34 und 38 gebildet, wobei die Steuerelektrode 36 über diesem Kanalbereich liegt. Auf ähnliche Weise wird zwischen den Bereichen 40 und 44 ein Kanalbereich gebildet, wobei die Steuerelektrode 42 über diesem dritten Kanalbereich angeordnet ist.
• Der beschriebene Aufbau soll den P-Kanal Transistor 14 während des Einschaltens und während eines Überschwingens des Ausgangs schützen. Ein Überschwingen tritt dann auf, wenn der Bereich 14 eine übermäßig hohe Spannung erreicht. Bei diesem Aufbau kann weder der Knotenpunkt A noch der Knotenpunkt B über VCCP-VTN getrieben werden. Die N- Quelle 22 des PMOS-Transistors 14 wird (über den Bereich 32) an VCCP gebunden (gelegt), wobei es sich bei VCCP um eine Spannung handelt, die über VCC liegt (über VCC EXT). Durch diese Spannung VCCP werden keine P+/N- Übergänge in Vorwärtsrichtung betrieben. Derartige P+/N- Übergänge treten an der Schnittstelle zwischen dem Bereich 22 und den Bereichen 34 oder 38 auf.
• Der Grund dafür, daß der Knotenpunkt B nicht über VCCP-VTN liegen kann, besteht darin, daß der Knotenpunkt B immer um eine N-Kanal Schleusenspannung unter der Steuerelektrodenspannung des Transistors 12 liegen muß. Anderenfalls würde der Transistor 12 nicht öffnen. Da die Steuerelektrode des Transistors 12 die Spannung VCCP empfängt, liegt der Knotenpunkt B notwendigerweise nicht über VCC-VTN.
• Der Grund dafür, daß der Knotenpunkt A nicht über VCCP-VTN liegen kann, besteht darin, daß der Knotenpunkt A immer um eine N-Kanal Schleusenspannung unter der Steuerelektrodenspannung des Transistors 16 liegen muß. Anderenfalls würde der Transistor 16 nicht öffnen. Da die Steuerelektrode des Transistors 16 die Spannung VCCP empfängt, liegt der Knotenpunkt A notwendigerweise nicht über VCCP-VTN.
• Es ist daher ersichtlich, daß dadurch, daß zwischen der Quellen/Senken-Strecke des P-Kanal Transistors und der Versorgungsspannung (VCC EXT) ein N-Kanal Transistor liegt, das Blockieren gesteuert wird. Vorzugsweise ist an der anderen Seite des P-Kanal Transistors ein weiterer N-Kanal Transistor angeordnet, so daß seine Quellen/Senken- Strecke zwischen der Quellen/Senken-Strecke des P-Kanal Transistors und dem Ausgangsanschluß liegt.
• Fig. 3 zeigt eine andere Ausgangstreiberstufe 50, die sich von der Stufe 10 dadurch unterscheidet, daß der Transistor 12 fehlt. Dieser Schaltkreis schützt den PMOS-Transistor 14 vor einem Überschwingen des Ausgangs, da der Knotenpunkt A nicht über VCCP-VTN getrieben werden kann, da der Ausgangsanschluß mit dem Ausgang D0 verbunden ist (der Grund dafür liegt darin, daß der Spannungsabfall von der Quelle 44 zur Senke 40 zumindest VCCP-VTN sein muß). Während des Einschaltens steigt jedoch VCC EXT an, bevor die Spannung VCCP steigt (die vorzugsweise aber nicht notwendigerweise intern erzeugt wird), so daß es zu einer Blockierung kommen kann.
• Fig. 4 zeigt eine einfachere Annäherung an eine Ausgangstreiberstufe 60. Sie enthält einen PMOS-Transistor 52, der mit einem N-Kanal Transistor 64 in Serie liegt. Die Quelle 66 des PMOS-Transistors 62 ist so angeschlossen, daß sie VCC EXT empfängt, wobei diese Elektrode auch an der Quelle, der Senke oder dem Bereich liegt, in dem der P- Kanal (PMOS) Transistor ausgebildet ist, wie dies bei der Bezugsziffer 68 dargestellt ist. Die Steuerelektrode des PMOS-Transistors 62 ist mit dem Datensignal verbunden, das von null Volt auf VCC EXT wechselt, wodurch der Transistor 62 geöffnet bzw. gesperrt wird. Der Dateneingang D0 wird von einem Knotenpunkt zwischen den Senkenelektroden der Transistoren 62 und 64 abgegriffen. Der Transistor 64 ist dem Transistor 18 von Fig. 1A ähnlich, wobei es sich um einen N-Kanal Transistor handelt. Die Treiberstufe 60 besitzt das Problem, daß eine P+/N- Diode vorgespannt wird, wenn der Ausgangsanschluß, der mit D0 verbunden ist, auf eine Spannung getrieben wird, die um mehr als ein VD über VCC EXT liegt, wobei mit VD ein P+/N- Diodenabfall von etwa 0,6 Volt bezeichnet ist. Ein vertikaler PNP-Transistor würde öffnen, wodurch Strom in das P-Substrat (VBB) abgelassen würde.
• Eine vierte Ausgangstreiberstufe 70 ist in Fig. 5 dargestellt. Sie enthält einen P-Kanal Transistor 72, der mit einem N-Kanal Transistor 74 in Serie liegt. Der Datenausgang D0 wird am Verbindungspunkt dazwischen abgegriffen. Die Quellenelektrode 76 des Transistors 72 wird mit VCC EXT verbunden, wobei die Quelle, die Senke oder der Bereich, in dem der P-Kanal Transistor 72 ausgebildet ist, mit der Spannung VCCP verbunden wird, bei der es sich um die gleiche Spannung handelt, wie sie oben beschrieben wurde. Die Steuerelektrode 78 wird so angeschlossen, daß sie das Datensignal empfängt, das zwischen null Volt und VCC EXT wechselt. Die Stufe 70 löst das Problem der Stufe 60. Die interne Spannung VCCP muß jedoch 7,5 Volt oder mehr betragen, wenn VCC EXT gleich 5,5 Volt ist. Wenn D0 über VCCP getrieben wird, ist der vertikale PNP-Transistor weiter geöffnet. Ein anderes Problem besteht darin, daß während des Einschaltens VCC EXT vor VCCP ansteigt, da VCCP eine intern gepumpte Spannung ist. Dadurch kann es zu einer Blockierung kommen.
• Eine fünfte Ausgangstreiberstufe 80, die Fig. 6 zeigt, stellt eine weitere Annäherung dar. Sie verwendet zwei N-Kanal Transistoren 82 und 84, die in Serie geschaltet sind. Die Senke des Transistors 82 ist mit VCC EXT verbunden, während die Quelle des Transistors 84 an Masse (VSS) liegt. Der Datenausgang wird vom Knotenpunkt zwischen den Transistoren abgegriffen. Die Steuerelektrode des Transistors 82 wechselt von null Volt auf die Spannung VCCP, die größer als VCC EXT ist, um dadurch D0 auf eine Ausgangsspannung von VCCP-VTN treiben zu können. Damit werden die oben beschriebenen Probleme beseitigt. VCCP muß jedoch mit einem Bootstrap-Treiber oder einer Pumpenstufe erzeugt werden, die mit zufälligen Ausgangsübergängen Schritt halten kann. Diese Annäherung führt dazu, daß ein zusätzlicher Strom aus VCCP gezogen wird, wodurch eine viel größere VCCP-Pumpenleistung erforderlich ist.
• Unter allen beschriebenen Schaltkreisen wird der Schaltkreis 10 von Fig. 1A am meisten bevorzugt, da er den größten Schutz gegenüber einer Blockierung bietet. Bei vorgegebenen Anwedungsformen können jedoch einfachere Schaltkreise gewünscht sein und verwendet werden, als sie hier beschrieben wurden. Die vorliegende Beschreibung dient als Beispiel, wobei viele Abänderungen oder Ersatzmaßnahmen vorgenommen werden können, ohne von dieser Erfindung abzuweichen, die in den beiliegenden Ansprüchen festgelegt ist. Beispielsweise ist ersichtlich, daß der Transistor 18 auch anders aufgebaut sein kann. Die Hauptaufgabe besteht darin, einen Weg liefern, um das Ausgangssignal D0 wirksam auf VSS tiefzuziehen, um einen von zwei Binärzuständen eines Datenausgangssignals darzustellen. Der erfindungsgemäße Schaltkreis verhindert jene Probleme, die in der Beschreibung früher erwähnt wurden, wobei ein Ausgang auf den vollen VCC-Pegel getrieben werden kann. Der Ausgang kann tatsächlich über VCC oder unter VSS getrieben werden, ohne daß die Gefahr einer Blockierung besteht, und ohne daß ein Substratstrom hervorgerufen wird. Dies ist bei einem System von Vorteil, bei dem es eine Schnittstelle zwischen Teilen mit drei Volt und mit fünf Volt gibt und/oder bei dem ein Unterschwingen zu einem Problem wird.
• Bevorzugte Größen für die Elemente der bevorzugten Stufe 10 von Fig. 1A sind in der folgenden Tabelle I angeführt, wobei die Längen und Breiten in Mikrometern (Mikron) angegeben sind: Tabelle I
• Diese Beschreibung wurde nur beispielhaft gegeben, wobei sie die Erfindung nicht auf diese Anwendungsform beschränken soll, die in den angeschlossenen Ansprüchen festgelegt ist.

Claims (13)

1. Ausgangstreiberstufe in einem integrierten Schaltkreis, wobei die Ausgangstreiberstufe einen N-Kanal Transistor (16) und einen P- Kanal Transistor (14) besitzt, von denen jeder eine Steuerelektrode (42, 36) sowie eine Quellen/Senken-Strecke enthält, wobei die Quellen/Senken-Strecken der Transistoren in Serie geschaltet sind und dazwischen einen Knotenpunkt (A) besitzen, wobei die Quellen/Senken-Strecken schaltungsrnäßig zwischen einer extern erzeugten Versorgungsspannung (VCCEXT) und einer zweiten Spannung liegen, wobei ein Datenausoangspfad (D0) mit der ersten Stufe (10) zwischen der ersten Versorgungsspannung und der zweiten Spannung verbunden ist, wobei die Steuerelektrode (36) des P-Kanal Transistors (14) so geschaltet ist, um ein Datensignal zu empfangen, wobei die Steuerelektrode (42) des N-Kanal Transistors (16) so geschaltet ist, um eine hohe Spannung (VCCP) zu empfangen, wobei die hohe Spannung größer als die erste Versorgungsspannung (VCCEXT) ist, wobei die hohe Spannung (VCCP) mit einem Bereich (22, 32) verbuneen ist, in dem der P-Kanal Transistor (14) aufgebaut ist, dadurch gekennzeichnet, daß die Quellen/Senken-Strecke des N-Kanal Transistors (16) zwischen dem Datenausgangspfad (D0) und dem P-Kanal Transistor liegt, um ein Blockieren der Ausgangstreiberstufe herabzusetzen.

2. Ausgangstreiberstufe gemäß Anspruch 1, wobei der N-Kanal Transistor (16) einen ersten N-Kanal Transistor (16) enthält, und wobei ein zweiter N-Kanal Transistor (12) vorgesehen ist, der eine entsprechende Steuerelektrcde (25) sowie eine Quellen/Senken- Strecke besitzt, wobei die Quellen/Senken-Strecke des P-Kanal Transistors (14) zwischen den Quellen/Senken-Strecken des ersten und zweiten N-Kanal Transistors (12, 16) in Serie liegt, so daß drei in Serie geschaltete Quellen/Senken-Strecken schaltungsmäßig zwischen der ersten Versorgungsspannung (VCCEXT) und der zweiten Spannung liegen, wobei die Steuerelektrode (26) des zweiten N-Kanal Transistors (12) so geschaltet ist, um die hohe Spannung (VCCP) zu empfangen.

3. Ausgangstreiberstufe gemäß Anspruch 2, wobei die erste Versorgungsspannung mit der Senkenelektrode (24) des zweiten N-Kanal Transistors (12) verbunden ist, und wobei der Ausgangspfad wahlweise mit der zweiten Spannung verbunden wird.

4. Ausgangstreiberstufe gemäb irgendeinem der bisherigen Ansprüche, wobei die Ausgangstreiberstufe weiters eine Transistorstufe (18) aufweist, die den Ausgangspfad (D0) wahlweise mit der zweiten Versorgungsspannung verbindet.

5. Ausgangstreiberstufe gemäß Anspruch 4, wobei die Transistorstufe einen weiteren N-Kanal Transistor (18) aufweist, der eine Quellen/Senken-Strecke besitzt, die zwischen dem Ausgangspfad und der zweiten Versorgungsspannung liegt, wobei der weitere N-Kanal Transistor (18) eine Steuerelektrode besitzt, die so geschaltet ist, um ein Signal zu empfangen, um den Ausgangspfad (D0) dann mit der zweiten Versorgungsspannung zu verbinden, wenn das Signal einen ersten Spannungspegel besitzt, und den Ausgangspfad von der zweiten Versorgungsspannung zu trennen, wenn das Signal eine zweite Spannung besitzt.

6. Ausgangstreiberstufe gemäß irgendeinem der bisherigen Ansprüche, wobei der erstgenannte N-Kanal Transistor (16) so geschaltet ist, um die hohe Spannung (VCCP) dauernd zu empfangen.

7. Ausgangstreiberstufe gemaß irgendeinem der bisherigen Ansprüche, wobei der erstgenannte N-Kanal Transistor (16) so geschaltet ist, um aufgrund des Datensignals, in Übereinstimmung mit dem der Datenausgangspfad (D0) angesteuert werden soll, wahlweise die hohe Spannung (VCCP) zu empfangen.

8. Verfahren, um das Blockieren in einer Ausgangstreiberstufe für einen CMOS-Schaltkreis herabzusetzen, wobei das Verfahren folgende Schritte besitzt:

Serienschaltung der Quellen/Senken-Strecke eines P-Kanal Transistors (14) mit der Quellen/Senken-Strecke eines N-Kanal Transistors (16),

schaltungsmäßiges Verbinden der in Serie geschalteten Quellen/Senken-Strecken mit einer ersten Versorgungsspannung (VCCEXT) sowie einer zweiten Spannung,

Erzeugen einer hohen Spannung (VCCP), die höher als die erste Versorgungsspannung ist, und

Anlegen der hohen Spannung (VCCP) an die Steuerelektrode des N- Kanal Transistors (16) sowie an eine Quelle, Senke oder einen Bereich (22, 32), in dem der P-Kanal Transistor (14) ausgebildet ist,

Anlegen eines Dateneingangssignals, das die Grundlage des Ausgangssignals (D0) bildet, an die Steuerelektrode (36) des P-Kanal Transistors (14), und

Herleiten eines Ausgangssignals von dem Schaltkreiszweig zwischen der ersten Versorgungsspannung (VCCEXT) und der zweiten Versorgungsspannung, so daß die Quellen/Senken-Strecke des N- Kanal Transistors (16) Zwischen dem Datenausgangspfad (D0) und dem P-Kanal Transistor angeordnet ist.

9. Verfahren gemäß Anspruch 8, wobei die hohe Spannung in Übereinstimmung mit dem Dateneingangssignal wahlweise an die Steuerelektrode (42) des N-Kanal Transistors (16) gelegt wird, um dadurch den N-Kanal Transistor (16) iu öffnen, wenn das Ausgangssignal in einen aus zwei Zuständen ausgewählten Zustand gesteuert wird.

10. Verfahren gemäß Anspruch 9, wobei die an der Steuerelektrode (42) des N-Kanal Transistors (16) liegende Spannung auf das Dateneingangssignal invers anspricht.

11. Verfahren gemäß Anspruch 10, wobei das Verfahren weiters enthält: Schalten eines zweiten N-Kanal Transistors (12), so daß dessen Quellen/Senken-Strecke mit dem erstgenannten N-Kanal Transistor (16) und dem P-Kanal Transistor (14) in Serie liegt, und dauerndes Anlegen der hohen Spannung (VCCP) an den zweiten N-Kanal Transistor (12) unabhängig von Änderungen im logischen Zustand des Dateneingangssignals.

12. Verfahren gemäß Anspruch 8, wobei der Schritt, um eine hohe Spannung (VCCP) an den N-Kanal Transistor (16) anzulegen, ein dauerndes Anlegen der hohen Spannung unabhängig von Änderungen im logischen Zustand des Dateneingangssignals enthält.

13. Verfahren gemäß Anspruch 12, wobei das Verfahren weiters enthält: Schalten eines zweiten N-Kanal Transistors (12), so daß dessen Quellen/Senken-Strecke in Serie mit dem erstgenannten N-Kanal Transistor (16) und dem P-Kanal Transistor (14) liegt, und dauerndes Anlegen der hohen Spannung (VCCP) an den Zweiten N-Kanal Transistor (12) unabhängig von Änderungen im logischen Zustand des Dateneingangssignals.