CN104701169A - 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 - Google Patents
一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 Download PDFInfo
- Publication number
- CN104701169A CN104701169A CN201310655058.5A CN201310655058A CN104701169A CN 104701169 A CN104701169 A CN 104701169A CN 201310655058 A CN201310655058 A CN 201310655058A CN 104701169 A CN104701169 A CN 104701169A
- Authority
- CN
- China
- Prior art keywords
- silicon
- silicon chip
- thickness
- back side
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000005516 engineering process Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 95
- 239000010703 silicon Substances 0.000 claims abstract description 95
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 21
- 239000007924 injection Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- 238000001465 metallisation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000002203 pretreatment Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000005275 alloying Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005669 field effect Effects 0.000 abstract description 2
- 210000003850 cellular structure Anatomy 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 230000000717 retained effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法，本发明针对于沟槽型绝缘栅双极型场效应晶体管，引入了侧墙技术，利用保留在沟槽顶部露出硅表面的多晶硅作为台阶，淀积一层氧化层并干法回刻，形成侧墙，制作出基区电阻调整区域注入窗口，降低了沟道与源极电极间的基区电阻，更大程度优化了反向安全工作区，提高了不同元胞结构间基区电阻的一致性。同时，节省基区电阻调整专用光罩，简化了工艺。
Description
技术领域
本发明属于电子技术领域，涉及功率半导体器件，具体涉及一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法。
背景技术
现代功率器件的基本要求是能够耐高压且大电流工作。其中，硅基功率IGBT的抗闩锁能力直接影响了器件的整体性能。而目前传统优化IGBT抗闩锁能力方案，多采用一层注入光罩版，且注入完成后还需用较大炉管来推进结，来调节基区电阻。因光罩间有一定的对准问题，炉管推进也会带来一定的不均匀问题，导致不同元胞结构间抗闩锁能力的一致性较差，如图1-1所示，传统工艺中器件的局部区域发生闩锁，易出现过流不均匀的烧坏现象。
同时传统工艺需要更多的光罩版，增加了器件的成本，降低了器件的竞争优势。
发明内容
本发明解决的技术问题是提供一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法，该方法能提升IGBT器件的抗闩锁能力与抗闩锁能力一致性，同时降低IGBT器件的生产成本。
为解决上述技术问题，本发明提供一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法，包括下列步骤：
步骤1.准备一片硅片作为硅衬底，硅片参数由器件设计性质决定；
步骤2.在硅衬底上淀积氧化层作为硬光刻版，涂光刻胶，利用沟槽掩模版曝光，显影，干法蚀刻氧化层，去除光刻胶，然后蚀刻硅衬底，形成沟槽;
步骤3.在全硅片上生长栅氧化层；
步骤4.在全硅片上淀积多晶硅，回刻完硅片表面多晶硅，并保留沟槽内的多晶硅；
步骤5.去除原来的用于充当硬光刻版的氧化层，形成栅极多晶硅露出硅表面的结构；
步骤6.注入与硅衬底导电类型相反的杂质，然后高温推进并激活，形成沟槽器件的沟道区域；
步骤7.注入与硅衬底导电类型相同的杂质，而后激活注入的杂质，完成源极注入；
步骤8.淀积氧化层，并干法回刻形成侧墙；
步骤9.注入与硅衬底导电类型相反的杂质，形成基区电阻调节注入；
步骤10.推进或激活注入的杂质，完成基区电阻调节；
步骤11.淀积金属前绝缘介质层，形成金属与电极的隔离；
步骤12.光刻定义接触孔区域，并刻蚀形成接触孔；
步骤13.淀积硅片正面金属层，并合金，完成正面金属化；并定义金属图形，完成金属连线；
步骤14.硅片背面注入集电极杂质并激活；
步骤15.进行硅片背面金属化，形成最终结构。
步骤1中，所述的硅片参数包括硅片类型、厚度、电阻率、前处理，所述的硅片参数与最终应用的器件本身有关，所述硅片是任何电阻率，所述硅片厚度为50μm到800μm之间，所述硅片是外延片、直拉硅片、区熔硅片，或S.O.I硅片。
步骤1中，所述前处理包括器件本身设计需要而做的终端注入、退火，表面洁净处理。
步骤2中，所述氧化层的厚度视侧墙的宽度而定，所述氧化层的厚度在0.5微米到1.5微米之间。
步骤3中，所述栅氧化层的厚度由器件设计需要决定，在到之间；所述栅氧化层的成膜方式是干法氧化，或湿法氧化，或者两者结合的氧化方法。
步骤4中，所述淀积多晶硅的厚度在到之间。
步骤5中，所述去除硬光刻版氧化层的方法是湿法刻蚀或者各项同性干法刻蚀，以基本不损耗突出沟槽栅多晶硅为准；所述栅极多晶硅露出硅表面的厚度在0.5微米到1.5微米之间。
步骤6中，所述注入的杂质用于做沟道区域，所述注入浓度在1E13atoms/cm3到1E20atoms/cm3之间，注入后需要高温推进激活，激活温度在900摄氏度到1200摄氏度之间。
步骤7中，所述源极注入杂质一般与硅衬底相同或极性相同，所述注入浓度在1E13atoms/cm3到1E20atoms/cm3之间，注入后需要高温推进激活，激活温度在900摄氏度到1200摄氏度之间。
步骤8中，所述淀积的氧化层的厚度由所需要侧墙的宽度，以及突出的沟槽多晶硅的高度决定，其厚度在0.3微米到3微米之间。
步骤9中，所述基区电阻调节注入的浓度在1E15atoms/cm3到1E20atoms/cm3之间。
步骤10中，所述推进温度在900摄氏度到1150摄氏度之间。
步骤11中，所述金属前绝缘介质层的厚度在3000埃以上，小于5微米；所述金属前绝缘介质层采用单层或多层淀积。
步骤14中，所述硅片背面注入之前增加硅片背面减薄步骤，减薄厚度是整体晶圆减薄到 50微米以上。
步骤14中，所述硅片背面注入浓度是1E12atoms/cm3到5E16atoms/cm3的浓度范围，背面注入采用一次或多次，背面注入采用不同种类元素；注入退火是炉管退火，或激光退火，或快速退火；注入退火温度应保证晶圆正面温度控制在500摄氏度以下。
步骤14中，在硅片背面注入集电极杂质之前增加如下步骤：注入与硅衬底导电类型相同的电场截止层，其浓度范围是1E12atoms/cm3到5E16atoms/cm3，该注入采用一次或多次，该注入采用不同种类元素。
步骤15中，所述硅片背面金属化，根据设计和封装需要，采用不同种类、厚度配比的多层金属层组合；硅片背面金属化后，需合金化，其整体晶圆温度应控制在500摄氏度以下。
和现有技术相比，本发明具有以下有益效果：本发明主要通过引入更均匀的侧墙工艺实现沟道重掺杂的自对准注入工艺，替代传统的使用光刻版实现沟道重掺杂的方案，确保器件抗闩锁能力的一致性更好，同时简化工艺，降低生产成本。本发明的目的在于提升IGBT器件的抗闩锁能力与抗闩锁能力一致性，同时降低IGBT器件的生产成本。
附图说明
图1-1是传统工艺中局部区域发生闩锁，导致过流不均匀的烧坏现象的示意图；
图1-图15（b）是本发明方法每个步骤的断面示意图；其中，图1是本发明方法的步骤1完成后的示意图；图2是本发明方法的步骤2完成后的示意图；图3是本发明方法的步骤3完成后的示意图；图4是本发明方法的步骤4完成后的示意图；图5是本发明方法的步骤5完成后的示意图；图6是本发明方法的步骤6完成后的示意图；图7是本发明方法的步骤7完成后的示意图；图8是本发明方法的步骤8完成后的示意图；图9是本发明方法的步骤9完成后的示意图；图10是本发明方法的步骤10完成后的示意图；图11是本发明方法的步骤11完成后的示意图；图12是本发明方法的步骤12完成后的示意图；图13是本发明方法的步骤13完成后的示意图；图14是本发明方法的步骤14完成后的示意图；图15（a）和图15（b）是本发明方法的步骤15完成后的示意图。
图中附图标记说明如下：
1-硅衬底，2-氧化层，3-沟槽，4-栅氧化层，5-多晶硅，6-沟道区域，7-源极杂质，8-侧墙，9-基区电阻调节杂质，10-金属前绝缘介质层，11-接触孔，12-正面金属层，13-集电极杂质，14-背面金属层，15-电场截止层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法，主要包括如下步骤：
1.如图1所示，准备一片硅片作为硅衬底1，硅片类型、厚度、电阻率、前处理等参数，均由器件设计性质决定，即与最终应用的器件本身有关，所述硅片可以是任何电阻率，所述硅片厚度为50μm到800μm之间，所述硅片是外延片、直拉硅片、区熔硅片，或S.O.I硅片等。所述前处理包括器件本身设计需要而做的终端注入、退火，表面洁净处理等。
2.定义硬光刻版图形并刻蚀栅极沟槽：与传统沟槽型高压器件工艺一致，在硅衬底1上淀积氧化层2用于硬光刻版，涂光刻胶，利用沟槽掩模版曝光，显影，干法蚀刻氧化层2，去除光刻胶，然后蚀刻硅衬底1，形成沟槽3，但需要保留氧化层2，如图2；所述氧化层2的厚度视侧墙的宽度而定，一般在0.5微米到1.5微米之间。
3.在图2的基础上，生长栅氧化层4，如图3；栅氧化层4的厚度由器件设计需要决定，可以是到之间，成膜方式可以是干法氧化，也可以是湿法氧化，或者两者结合的氧化方法。
4.在图3基础上淀积多晶硅5，回刻完硅片表面多晶硅，并保留沟槽内的多晶硅5，如图4；淀积多晶硅厚度一般在到之间。
5.在图4基础上干法刻蚀或湿法刻蚀去除原来的用于充当硬光刻版的氧化层2，形成如图5所示栅极多晶硅露出硅表面的结构，栅极多晶硅露出硅表面的厚度一般在0.5微米到1.5微米之间。去除硬光刻版氧化层2的方法，必须是湿法刻蚀或者各项同性干法刻蚀，以基本不损耗突出沟槽栅多晶硅为准。
6.在图5的结构上，注入与硅衬底1导电类型相反的杂质，然后高温推进并激活，形成沟槽器件的沟道区域6，见图6；此处注入的杂质用于做沟道区域，一般注入浓度在1E13atoms/cm3到1E20atoms/cm3之间，注入后需要高温推进激活，激活温度一般在900摄氏度到1200摄氏度之间；
7.在图6基础上，注入与硅衬底1导电类型相同的源极杂质7，而后激活注入的源极杂质7，完成源极注入，形成结构如图7；
8.利用保留在沟槽顶部露出硅表面的多晶硅作为台阶，淀积氧化层，并干法回刻形成侧墙8，如图8；淀积的氧化层的厚度可以由所需要侧墙的宽度，以及突出的沟槽多晶硅的高度决定，一般其厚度在0.3微米到3微米之间。
9.注入与硅衬底1导电类型相反的基区电阻调节杂质9，形成基区电阻调节注入（基区电阻调节注入的浓度在1E15atoms/cm3到1E20atoms/cm3之间），如图9；
10.推进或激活注入的基区电阻调节杂质9（推进温度一般在900摄氏度到1150摄氏度 之间），完成基区电阻调节杂质9的扩散，如图10；
11.在图10的基础上，淀积金属前绝缘介质层10，形成金属与电极的隔离，如图11；所述金属前绝缘介质层10的厚度一般在3000埃以上，小于5微米，可以是多层淀积；
12.光刻定义接触孔区域，并刻蚀形成接触孔11，如图12；
13.淀积硅片正面金属层12，并合金，完成正面金属化；并定义金属图形，完成金属连线，如图13；
14.在图13的基础上，进行硅片背面减薄，并在背面注入集电极杂质13并激活，如图14；背面减薄厚度可以是整体晶圆减薄到50微米以上，也可以不减薄。背面注入浓度可以是1E12atoms/cm3到5E16atoms/cm3的浓度范围，背面注入可以一次或多次，背面注入可以采用不同种类元素。注入退火可以是炉管退火，激光退火，也可以是快速退火。注入退火温度应保证晶圆正面温度控制在500摄氏度以下。
15.或者，在图13的基础上，硅片背面减薄厚度可以是整体晶圆减薄到50微米以上，也可以不减薄。注入与硅衬底导电类型相同的电场截止层15（见图15(b)），其浓度范围可以是1E12atoms/cm3到5E16atoms/cm3，背面注入可以一次或多次，背面注入可以采用不同种类元素。随后注入集电极杂质13，其浓度范围可以是1E12atoms/cm3到5E16atoms/cm3。对硅片背面进行退火注入，退火可以是炉管退火，激光退火，也可以是快速退火。注入退火温度应保证晶圆正面温度控制在500摄氏度以下。
16.进行硅片背面金属化，在硅片背面形成背面金属层14，形成最终结构如图15(a)或图15(b)。背面金属化，可根据设计和封装需要，采用不同种类、厚度配比的多层金属层组合。背面金属化后，需合金化，其整体晶圆温度也应控制在500摄氏度以下。
本发明针对于沟槽型绝缘栅双极型场效应晶体管，引入了侧墙技术。利用保留在沟槽顶部露出硅表面的多晶硅作为台阶，淀积一层氧化层并干法回刻，形成侧墙，制作出基区电阻调整区域注入窗口，降低了沟道与源极电极间的基区电阻，更大程度优化了反向安全工作区，提高了不同元胞结构间基区电阻的一致性。同时，节省基区电阻调整专用光罩，简化了工艺。
Claims (17)
1.一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法，其特征在于，包括下列步骤：
步骤1.准备一片硅片作为硅衬底，硅片参数由器件设计性质决定；
步骤2.在硅衬底上淀积氧化层作为硬光刻版，涂光刻胶，利用沟槽掩模版曝光，显影，干法蚀刻氧化层，去除光刻胶，然后蚀刻硅衬底，形成沟槽;
步骤3.在全硅片上生长栅氧化层；
步骤4.在全硅片上淀积多晶硅，回刻完硅片表面多晶硅，并保留沟槽内的多晶硅；
步骤5.去除原来的用于充当硬光刻版的氧化层，形成栅极多晶硅露出硅表面的结构；
步骤6.注入与硅衬底导电类型相反的杂质，然后高温推进并激活，形成沟槽器件的沟道区域；
步骤7.注入与硅衬底导电类型相同的杂质，而后激活注入的杂质，完成源极注入；
步骤8.淀积氧化层，并干法回刻形成侧墙；
步骤9.注入与硅衬底导电类型相反的杂质，形成基区电阻调节注入；
步骤10.推进或激活注入的杂质，完成基区电阻调节；
步骤11.淀积金属前绝缘介质层，形成金属与电极的隔离；
步骤12.光刻定义接触孔区域，并刻蚀形成接触孔；
步骤13.淀积硅片正面金属层，并合金，完成正面金属化；并定义金属图形，完成金属连线；
步骤14.硅片背面注入集电极杂质并激活；
步骤15.进行硅片背面金属化，形成最终结构。
2.如权利要求1所述的方法，其特征在于，步骤1中，所述的硅片参数包括硅片类型、厚度、电阻率、前处理，所述的硅片参数与最终应用的器件本身有关，所述硅片是任何电阻率，所述硅片厚度为50μm到800μm之间，所述硅片是外延片、直拉硅片、区熔硅片，或S.O.I硅片。
3.如权利要求2所述的方法，其特征在于，步骤1中，所述前处理包括器件本身设计需要而做的终端注入、退火，表面洁净处理。
4.如权利要求1所述的方法，其特征在于，步骤2中，所述氧化层的厚度视侧墙的宽度而定，所述氧化层的厚度在0.5微米到1.5微米之间。
5.如权利要求1的所述的方法，其特征在于，步骤3中，所述栅氧化层的厚度由器件设计需要决定，在到之间；所述栅氧化层的成膜方式是干法氧化，或湿法氧化，或者两者结合的氧化方法。
6.如权利要求1所述的方法，其特征在于，步骤4中，所述淀积多晶硅的厚度在到之间。
7.如权利要求1所述的方法，其特征在于，步骤5中，所述去除硬光刻版氧化层的方法是湿法刻蚀或者各项同性干法刻蚀，以基本不损耗突出沟槽栅多晶硅为准；所述栅极多晶硅露出硅表面的厚度在0.5微米到1.5微米之间。
8.如权利要求1所述的方法，其特征在于，步骤6中，所述注入的杂质用于做沟道区域，所述注入浓度在1E13atoms/cm3到1E20atoms/cm3之间，注入后需要高温推进激活，激活温度在900摄氏度到1200摄氏度之间。
9.如权利要求1所述的方法，其特征在于，步骤7中，所述源极注入杂质与硅衬底相同或极性相同，所述注入浓度在1E13atoms/cm3到1E20atoms/cm3之间，注入后需要高温推进激活，激活温度在900摄氏度到1200摄氏度之间。
10.如权利要求1所述的方法，其特征在于，步骤8中，所述淀积的氧化层的厚度由所需要侧墙的宽度，以及突出的沟槽多晶硅的高度决定，其厚度在0.3微米到3微米之间。
11.如权利要求1所述的方法，其特征在于，步骤9中，所述基区电阻调节注入的浓度在1E15atoms/cm3到1E20atoms/cm3之间。
12.如权利要求1所述的方法，其特征在于，步骤10中，所述推进温度在900摄氏度到1150摄氏度之间。
13.如权利要求1所述的方法，其特征在于，步骤11中，所述金属前绝缘介质层的厚度在3000埃以上，小于5微米；所述金属前绝缘介质层采用单层或多层淀积。
14.如权利要求1所述的方法，其特征在于，步骤14中，所述硅片背面注入之前增加硅片背面减薄步骤，减薄厚度是整体晶圆减薄到50微米以上。
15.如权利要求1或14所述的方法，其特征在于，步骤14中，所述硅片背面注入浓度是1E12atoms/cm3到5E16atoms/cm3的浓度范围，背面注入采用一次或多次，背面注入采用不同种类元素；注入退火是炉管退火，或激光退火，或快速退火；注入退火温度应保证晶圆正面温度控制在500摄氏度以下。
16.如权利要求1所述的方法，其特征在于，步骤14中，在硅片背面注入集电极杂质之前增加如下步骤：注入与硅衬底导电类型相同的电场截止层，其浓度范围是1E12atoms/cm3到5E16atoms/cm3，该注入采用一次或多次，该注入采用不同种类元素。
17.如权利要求1所述的方法，其特征在于，步骤15中，所述硅片背面金属化，根据设计和封装需要，采用不同种类、厚度配比的多层金属层组合；硅片背面金属化后，需合金化，其整体晶圆温度应控制在500摄氏度以下。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655058.5A CN104701169A (zh) | 2013-12-06 | 2013-12-06 | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310655058.5A CN104701169A (zh) | 2013-12-06 | 2013-12-06 | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104701169A true CN104701169A (zh) | 2015-06-10 |
Family
ID=53348165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310655058.5A Pending CN104701169A (zh) | 2013-12-06 | 2013-12-06 | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104701169A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493113A (zh) * | 2018-03-30 | 2018-09-04 | 北京时代民芯科技有限公司 | 一种低电阻抗辐照vdmos芯片的制造方法 |
| CN109244129A (zh) * | 2018-11-09 | 2019-01-18 | 上海擎茂微电子科技有限公司 | 一种沟槽型绝缘栅双极型晶体管器件及制备方法 |
| CN109473474A (zh) * | 2018-11-09 | 2019-03-15 | 上海擎茂微电子科技有限公司 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104284A (ja) * | 1989-09-19 | 1991-05-01 | Sanyo Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US6251730B1 (en) * | 1998-07-11 | 2001-06-26 | U.S. Philips Corporation | Semiconductor power device manufacture |
| US20010009800A1 (en) * | 1999-11-30 | 2001-07-26 | U.S. Philips Corporation | Manufacture of trench-gate semiconductor devices |
| US20100019314A1 (en) * | 2008-07-24 | 2010-01-28 | Renesas Technology Corp. | Semiconductor device and manufacturing method for semiconductor device |
-
2013
- 2013-12-06 CN CN201310655058.5A patent/CN104701169A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104284A (ja) * | 1989-09-19 | 1991-05-01 | Sanyo Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US6251730B1 (en) * | 1998-07-11 | 2001-06-26 | U.S. Philips Corporation | Semiconductor power device manufacture |
| US20010009800A1 (en) * | 1999-11-30 | 2001-07-26 | U.S. Philips Corporation | Manufacture of trench-gate semiconductor devices |
| US20100019314A1 (en) * | 2008-07-24 | 2010-01-28 | Renesas Technology Corp. | Semiconductor device and manufacturing method for semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493113A (zh) * | 2018-03-30 | 2018-09-04 | 北京时代民芯科技有限公司 | 一种低电阻抗辐照vdmos芯片的制造方法 |
| CN109244129A (zh) * | 2018-11-09 | 2019-01-18 | 上海擎茂微电子科技有限公司 | 一种沟槽型绝缘栅双极型晶体管器件及制备方法 |
| CN109473474A (zh) * | 2018-11-09 | 2019-03-15 | 上海擎茂微电子科技有限公司 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN102916042B (zh) | 逆导igbt器件结构及制造方法 | |
| CN103022154B (zh) | 一种快速恢复二极管及制造方法 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN103681318A (zh) | 使用硅的选择氧化技术制造结势垒肖特基二极管的方法 | |
| CN108565295A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN104701169A (zh) | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 | |
| CN101764150A (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN109904152A (zh) | 集成肖特基二极管的沟槽mosfet的制备方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN104934469A (zh) | 一种igbt终端结构及其制造方法 | |
| CN209626223U (zh) | 一种低功耗屏蔽栅型半导体功率器件 | |
| CN101937941A (zh) | 一种晶体硅太阳电池选择性发射结的制作方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN102110687A (zh) | 沟槽mos器件 | |
| CN101673685A (zh) | 一种掩膜数量减少的沟槽mosfet器件制造工艺 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN103187291B (zh) | 一种制备沟槽半导体功率分立器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150610 |
|
| WD01 | Invention patent application deemed withdrawn after publication |