-
Die
vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen
eines SOI-Wafers.
-
Wie
bekannt ist, wird entsprechend einem Lösungsweg, welcher gegenwärtig in
der Mikroelektronikindustrie sehr verbreitet ist, das Substrat von
integrierten Vorrichtungen aus Wafern aus monokristallinem Silicium
erhalten. In den letzten Jahren wurden als eine Alternative zu Wafern,
die nur aus Silicium bestehen, Verbund- bzw. zusammengesetzte Wafer,
so genannte "SOI"-(Silicon-on-Insulator-
bzw. Silicium-auf-Isolator)Wafer, vorgeschlagen, welche zwei Siliciumschichten
aufweisen, von denen eine dünner
als die andere ist und welche durch eine Siliciumoxidschicht getrennt
sind (siehe z. B. den Artikel "Silicon-on-Insulator
Wafer Bonding – Wafer
Thinning Technological Evaluations" von J. Hausman, G. A. Spierings, U.
K. P. Bierman und J. A. Pals, Japanese Journal of Applied Physics,
Band 28, Nr. 8, August 1989, S. 1426–1443).
-
Viel
Beachtung wurde in letzter Zeit den SOI-Wafern gezollt, da integrierte
Schaltungen, welche ein Substrat von Wafern dieses Typs besitzen, beträchtliche
Vorteile verglichen mit ähnlichen
Schaltungen besitzen, welche aus herkömmlichen Substraten gebildet
sind, welche allein durch monokristallines Silicium gebildet sind.
Diese Vorteile können
wie folgt zusammengefasst werden:
- a) höhere Schaltgeschwindigkeit;
- b) größere Immunität gegenüber Rauschen;
- c) kleinere Verlustströme;
- d) Eliminieren von parasitären
Bestandteil-Aktivierphänomenen
(Latch-up);
- e) Reduktion parasitärer
Kapazitäten;
- f) größerer Widerstand
gegenüber
Strahlungseffekten; und
- g) größere Bausteinanordnungsdichte.
-
Ein
typischer Prozess zum Herstellen von SOI-Wafern wird in dem vorher
erwähnten
Artikel beschrieben und basiert auf dem Bonden von zwei monokristallinen
Siliciumwafern (Wafer-Bondprozess). Speziell bei diesem Prozess
wird ein Wafer oxidiert, und nach Reinigungsvorgängen wird er an den anderen
Wafer gebondet; nach einem thermischen Glühschritt wird die äußere Oberfläche des
oxidierten Wafers einem Oberflächenschleifen
und Polieren ausgesetzt, bis die erforderliche Dicke erhalten wird
(z. B. 1 μm),
und wird dann geschwabbelt. Eine Epitaxialschicht, welche elektronische
Bauteile bzw. Bausteine integriert, wird nachfolgend auf der dünneren monokristallinen
Siliciumschicht wachsen gelassen bzw. gezüchtet.
-
Die
Wafer, welche durch herkömmliches
Wafer-Bondverfahren erhalten werden, haben exzellente elektrische
Eigenschaften, weisen jedoch unleugbar hohe Kosten auf (ungefähr sechsmal
höher als die
Kosten für
die Standardsubstrate).
-
Andere
methodologische Verfahren, wie z. B. ZHR, SIMOX, etc., werden in
dem Artikel "SOI Technologies:
Their Past, Present and Future" von
J. Haisha, Journal de Physique, Colloque C4, Supplément à no. 9,
Tome 49, September 1988, beschrieben. Letztere Techniken haben bis
jetzt auch noch kein akzeptierbares industrielles Niveau erreicht
und besitzen einige Einschränkungen.
Tatsächlich
gestatten sie nicht das Erhalten von monokristallinen Siliciumschichten
auf ausgedehnten Oxidflächen,
sie besitzen einen hohen Fehlergrad aufgrund von Verschiebungen,
welche durch Spannungen durch bedeckte Oxide induziert werden, oder
sie gestatten nicht die Anwendung von hohen Spannungen, wie durch
die SIMOX-Technologie,
wobei die Oxiddicke, welche durch das Sauerstoff-Implementieren erhalten wird, ungefähr 100–200 nm
ist.
-
In
der US-A-5 115 289 wird eine Halbleitervorrichtung veröffentlicht,
wie z. B. ein FET oder eine ladungsgekoppelte Vorrichtung, welche
einen Kanal oder einen ladungsgekoppelten Bereich besitzt, welcher
in einer dünnen
Halbleiterschicht gebildet ist, welche im Wesentlichen senkrecht
zum Substrat ist. Die notwendigen Elektroden, z. B. die Gate-Elektrode,
und notwendige isolierende Schichten können an der dünnen Halbleiterschicht
angefügt
werden und können
den notwendigen Betrag an elektrischem Strom durch Sichern der Höhe der Halbleiterschicht beibehalten.
Die Struktur besitzt den Vorteil, dass sie reduzierte ebene Abmessungen
besitzen kann. Außerdem
ist die Halbleiterspeichervorrichtung, welche obige Halbleitervorrichtung
nutzt, für
hohe Integration geeignet und besitzt exzellente elektrische Eigenschaften.
-
In
der US-A-4 760 036 wird ein Prozess zum Wachsenlassen bzw. Züchten von
Silicium-auf-Isolator-Wafern veröffentlicht,
bei welchem die vollständige
Isolation des gewachsenen Siliciums aus dem Substratsilicium durch
eine dazwischenliegende Oxidschicht erhalten wird. Eine erste epitaxial-laterale Überzüchtungstechnik
wird benutzt, um eine kontinuierliche Schicht von Silicium durch
Impflöcher
in einer gemusterten Oxidschicht zu züchten, welche das Siliciumsubstrat überdeckt.
Dann wird die Siliciumschicht geätzt,
um die Impflöcher
zu belichten, welche dann oxidiert werden, um die Oxidschicht aperturfrei
zu machen. Darauf folgt ein zweiter epitaxialer lateraler Überzüchtungsschritt,
um das Silicium, welches in der Siliciumschicht geätzt ist,
zu ersetzen, um eine gemischte bzw. integrierte, im Wesentlichen ebene
Schicht zu erzeugen.
-
In
der US-A-5 208 167 wird ein Verfahren zum Herstellen eines SOI-Substrats
beschrieben, welches aufweist: einen Schritt zum Bilden einer ersten Öffnung auf
einem Isolierfilm auf einem Halbleitersubstrat und dann das Bilden
einer Halbleiterkristallschicht durch epitaxiales Züchten über der
ersten Öffnung
und dem Isolierfilm; einen Schritt des Bildens einer zweiten Öffnung durch
partielles Entfernen der Halbleiterkristallschicht; einen Schritt
des Bildens eines integrierten Isolierfilms und einen Schritt des
Bildens einer integrierten Halbleiterkristallschicht. Auf diese
Weise kann eine Halbleiterkristallschicht auf einem Isolierfilm
auf einem Substrat mit großer
Fläche
gebildet werden, wobei die Kristallschicht und das Substrat vollständig voneinander
isoliert sind. Außerdem
kann sogar aus solchen Materialien, aus welchen schwer ein monokristallines
Substrat zu bilden ist, ein Substrat leicht erhalten werden.
-
Die
Aufgabe der vorliegenden Erfindung besteht darin, ein Herstellverfahren
für einen
SOI-Wafer zu liefern, welches von Natur aus die Vorteile dieser Technologien
aufweist, aber bei wettbewerbsfähigen Kosten
gegenüber
den voll monokristallinen Standardsubstraten, welche zur Zeit benutzt
werden.
-
Entsprechend
der vorliegenden Erfindung wird ein SOI-Wafer-Herstellverfahren geliefert, wie es in
Anspruch 1 definiert ist.
-
Zum
besseren Verständnis
der vorliegenden Erfindung wird nun eine bevorzugte Ausführungsform
anhand nur eines nicht einschränkenden
Beispiels mit Bezug auf die beigefügten Zeichnungen beschrieben,
in welchen:
-
1–10 Querschnitte
durch einen SOI-Wafer in aufeinander folgenden Herstellschritten zeigen;
und
-
11 und 12 perspektivische
Querschnitte in zwei aufeinander folgenden Schritten zeigen.
-
Wie
in 1 gezeigt wird, wird ein Wafer, welcher durch
einen monokristallinen Siliciumbereich 2 gebildet ist,
anfangs dem Oxidieren ausgesetzt, um auf einer seiner Oberflächen 3 eine
erste Siliciumoxidschicht 4 zu züchten, z. B. mit einer Dicke
von 200 bis 600 Å.
-
Nachfolgend
wird auf der ersten Oxidschicht 4 eine erste Siliciumnitridschicht 5 mit
einer Dicke von 900 bis 1500 Å (2)
aufgebracht; auf der ersten Nitridschicht 5 wird eine Schutzschicht
abgelagert, und letztere wird so geätzt, dass sie eine Schutzmaske 6 bildet,
welche Bereiche aufweist, welche durch Aperturen 7 begrenzt
sind, welche unbedeckte selektive Bereiche der ersten Nitridschicht 5 hinterlassen, 3.
Die Aperturen 7 sind vorteilhafterweise in Form von Streifen,
welche sich in senkrechter Richtung zu der Schicht erstrecken, sind
etwa 1 μm
voneinander beabstandet und besitzen eine Breite von 1 bis 2 μm; alternativ
bilden sie ein Gitter, und die Bereiche, welche die Schutzmaske 6 bilden, besitzen
irgendeine Form, beispielsweise können sie quadratisch, rechteckig,
hexagonal oder polygonal sein.
-
Durch
Verwenden der Schutzmaske 6 werden die unbedeckten Bereiche
der ersten Nitridschicht 5 und der ersten Oxidschicht 6 trockengeätzt, wodurch
Bereiche dieser Schichten entstehen, welche durch 5' und 4' bezeichnet
sind; die Schutzmaske 6 wird dann entfernt, und die dazwischenliegende Struktur
in 4 wird erhalten, in welcher die verbleibenden
Bereiche 4' und 5' eine harte
Maske bilden, welche durch 8 angezeigt ist.
-
Durch
Verwenden der harten Maske 8 wird dann der monokristalline
Siliciumbereich 2 geätzt, wobei
Anfangs- bzw. Startgräben 10 gebildet
werden, deren Form, Breite und Abstand denen der Aperturen 7 entsprechen
und deren Tiefe 0,5 bis 5 μm
ist, abhängig
von den erforderlichen Charakteristika für die bedeckte Oxidschicht,
welche herzustellen ist, wie nachfolgend erklärt wird (5).
Nachfolgend wird der Wafer 1 der Oxidation ausgesetzt,
wodurch eine zweite Oxidschicht 11 gebildet wird, welche
die Wände
und die Basis der Anfangsgräben 10 (5)
bedeckt. Die zweite Oxidschicht 11 hat z. B. eine Dicke
von 200 bis 600 Å.
Dann wird eine zweite Siliciumnitridschicht 12 abgelagert,
mit einer Dicke von 900 bis 1500 Å (7), und
die Schichten 12 und 11 werden ohne eine Maske
anisotropisch geätzt.
Aufgrund des anisotropen Ätzens
werden die horizontalen Bereiche von den zweiten Siliciumnitridschichten 12 und
Oxidschichten 11 auf der Basis der Anfangsgräben 10 und
die oberen Bereich 4', 5' entfernt, wodurch
die dazwischenliegende Struktur in 8 gegeben
wird, wobei das monokristalline Silicium des Bereichs 2 noch
durch die Maske 8 (Oxid-4'- und Nitrid-5'-Bereiche) auf den Flächen zwischen den
Anfangsgräben 10 bedeckt
ist, und wird durch Oxid-11'-
und Nitrid-12'-Bereiche
auf den vertikalen Wänden
der Anfangsgräben 10 bedeckt
und ist auf der anderen Seite auf der Basis 15 der Anfangsgräben 10 unbedeckt.
-
Das
unbedeckte Silicium wird dann an der Basis 15 der Anfangsgräben 10 geätzt, um
die Anfangsgräben 10 zu
vertiefen bis Endgräben
oder Vertiefungen 16 der erforderlichen Tiefe erhalten
werden. Speziell bestimmt die Tiefe der Endgräben 16 (wie die der
Anfangsgräben 10)
die Abmessungen der erforderlichen bedeckten Oxidschicht und damit die
elektrischen Eigenschaften des SOI-Wafers, wie nachfolgend erklärt wird,
und sie wird deshalb auf der Basis der Spezifikationen bestimmt,
welche für
den End-SOI-Wafer vorgesehen sind. Der monokristalline Siliciumbereich
weist jetzt einen Basisbereich auf, welcher bei 2' angezeigt ist,
und eine Vielzahl von "Spalten" 18, welche
sich vertikal vom Basisbereich 2' erstrecken, deren Form im Wesentlichen
dem Schutzbereich 6 in 3 entsprechen.
Dadurch wird die dazwischenliegende Struktur der 9 geliefert, wobei
die Nitridbereiche 5' und 12' nicht länger voneinander
getrennt sind und durch 19 angezeigt werden und die Oxidbereiche 4' und 11' nicht länger voneinander
getrennt sind und durch 20 angezeigt sind und zusammen
mit den Bereichen 19 die Schutzbereiche 30 bilden.
-
Ein
Oxidierschritt wird dann so ausgeführt, dass die belichteten Siliciumbereiche
der "Spalten" 18 in Siliciumoxid übergeführt werden.
In der Praxis liegt ein graduelles Züchten der Oxidbereiche vor, zum
Nachteil der Siliciumbereiche, wobei dieses von den lateralen Wänden der
Endgräben 16 in
Richtung zum Inneren der Spalten startet und teilweise auch in Richtung
und innerhalb der Basisbereiche 2'. Da während der Oxidation ein Anwachsen
des Volumens auftritt, nehmen die Oxidbereiche, welche allmählich gebildet
werden, den Raum der Endgräben 16 ein,
bis sie die letzteren vollständig
schließen
und sie miteinander in Verbindung gehen. Der Oxidationsschritt endet
automatisch, wenn die Spalten 18 vollständig oxidiert sind (bis auf
den oberen Bereich oder die Spitze, welche durch 21 angezeigt
ist, welche durch die Schutzbereiche 30 geschützt ist),
wodurch ein kontinuierlicher bedeckter Oxidbereich 22 gebildet
ist, welcher in 10 gezeigt ist, wobei die gestrichelten
Linien die Kontaktoberflächen
der Oxidbereiche anzeigen, welche von den Wänden zweier benachbarten Endgräben 16 gebildet
sind, um das Phänomen
des Oxidzüchtens
zu zeigen. Die Form des bedeckten Oxidbereiches 22, welcher
nun eine kontinuierliche Schicht bildet, kann in bekannter Weise
durch vorheriges Ausführen
einer Winkelimplantation (nach Schaffen der Endgräben 16)
erfolgen, in einer derartigen Weise, dass während der Oxidation ein großvolumiges
Anwachsen bzw. Züchten
von dotierten Bereichen erhalten wird, welches größer ist als
im Fall von intrinsischen Bereichen (bezüglich dieser Technik siehe
z. B. den Artikel "Trench
Sidewall Implantation with a Parallel Scanned Ion Beam" von R. Kakoschke,
R. E. Kaim, P. F. H. M. Van der Meulen, J. F. M. Westendorp, IEEE
Trans. Elec. Dev., Nov. 1989). Zusätzlich zur oder als Alternative zur Winkelimplantation
kann die Form des Oxids auch durch Benutzen eines gepufferten lokalen
Oxidationsschrittes (polygepufferter LOCOS, wie dies z. B. in dem
Text "Smart Power
ICs – Technologies
and Applications" von
B. Murari, F. Bertotti, G. A. Vignola, Springer, S. 21, 1.21 beschrieben wird) reguliert werden,
d. h. durch Ablagern von zwei Polysiliciumschichten zwischen den
Schichten 11 und 12, wenn ein polykristalliner
Siliciumbereich zwischen den Oxidbereichen 20 und den Nitridbereichen 19 gebildet
wird. Dadurch wird die Struktur der 10 erhalten,
wobei nur ein Bereich der Spalte 18 am nächsten zur
Linken übrig
bleibt, welcher in einem oberen Bereich endet, welcher durch 21 angezeigt
ist, zugunsten der Gleichförmigkeit.
-
Darauf
folgend werden durch selektives Ätzen
Schutzbereiche 30 beseitigt, um dadurch die "Spitzen" 21 freizulegen,
welche dafür
gedacht sind, die Kerne für
einen nachfolgenden epitaxialen Züchtungsschritt zu bilden. Die
Struktur der 11 wird erhalten, welche die
dreidimensionale Struktur des Wafers 1 in diesem Schritt
zeigt, für
eine gittergeformte Maske 6, wie dies bereits mit Bezug
auf 2 beschrieben wurde. Nachfolgend wird das epitaxiale Züchten ausgeführt, dessen
Parameter so ausgewählt
werden, dass sie die Kernbildung von Silicium in den Flächen oberhalb
des Oxidbereiches 22 verhindern, und es wird ein großes Verhältnis von
lateraler zu vertikaler Züchtung
ausgewählt,
um so ein anfängliches
horizontales Züchten
von Silicium um die Spitzen 21 herum zu erhalten und dadurch
die obere Oberfläche
des bedeckten Oxidbereiches 22 abzudecken und dann ein
vertikales Züchten
einer epitaxialen Schicht 23 zu erhalten. Nach einem optionalen chemisch-mechanischen
Polierschritt (wie z. B. in dem Artikel "Chemical Mechanical Polishing for Polysilicon
Surface Micromachining" von
A. A. Yasseen, N. J. Mourlas und M. Mehregany, J. Electrochem. Soc.,
Band 144, Nr. 1, Jan. 1997 beschrieben), um die obere Fläche des
Wafers 1 auszugleichen, wird dann die Endstruktur des Wafers 1,
wie sie in 12 gezeigt wird, erhalten.
-
Nachfolgend
können,
z. B. während
der Herstellung der elektronischen Bauteile, Wärmebehandlungsschritte ausgeführt werden,
um Spannungen, welche durch das bedeckte Oxid induziert sind, zu eliminieren.
-
In
der Struktur der 12 können die Abmessungen A (Dicke
des bedeckten Oxidbereiches 22) und B (Tiefe des bedeckten
Oxidbereiches relativ zum oberen monokristallinen Bereich, welcher
durch die Epitaxialschicht 23 und die "Spitzen" 21 gebildet ist) innerhalb
ausgedehnter Grenzen reguliert werden, indem die Tiefe der Anfangsgräben 10 (und
damit die Tiefe der vertikalen Wände
der Schutzbereiche 30) und der Endgräben 16 modifiziert
werden, da die Tiefe der bedeckten Oxidschicht von der Tiefe der Endgräben abhängt und
der Unterschied zwischen den Tiefen der Endgräben 16 und der der
Anfangsgräben 10 die
Dicke der bedeckten Oxidschicht bestimmt. Dadurch ist es im Fall
von A < B möglich, eine dicke
Oxidschicht, und im Fall von A >> B eine dünne tiefe
Oxidschicht zu erhalten.
-
Der
resultierende Wafer kann vorteilhaft für das Herstellen integrierter
mikroelektronischer Schaltungen, Sensoren unterschiedlicher Typen
(z. B. für Druck,
Gas, Temperatur, etc.) und für
mikrointegrierte mechanische Strukturen, wie z. B. Gyroskope, Mikromotoren
usw. benutzt werden.
-
Die
Vorteile des beschriebenen Verfahrens werden unmittelbar aus der
vorausgegangenen Beschreibung offensichtlich. Im Einzelnen wird
betont, dass das beschriebene Verfahren eine bedeckte Oxidschicht
herstellt, indem nur Prozessschritte benutzt werden, welche sehr
gut bekannt sind und bereits in der integrierten Schaltungsherstellung
in Gebrauch sind, mit Kosten, welche weitaus geringer sind als jene
für Prozesse, welche
gegenwärtig
für die
Produktion von SOI-Substraten benutzt werden.
-
Wie
aufgezeigt, ist es zusätzlich
möglich,
die Abmessungen und damit auch die elektrischen Eigenschaften des
SOI-Wafers für
spezielle Applikationen zu adaptieren, ähnlich den bekannten SOI-Prozessen.
-
Schließlich ist
es offensichtlich, dass viele Modifikationen und Varianten für das beschriebene und
erläuterte
Verfahren möglich
sind, welche alle in den Umfang der Erfindung fallen, wie es in
den beigefügten
Ansprüchen
definiert ist. Speziell wird darauf hingewiesen, dass der tiefe
Oxidbereich den gesamten oder praktisch gesamten Wafer 1 bedecken kann,
indem er eine vollständige
Schicht bildet, oder er kann sich auf nur eine oder eine Vielzahl
von vorher festgelegten Waferflächen
erstrecken, um ein selektives SOI-Substrat zu bilden, auf der Grundlage der
Erfordernisse der Bauteile, welche in die Epitaxialschicht integriert
sind, oder der Endstruktur, welche aus dem Substrat zu erhalten
ist. Zusätzlich
wird betont, dass die Form der Maske 6, und damit der monokristallinen
Siliciumbereiche, welche der Oxidation ausgesetzt sind, um bedeckte
Oxidschichten zu bilden, variiert werden kann, wie oben aufgezeigt.