JP3153632B2 - Ｓｏｉ構造の製造方法 - Google Patents
Ｓｏｉ構造の製造方法Info
- Publication number
- JP3153632B2 JP3153632B2 JP15228192A JP15228192A JP3153632B2 JP 3153632 B2 JP3153632 B2 JP 3153632B2 JP 15228192 A JP15228192 A JP 15228192A JP 15228192 A JP15228192 A JP 15228192A JP 3153632 B2 JP3153632 B2 JP 3153632B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- epitaxial growth
- silicon substrate
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ構造の製造方法
に関する。
に関する。
【０００２】
【従来の技術】半導体集積回路において、一般的には、
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
【０００３】この問題を解決するため、近年、シリコン
基板上に絶縁層を形成し、その上にさらにシリコン単結
晶層を形成すること（ＳＯＩ(Semiconductor on Insula
tion) 技術）が望まれている。すなわち、シリコン単結
晶層をシリコン基板から絶縁することにより、シリコン
単結晶層とシリコン基板とのＰＮ接合をなくそうとする
ものである。
基板上に絶縁層を形成し、その上にさらにシリコン単結
晶層を形成すること（ＳＯＩ(Semiconductor on Insula
tion) 技術）が望まれている。すなわち、シリコン単結
晶層をシリコン基板から絶縁することにより、シリコン
単結晶層とシリコン基板とのＰＮ接合をなくそうとする
ものである。
【０００４】図４に、ＥＬＯ（Epitaxial Lateral Over
growth）法による従来のＳＯＩ技術を示す（Lateral Ep
itaxial Overgrowth of Silicon on SiO2:D.Rathmanet.
al.:JOURNAL OF ELECTRON-CHEMICAL SOCIETY SOLID-STA
TE SCIENCE AND THECNOLOGY、1982年10月号、2303
頁）。この方法では、まず半導体基板２の上面にシリコ
ン酸化膜４を成長させる。次に、フォトレジストを用い
てシリコン酸化膜４を選択的にエッチングし、シードウ
ィンドウ６を開ける（図４（ａ）参照）。さらに、この
シードウィンドウ６から縦方向へ、シリコンの選択エピ
タキシャル成長を行う。これに引き続いて、横方向のエ
ピタキシャル成長を行い、シリコン酸化膜４の上にエピ
タキシャル層８を形成する（図４（ｂ）参照）。このよ
うにすれば、エピタキシャル層８とシリコン基板２との
ＰＮ接合面がシードウィンドウ６の大きさまで小さくで
きる。したがって、ＰＮ接合容量を小さくすることがで
き、素子動作の高速化を図ることができる。
growth）法による従来のＳＯＩ技術を示す（Lateral Ep
itaxial Overgrowth of Silicon on SiO2:D.Rathmanet.
al.:JOURNAL OF ELECTRON-CHEMICAL SOCIETY SOLID-STA
TE SCIENCE AND THECNOLOGY、1982年10月号、2303
頁）。この方法では、まず半導体基板２の上面にシリコ
ン酸化膜４を成長させる。次に、フォトレジストを用い
てシリコン酸化膜４を選択的にエッチングし、シードウ
ィンドウ６を開ける（図４（ａ）参照）。さらに、この
シードウィンドウ６から縦方向へ、シリコンの選択エピ
タキシャル成長を行う。これに引き続いて、横方向のエ
ピタキシャル成長を行い、シリコン酸化膜４の上にエピ
タキシャル層８を形成する（図４（ｂ）参照）。このよ
うにすれば、エピタキシャル層８とシリコン基板２との
ＰＮ接合面がシードウィンドウ６の大きさまで小さくで
きる。したがって、ＰＮ接合容量を小さくすることがで
き、素子動作の高速化を図ることができる。
【０００５】また、ＳＥＮＴＡＸＹ法と呼ばれる方法も
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年（秋季）第48回応用物理学会講演予稿
集、19p-Q-15、583 頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年（秋季）第48回応用物理学会講演予稿
集、19p-Q-15、583 頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＳＯＩ技術には、次のような問題があっ
た。図４に示すＥＬＯ法においては、接合部が小さくな
っているとは言うものの、完全に接合部がなくなってい
るのではない。したがって、さらなる素子の高速化が阻
まれていた。
ような従来のＳＯＩ技術には、次のような問題があっ
た。図４に示すＥＬＯ法においては、接合部が小さくな
っているとは言うものの、完全に接合部がなくなってい
るのではない。したがって、さらなる素子の高速化が阻
まれていた。
【０００７】一方、ＳＥＮＴＡＸＹ法によれば、エピタ
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
【０００８】そこで、本出願人は、先に絶縁層によって
シリコン単結晶層が基板と絶縁されていると共に、面方
位が一様なシリコン単結晶層を有するＳＯＩ構造の製造
方法として、図５、６に示す製造方法を提案した。図５
に示す製造方法は、まずシリコン基板２の上にシリコン
酸化層４を形成する（図５（ａ）参照）。次に、このシ
リコン酸化層４に開口１４を設ける（図５（ｂ）参
照）。そして、開口１４からわずかに突出するまでシリ
コンを成長させ、シリコン種結晶層１６を形成する（図
５（ｃ）参照）。しかる後、シリコン種結晶層１６の表
面に窒化膜１８を形成した後、酸化を行う（図５（ｄ）
参照）。これにより、シリコン酸化層４が成長してフィ
ールド酸化層２０となり、このフィールド酸化層２０が
開口１４の底部にて結合して、シリコン種結晶層１６が
シリコン基板２から絶縁される（図５（ｅ）参照）。そ
の後、このシリコン種結晶層１６をエピタキシャル成長
させてシリコン成長層２２を得る（図５（ｆ）参照）と
いった方法である。（特願平３−１３８７４２号参照） 一方、図６に示す製造方法は、まずシリコン基板２の上
にシリコン酸化層４を形成する（図６（ａ）参照）。次
に、このシリコン酸化層４に開口１４を設ける（図６
（ｂ）参照）。そして、開口１４から突出するまで炭化
シリコンを成長させ、炭化シリコン種結晶層１６を形成
した後、炭化シリコン種結晶層１６の表面を窒化膜１８
で覆い（図６（ｃ）（ｄ）参照）、酸化を行う。これに
より、開口１４の下部にてフィールド酸化層２０が結合
し、炭化シリコン種結晶層１６がシリコン基板２から絶
縁される（図６（ｅ）参照）。その後、この炭化シリコ
ン種結晶層１６からエピタキシャル成長を行い炭化シリ
コン成長層２２を得る（図６（ｆ）参照）というもので
ある。（特願平３−１８６２８０号参照） ところが、上記先行技術にあっては、素子形成領域を大
きくとるために、エピタキシャル成長層を大きくする
と、フィールド酸化膜を形成するための素子分離用の酸
化工程が長くなり、下地となるシリコン基板に対するス
トレスが多くなってしまう。一方、ストレスを低減する
ために、酸化時間を短くしようとすると、エピタキシャ
ル成長層を小さくしなければならず、結果的に素子形成
領域が小さくなって、生産性が低下してしまう。
シリコン単結晶層が基板と絶縁されていると共に、面方
位が一様なシリコン単結晶層を有するＳＯＩ構造の製造
方法として、図５、６に示す製造方法を提案した。図５
に示す製造方法は、まずシリコン基板２の上にシリコン
酸化層４を形成する（図５（ａ）参照）。次に、このシ
リコン酸化層４に開口１４を設ける（図５（ｂ）参
照）。そして、開口１４からわずかに突出するまでシリ
コンを成長させ、シリコン種結晶層１６を形成する（図
５（ｃ）参照）。しかる後、シリコン種結晶層１６の表
面に窒化膜１８を形成した後、酸化を行う（図５（ｄ）
参照）。これにより、シリコン酸化層４が成長してフィ
ールド酸化層２０となり、このフィールド酸化層２０が
開口１４の底部にて結合して、シリコン種結晶層１６が
シリコン基板２から絶縁される（図５（ｅ）参照）。そ
の後、このシリコン種結晶層１６をエピタキシャル成長
させてシリコン成長層２２を得る（図５（ｆ）参照）と
いった方法である。（特願平３−１３８７４２号参照） 一方、図６に示す製造方法は、まずシリコン基板２の上
にシリコン酸化層４を形成する（図６（ａ）参照）。次
に、このシリコン酸化層４に開口１４を設ける（図６
（ｂ）参照）。そして、開口１４から突出するまで炭化
シリコンを成長させ、炭化シリコン種結晶層１６を形成
した後、炭化シリコン種結晶層１６の表面を窒化膜１８
で覆い（図６（ｃ）（ｄ）参照）、酸化を行う。これに
より、開口１４の下部にてフィールド酸化層２０が結合
し、炭化シリコン種結晶層１６がシリコン基板２から絶
縁される（図６（ｅ）参照）。その後、この炭化シリコ
ン種結晶層１６からエピタキシャル成長を行い炭化シリ
コン成長層２２を得る（図６（ｆ）参照）というもので
ある。（特願平３−１８６２８０号参照） ところが、上記先行技術にあっては、素子形成領域を大
きくとるために、エピタキシャル成長層を大きくする
と、フィールド酸化膜を形成するための素子分離用の酸
化工程が長くなり、下地となるシリコン基板に対するス
トレスが多くなってしまう。一方、ストレスを低減する
ために、酸化時間を短くしようとすると、エピタキシャ
ル成長層を小さくしなければならず、結果的に素子形成
領域が小さくなって、生産性が低下してしまう。
【０００９】また、下地となるシリコン基板の面方位に
よっては種結晶となるシリコンの横方向の長さが異な
り、種結晶の横方向の成長の制御が困難となっているた
め、素子形成領域の寸法のばらつきが生じ、設計の自由
度が少なくなっている。本発明は、上記に鑑み、酸化時
間を短くでき、しかも精度良く素子形成領域を形成で
き、かつ設計の自由度が増すＳＯＩ構造の製造方法の提
供を目的とする。
よっては種結晶となるシリコンの横方向の長さが異な
り、種結晶の横方向の成長の制御が困難となっているた
め、素子形成領域の寸法のばらつきが生じ、設計の自由
度が少なくなっている。本発明は、上記に鑑み、酸化時
間を短くでき、しかも精度良く素子形成領域を形成で
き、かつ設計の自由度が増すＳＯＩ構造の製造方法の提
供を目的とする。
【００１０】
【課題を解決するための手段】本発明請求項１のＳＯＩ
構造の製造方法は、シリコン基板上に酸化シリコン層を
第１の厚みに形成する工程、酸化シリコン層の所定箇所
にトレンチを形成し、トレンチ底部の酸化シリコン層を
第１の厚みよりも十分に薄い第２の厚みに形成する工
程、トレンチを埋め込むよう、全面に窒化シリコン層を
堆積させた後、トレンチ側壁に接触した窒化シリコン層
がサイドウォールとして残るように、かつトレンチ底部
のシリコン基板表面が露出するまでエッチングする工
程、トレンチ底部で露出しているシリコン基板のシリコ
ンを種結晶としてエピタキシャル成長させ、エピタキシ
ャル成長層をトレンチ内で形成する工程、およびエピタ
キシャル成長層下部にフィールド酸化層を成長させて、
シリコン基板とエピタキシャル成長層との接続を断つ工
程を含むことを特徴としている。
構造の製造方法は、シリコン基板上に酸化シリコン層を
第１の厚みに形成する工程、酸化シリコン層の所定箇所
にトレンチを形成し、トレンチ底部の酸化シリコン層を
第１の厚みよりも十分に薄い第２の厚みに形成する工
程、トレンチを埋め込むよう、全面に窒化シリコン層を
堆積させた後、トレンチ側壁に接触した窒化シリコン層
がサイドウォールとして残るように、かつトレンチ底部
のシリコン基板表面が露出するまでエッチングする工
程、トレンチ底部で露出しているシリコン基板のシリコ
ンを種結晶としてエピタキシャル成長させ、エピタキシ
ャル成長層をトレンチ内で形成する工程、およびエピタ
キシャル成長層下部にフィールド酸化層を成長させて、
シリコン基板とエピタキシャル成長層との接続を断つ工
程を含むことを特徴としている。
【００１１】請求項２のＳＯＩ構造の製造方法は、請求
項１記載のＳＯＩ構造の製造方法において、上記シリコ
ン基板とエピタキシャル成長層との接続を断つ工程は、
シリコン基板とエピタキシャル成長層との接続を断つ前
に、酸化シリコン層を全面除去する工程、およびシリコ
ン基板とエピタキシャル成長層との接続を断った後、サ
イドウォールおよびエピタキシャル成長層上の酸化シリ
コンを除去して、エピタキシャル成長層間に酸化シリコ
ンを埋め込む工程を含むことを特徴としている。
項１記載のＳＯＩ構造の製造方法において、上記シリコ
ン基板とエピタキシャル成長層との接続を断つ工程は、
シリコン基板とエピタキシャル成長層との接続を断つ前
に、酸化シリコン層を全面除去する工程、およびシリコ
ン基板とエピタキシャル成長層との接続を断った後、サ
イドウォールおよびエピタキシャル成長層上の酸化シリ
コンを除去して、エピタキシャル成長層間に酸化シリコ
ンを埋め込む工程を含むことを特徴としている。
【００１２】
【作用】本発明請求項１の製造方法では、トレンチを埋
め込むよう、全面に窒化シリコン層を堆積させた後、ト
レンチ側壁に接触した窒化シリコン層がサイドウォール
として残るように、かつトレンチ底部のシリコン基板表
面がで露出するまでエッチングし、トレンチの底部で露
出しているシリコン基板のシリコンを種結晶としてエピ
タキシャル成長させ、エピタキシャル成長層をトレンチ
内で形成しているので、エピタキシャル成長層の下部、
すなわちシリコン基板との接続部の幅は、エピタキシャ
ル成長層の上部の幅よりも狭くすることができる。
め込むよう、全面に窒化シリコン層を堆積させた後、ト
レンチ側壁に接触した窒化シリコン層がサイドウォール
として残るように、かつトレンチ底部のシリコン基板表
面がで露出するまでエッチングし、トレンチの底部で露
出しているシリコン基板のシリコンを種結晶としてエピ
タキシャル成長させ、エピタキシャル成長層をトレンチ
内で形成しているので、エピタキシャル成長層の下部、
すなわちシリコン基板との接続部の幅は、エピタキシャ
ル成長層の上部の幅よりも狭くすることができる。
【００１３】このように、サイドウォールを利用するこ
とで、エピタキシャル成長層のシリコン基板との接続部
の幅を狭くして酸化距離を短くできるから、熱酸化によ
り、フィールド酸化層をエピタキシャル成長層の下部に
て結合させ、シリコン基板とエピタキシャル成長層との
接続を断つ際の、酸化時間が短くて済み、シリコン基板
に対するストレスを低減することができる。
とで、エピタキシャル成長層のシリコン基板との接続部
の幅を狭くして酸化距離を短くできるから、熱酸化によ
り、フィールド酸化層をエピタキシャル成長層の下部に
て結合させ、シリコン基板とエピタキシャル成長層との
接続を断つ際の、酸化時間が短くて済み、シリコン基板
に対するストレスを低減することができる。
【００１４】また、素子分離のための酸化時間を短くし
て、シリコン基板に対するストレスを低減させることが
可能となることによって、従来のようにストレスを考慮
にいれてエピタキシャル成長層の大きさを設定する必要
がなくなり、素子形成領域を広くすることができ、生産
性も向上する。エピタキシャル成長工程において、種結
晶をトレンチ内で成長させてエピタキシャル成長層とし
ているので、種結晶の横方向の成長はトレンチの側壁に
設けられたサイドウォールによって抑制され、サイドウ
ォールに沿って縦方向に成長する。そのため、エピタキ
シャル成長層の横方向の寸法精度がよくなる。
て、シリコン基板に対するストレスを低減させることが
可能となることによって、従来のようにストレスを考慮
にいれてエピタキシャル成長層の大きさを設定する必要
がなくなり、素子形成領域を広くすることができ、生産
性も向上する。エピタキシャル成長工程において、種結
晶をトレンチ内で成長させてエピタキシャル成長層とし
ているので、種結晶の横方向の成長はトレンチの側壁に
設けられたサイドウォールによって抑制され、サイドウ
ォールに沿って縦方向に成長する。そのため、エピタキ
シャル成長層の横方向の寸法精度がよくなる。
【００１５】サイドウォール形成工程においては、窒化
シリコン層の厚みを制御することで、サイドウォールの
幅を容易に制御することができるので、エピタキシャル
成長層の大きさ、すなわち素子形成領域の大きさを任意
に設定でき、設計の自由度が増す。また、請求項２の製
造方法では、シリコン基板とエピタキシャル成長層との
接続を断つ前に、酸化シリコン層を全面除去し、シリコ
ン基板とエピタキシャル成長層との接続を断った後、サ
イドウォールおよびエピタキシャル成長層上の酸化シリ
コンを除去して、エピタキシャル成長層間に酸化シリコ
ンを埋め込むので、ストレスが少なく、生産性の高い素
子形成領域の広いＳＯＩ基板を提供することができる。
シリコン層の厚みを制御することで、サイドウォールの
幅を容易に制御することができるので、エピタキシャル
成長層の大きさ、すなわち素子形成領域の大きさを任意
に設定でき、設計の自由度が増す。また、請求項２の製
造方法では、シリコン基板とエピタキシャル成長層との
接続を断つ前に、酸化シリコン層を全面除去し、シリコ
ン基板とエピタキシャル成長層との接続を断った後、サ
イドウォールおよびエピタキシャル成長層上の酸化シリ
コンを除去して、エピタキシャル成長層間に酸化シリコ
ンを埋め込むので、ストレスが少なく、生産性の高い素
子形成領域の広いＳＯＩ基板を提供することができる。
【００１６】
【実施例】以下、本発明の一実施例を図１ないし図３に
基づき詳述する。図３は本発明の一実施例に係る製造方
法によって得られたＳＯＩ構造を有する半導体装置の一
例を示す断面図である。この半導体装置の構造につい
て、図３を参照しつつ説明する。
基づき詳述する。図３は本発明の一実施例に係る製造方
法によって得られたＳＯＩ構造を有する半導体装置の一
例を示す断面図である。この半導体装置の構造につい
て、図３を参照しつつ説明する。
【００１７】上記半導体装置は、図３の如く、ＳＯＩ(S
emiconductor on Insulation) 基板３０の素子形成領域
上に、複数（図においては２つ）のＭＯＳＦＥＴ(metal
oxide semiconductor feild effect trnsistor)３１が
設けられたものである。ＳＯＩ基板３０は、面方位（１
００）のＰ型シリコン基板３２と、Ｐ型シリコン基板３
２の素子形成領域上に形成された複数（図においては２
つ）のエピタキシャル成長層３３と、シリコン基板３２
とエピタキシャル成長層３３とを完全に分離しているフ
ィールド酸化層３４と、エピタキシャル成長層３３間の
周囲を絶縁するプラズマ酸化シリコン層（以下、Ｐ−Ｓ
ｉＯ2 層という）３５とを備えている。
emiconductor on Insulation) 基板３０の素子形成領域
上に、複数（図においては２つ）のＭＯＳＦＥＴ(metal
oxide semiconductor feild effect trnsistor)３１が
設けられたものである。ＳＯＩ基板３０は、面方位（１
００）のＰ型シリコン基板３２と、Ｐ型シリコン基板３
２の素子形成領域上に形成された複数（図においては２
つ）のエピタキシャル成長層３３と、シリコン基板３２
とエピタキシャル成長層３３とを完全に分離しているフ
ィールド酸化層３４と、エピタキシャル成長層３３間の
周囲を絶縁するプラズマ酸化シリコン層（以下、Ｐ−Ｓ
ｉＯ2 層という）３５とを備えている。
【００１８】各エピタキシャル成長層３３の表層部に
は、各ＭＯＳＦＥＴ３１のＮ型ソース領域３６およびＮ
型ドレイン領域３７が、チャネル領域３８を挟んでそれ
ぞれ形成されており、各ソース領域３６およびドレイン
領域３７を橋渡すかたちで、各チャネル領域３８上にゲ
ート絶縁膜３８がそれぞれ形成されている。各チャネル
領域３８上には、ゲート絶縁膜３８を介してポリシリコ
ンからなるゲート３９が設けられており、ゲート３９に
ゲート電極４０が接続されている。また、各ソース領域
３６にはソース電極４１が、各ドレイン領域３７にはド
レイン電極４２がそれぞれ接続されている。そして、各
電極４０，４１，４２間は、層間絶縁膜４３によって絶
縁されており、各ソース電極４１、ドレイン電極４２
と、Ｐ−ＳｉＯ2 層３５との間には絶縁膜４４が介在さ
れている。
は、各ＭＯＳＦＥＴ３１のＮ型ソース領域３６およびＮ
型ドレイン領域３７が、チャネル領域３８を挟んでそれ
ぞれ形成されており、各ソース領域３６およびドレイン
領域３７を橋渡すかたちで、各チャネル領域３８上にゲ
ート絶縁膜３８がそれぞれ形成されている。各チャネル
領域３８上には、ゲート絶縁膜３８を介してポリシリコ
ンからなるゲート３９が設けられており、ゲート３９に
ゲート電極４０が接続されている。また、各ソース領域
３６にはソース電極４１が、各ドレイン領域３７にはド
レイン電極４２がそれぞれ接続されている。そして、各
電極４０，４１，４２間は、層間絶縁膜４３によって絶
縁されており、各ソース電極４１、ドレイン電極４２
と、Ｐ−ＳｉＯ2 層３５との間には絶縁膜４４が介在さ
れている。
【００１９】上記構成により、シリコン基板３２とエピ
タキシャル成長層３３とのＰＮ接合がなくなり、素子の
高速動作が可能となる。図１はＳＯＩ構造の製造方法を
工程順に示す断面図である。上記ＳＯＩ構造、すなわち
ＳＯＩ基板３０の製造方法について、図１を参照しつつ
説明する。まず、図１（ａ）のように、熱酸化により、
面方位（１００）のＰ型シリコン基板３２上に、例えば
４５００Åの厚みのＳｉＯ2 からなる酸化シリコン層５
０Ａを形成する。熱酸化条件としては、例えば酸化温度
９５０℃、酸化時間９０分とすればよい。
タキシャル成長層３３とのＰＮ接合がなくなり、素子の
高速動作が可能となる。図１はＳＯＩ構造の製造方法を
工程順に示す断面図である。上記ＳＯＩ構造、すなわち
ＳＯＩ基板３０の製造方法について、図１を参照しつつ
説明する。まず、図１（ａ）のように、熱酸化により、
面方位（１００）のＰ型シリコン基板３２上に、例えば
４５００Åの厚みのＳｉＯ2 からなる酸化シリコン層５
０Ａを形成する。熱酸化条件としては、例えば酸化温度
９５０℃、酸化時間９０分とすればよい。
【００２０】そして、図１（ｂ）のように、酸化シリコ
ン層５０Ａ上にレジスト５１を塗布した後、エッチング
により、素子形成領域の酸化シリコン層５０Ａを除去し
て、シリコン基板３２を露出させたかたちで例えば深さ
５０００Åのトレンチ５２を形成し、トレンチ５２の底
部のシリコン基板３２を露出させる。その後、図１
（ｃ）のように、レジスト５１を除去した後、熱酸化に
より、トレンチ５２の底部で露出しているシリコン基板
３２を覆うよう、全面に例えば５００Åの厚みのＳｉＯ
2 からなる酸化シリコン層５０Ｂを薄く形成する。熱酸
化条件としては、例えば酸化温度９００℃、酸化時間３
０分とすればよい。このように、さらに酸化シリコン層
５０Ｂを薄く形成するのは、次工程で窒化シリコン層５
３を４０００Å堆積する際において、下地となるシリコ
ン基板３２のダメージを減らすためである。
ン層５０Ａ上にレジスト５１を塗布した後、エッチング
により、素子形成領域の酸化シリコン層５０Ａを除去し
て、シリコン基板３２を露出させたかたちで例えば深さ
５０００Åのトレンチ５２を形成し、トレンチ５２の底
部のシリコン基板３２を露出させる。その後、図１
（ｃ）のように、レジスト５１を除去した後、熱酸化に
より、トレンチ５２の底部で露出しているシリコン基板
３２を覆うよう、全面に例えば５００Åの厚みのＳｉＯ
2 からなる酸化シリコン層５０Ｂを薄く形成する。熱酸
化条件としては、例えば酸化温度９００℃、酸化時間３
０分とすればよい。このように、さらに酸化シリコン層
５０Ｂを薄く形成するのは、次工程で窒化シリコン層５
３を４０００Å堆積する際において、下地となるシリコ
ン基板３２のダメージを減らすためである。
【００２１】また、トレンチ５２の底部の酸化シリコン
層５０Ｂを薄く形成するための他の方法として、エッチ
ングによりトレンチ５２を形成する際に、トレンチ５２
の深さを制御することで酸化シリコン層５０Ｂを薄く形
成してもよい。なお、以後の説明において、酸化シリコ
ン層５０Ａおよび酸化シリコン層５０Ｂを総称するとき
は「酸化シリコン層５０」という。
層５０Ｂを薄く形成するための他の方法として、エッチ
ングによりトレンチ５２を形成する際に、トレンチ５２
の深さを制御することで酸化シリコン層５０Ｂを薄く形
成してもよい。なお、以後の説明において、酸化シリコ
ン層５０Ａおよび酸化シリコン層５０Ｂを総称するとき
は「酸化シリコン層５０」という。
【００２２】次に、図１（ｄ）のように、例えばＣＶＤ
(chemical vapor deposition) 法等により、トレンチ５
２を埋め込むよう、全面に例えばＳｉ3 Ｎ4 からなる窒
化シリコン層５３を４０００Å堆積させる。その後、図
１（ｅ）のように、トレンチ５２の側壁に接触する窒化
シリコン層５３がサイドウォール５４状に残るよう、か
つトレンチ５２の底部のシリコン基板３２の表面が露出
するように、例えばＲＩＥ(reactive ion etching)等の
異方性エッチングにてエッチバックする。サイドウォー
ル５４の幅は、エッチング時間、反応ガス流量で自由に
設定できるが、０．１〜０．４μｍ程度が好ましい。も
し、この工程において、下地の酸化シリコン層５０Ｂが
残るようなら、例えばＨＦ等によるウェットエッチング
により、酸化シリコン層５０Ｂを除去すればよい。
(chemical vapor deposition) 法等により、トレンチ５
２を埋め込むよう、全面に例えばＳｉ3 Ｎ4 からなる窒
化シリコン層５３を４０００Å堆積させる。その後、図
１（ｅ）のように、トレンチ５２の側壁に接触する窒化
シリコン層５３がサイドウォール５４状に残るよう、か
つトレンチ５２の底部のシリコン基板３２の表面が露出
するように、例えばＲＩＥ(reactive ion etching)等の
異方性エッチングにてエッチバックする。サイドウォー
ル５４の幅は、エッチング時間、反応ガス流量で自由に
設定できるが、０．１〜０．４μｍ程度が好ましい。も
し、この工程において、下地の酸化シリコン層５０Ｂが
残るようなら、例えばＨＦ等によるウェットエッチング
により、酸化シリコン層５０Ｂを除去すればよい。
【００２３】つづいて、図１（ｆ）のように、トレンチ
５２の底部で露出しているシリコン基板３２のシリコン
を種結晶として、縦方向に例えば５０００Åの厚みにな
るまでエピタキシャル成長させ、トレンチ内２４にエピ
タキシャル成長層３３を形成する。エピタキシャル成長
条件は、例えば反応ガスＳｉＣｌ4 を使用して、成長温
度１１５０℃程度とできるだけ低温で行うのが好まし
い。このように、低温でエピタキシャル成長を行うこと
により、エピタキシャル成長層３３の積層欠陥を抑制で
きるからである。
５２の底部で露出しているシリコン基板３２のシリコン
を種結晶として、縦方向に例えば５０００Åの厚みにな
るまでエピタキシャル成長させ、トレンチ内２４にエピ
タキシャル成長層３３を形成する。エピタキシャル成長
条件は、例えば反応ガスＳｉＣｌ4 を使用して、成長温
度１１５０℃程度とできるだけ低温で行うのが好まし
い。このように、低温でエピタキシャル成長を行うこと
により、エピタキシャル成長層３３の積層欠陥を抑制で
きるからである。
【００２４】そして、図１（ｇ）のように、例えばＨＦ
等によるウェットエッチングにより、酸化シリコン層５
０を全面除去する。次に、図１（ｈ）のように、熱酸化
により、素子形成領域、すなわちエピタキシャル成長層
３３の下部のシリコン基板３２のシリコンを酸化し、Ｓ
ｉＯ2 からなるフィールド酸化層３４を横方向に成長さ
せてエピタキシャル成長層３３の下部にて結合させ、シ
リコン基板３２とエピタキシャル成長層３３との接続を
断つ。このとき、エピタキシャル成長層３３の上部も酸
化され、酸化シリコン層５５となる。熱酸化条件として
は、例えば酸化温度１０００℃、酸化時間９０分が好ま
しい。
等によるウェットエッチングにより、酸化シリコン層５
０を全面除去する。次に、図１（ｈ）のように、熱酸化
により、素子形成領域、すなわちエピタキシャル成長層
３３の下部のシリコン基板３２のシリコンを酸化し、Ｓ
ｉＯ2 からなるフィールド酸化層３４を横方向に成長さ
せてエピタキシャル成長層３３の下部にて結合させ、シ
リコン基板３２とエピタキシャル成長層３３との接続を
断つ。このとき、エピタキシャル成長層３３の上部も酸
化され、酸化シリコン層５５となる。熱酸化条件として
は、例えば酸化温度１０００℃、酸化時間９０分が好ま
しい。
【００２５】その後、図１（ｉ）のように、例えばＣＤ
Ｅ(chemical dry etching)等のエッチングにより、サイ
ドウォール（Ｓｉ3 Ｎ4 ）５４を除去する。そして、例
えばプラズマＣＶＤ法により、Ｐ−ＳｉＯ2 を５０００
Å、ＳＯＧを３０００Å順次堆積させた後、アニーリン
グおよび異方性エッチングによるエッチバックを行い、
Ｐ−ＳｉＯ2 層３５を平坦化する。このとき、エピタキ
シャル成長層３３の上部の酸化シリコン層５５も除去さ
れる。
Ｅ(chemical dry etching)等のエッチングにより、サイ
ドウォール（Ｓｉ3 Ｎ4 ）５４を除去する。そして、例
えばプラズマＣＶＤ法により、Ｐ−ＳｉＯ2 を５０００
Å、ＳＯＧを３０００Å順次堆積させた後、アニーリン
グおよび異方性エッチングによるエッチバックを行い、
Ｐ−ＳｉＯ2 層３５を平坦化する。このとき、エピタキ
シャル成長層３３の上部の酸化シリコン層５５も除去さ
れる。
【００２６】上記図１（ｄ）〜（ｇ）の工程において、
トレンチ５２を埋め込むよう、全面に窒化シリコン層５
３を堆積させた（図１（ｄ）参照）後、トレンチ５２側
壁に接触した窒化シリコン層５３がサイドウォール５４
として残るように、かつトレンチ５２の底部のシリコン
基板３２の表面が露出するまでエッチングし（図１
（ｅ）参照）、トレンチ５２の底部で露出しているシリ
コン基板３２のシリコンを種結晶としてエピタキシャル
成長させ、エピタキシャル成長層３３をトレンチ５２内
に形成し（図１（ｆ）参照）、エッチングにより、酸化
シリコン層５０を全面除去（図１（ｇ）参照）している
ので、図２の如く、エピタキシャル成長層３３の下部、
すなわちシリコン基板３２との接続部の幅Ｗ２は、エピ
タキシャル成長層３３の上部の幅Ｗ１よりも狭くするこ
とができる。なお、図２は図１（ｇ）の工程終了時の拡
大断面図である。
トレンチ５２を埋め込むよう、全面に窒化シリコン層５
３を堆積させた（図１（ｄ）参照）後、トレンチ５２側
壁に接触した窒化シリコン層５３がサイドウォール５４
として残るように、かつトレンチ５２の底部のシリコン
基板３２の表面が露出するまでエッチングし（図１
（ｅ）参照）、トレンチ５２の底部で露出しているシリ
コン基板３２のシリコンを種結晶としてエピタキシャル
成長させ、エピタキシャル成長層３３をトレンチ５２内
に形成し（図１（ｆ）参照）、エッチングにより、酸化
シリコン層５０を全面除去（図１（ｇ）参照）している
ので、図２の如く、エピタキシャル成長層３３の下部、
すなわちシリコン基板３２との接続部の幅Ｗ２は、エピ
タキシャル成長層３３の上部の幅Ｗ１よりも狭くするこ
とができる。なお、図２は図１（ｇ）の工程終了時の拡
大断面図である。
【００２７】このように、サイドウォール５４を利用す
ることで、エピタキシャル成長層３３のシリコン基板３
２との接続部の幅Ｗ２を狭くして酸化距離を短くできる
から、図１（ｈ）の工程で、熱酸化により、フィールド
酸化層３４をエピタキシャル成長層３３の下部にて結合
させ、シリコン基板３２とエピタキシャル成長層３３と
の接続を断つ際の、酸化時間が短くて済む。よって、シ
リコン基板３２に対するストレスを低減することができ
る。
ることで、エピタキシャル成長層３３のシリコン基板３
２との接続部の幅Ｗ２を狭くして酸化距離を短くできる
から、図１（ｈ）の工程で、熱酸化により、フィールド
酸化層３４をエピタキシャル成長層３３の下部にて結合
させ、シリコン基板３２とエピタキシャル成長層３３と
の接続を断つ際の、酸化時間が短くて済む。よって、シ
リコン基板３２に対するストレスを低減することができ
る。
【００２８】また、素子分離のための酸化時間を短くし
て、シリコン基板３２に対するストレスを低減させるこ
とが可能となることによって、従来のようにストレスを
考慮にいれてエピタキシャル成長層３３の大きさを設定
する必要がなくなり、素子形成領域を広くすることがで
きる。よって、生産性も向上する。さらに、図１（ｆ）
のエピタキシャル成長工程において、種結晶をトレンチ
５２内で成長させてエピタキシャル成長層３３としてい
るので、種結晶の横方向の成長はトレンチ５２の側壁に
設けられたサイドウォール５４によって抑制され、サイ
ドウォール５４に沿って縦方向に成長する。そのため、
エピタキシャル成長層３３の横方向の寸法精度がよくな
る。
て、シリコン基板３２に対するストレスを低減させるこ
とが可能となることによって、従来のようにストレスを
考慮にいれてエピタキシャル成長層３３の大きさを設定
する必要がなくなり、素子形成領域を広くすることがで
きる。よって、生産性も向上する。さらに、図１（ｆ）
のエピタキシャル成長工程において、種結晶をトレンチ
５２内で成長させてエピタキシャル成長層３３としてい
るので、種結晶の横方向の成長はトレンチ５２の側壁に
設けられたサイドウォール５４によって抑制され、サイ
ドウォール５４に沿って縦方向に成長する。そのため、
エピタキシャル成長層３３の横方向の寸法精度がよくな
る。
【００２９】上記図１（ｄ）（ｅ）のサイドウォール形
成工程においては、窒化シリコン層５３の厚みを制御す
ることで、サイドウォール５４の幅を容易に制御するこ
とができるので、エピタキシャル成長層３３の大きさ、
すなわち素子形成領域の大きさを任意に設定できる。よ
って、設計の自由度が増す。なお、本発明は、上記実施
例に限定されるものではなく、本発明の範囲内で多くの
変更または修正を加え得ることは勿論である。
成工程においては、窒化シリコン層５３の厚みを制御す
ることで、サイドウォール５４の幅を容易に制御するこ
とができるので、エピタキシャル成長層３３の大きさ、
すなわち素子形成領域の大きさを任意に設定できる。よ
って、設計の自由度が増す。なお、本発明は、上記実施
例に限定されるものではなく、本発明の範囲内で多くの
変更または修正を加え得ることは勿論である。
【００３０】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１の製造方法においては、サイドウォールを利用す
ることで、エピタキシャル成長層のシリコン基板との接
続部の幅を狭くして酸化距離を短くできるから、熱酸化
により、フィールド酸化層をエピタキシャル成長層の下
部にて結合させ、シリコン基板とエピタキシャル成長層
との接続を断つ際の、酸化時間が短くて済み、シリコン
基板に対するストレスを低減することができる。
求項１の製造方法においては、サイドウォールを利用す
ることで、エピタキシャル成長層のシリコン基板との接
続部の幅を狭くして酸化距離を短くできるから、熱酸化
により、フィールド酸化層をエピタキシャル成長層の下
部にて結合させ、シリコン基板とエピタキシャル成長層
との接続を断つ際の、酸化時間が短くて済み、シリコン
基板に対するストレスを低減することができる。
【００３１】このように、素子分離のための酸化時間を
短くして、シリコン基板に対するストレスを低減させる
ことが可能となることによって、従来のようにストレス
を考慮にいれてエピタキシャル成長層の大きさを設定す
る必要がなくなり、素子形成領域を広くすることができ
ため、生産性も向上する。エピタキシャル成長工程にお
いて、種結晶の横方向の成長はトレンチの側壁に設けら
れたサイドウォールによって抑制され、サイドウォール
に沿って縦方向に成長するため、エピタキシャル成長層
の横方向の寸法精度がよくなる。
短くして、シリコン基板に対するストレスを低減させる
ことが可能となることによって、従来のようにストレス
を考慮にいれてエピタキシャル成長層の大きさを設定す
る必要がなくなり、素子形成領域を広くすることができ
ため、生産性も向上する。エピタキシャル成長工程にお
いて、種結晶の横方向の成長はトレンチの側壁に設けら
れたサイドウォールによって抑制され、サイドウォール
に沿って縦方向に成長するため、エピタキシャル成長層
の横方向の寸法精度がよくなる。
【００３２】サイドウォール形成工程においては、窒化
シリコン層の厚みを制御することで、サイドウォールの
幅を容易に制御することができるので、エピタキシャル
成長層の大きさ、すなわち素子形成領域の大きさを任意
に設定でき、設計の自由度が増す。また、請求項２の製
造方法によると、ストレスが少なく、生産性の高い素子
形成領域の広いＳＯＩ基板を提供することができる。
シリコン層の厚みを制御することで、サイドウォールの
幅を容易に制御することができるので、エピタキシャル
成長層の大きさ、すなわち素子形成領域の大きさを任意
に設定でき、設計の自由度が増す。また、請求項２の製
造方法によると、ストレスが少なく、生産性の高い素子
形成領域の広いＳＯＩ基板を提供することができる。
【図１】本発明の一実施例に係るＳＯＩ構造の製造方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【図２】図１（ｇ）の工程終了時の拡大断面図である。
【図３】本発明の一実施例に係る製造方法によって得ら
れたＳＯＩ構造を有する半導体装置の一例を示す断面図
である。
れたＳＯＩ構造を有する半導体装置の一例を示す断面図
である。
【図４】従来のＥＬＯ法によるＳＯＩ技術を示す図であ
る。
る。
【図５】先行技術にによるＳＯＩ構造の製造方法を工程
順に示す断面図である。
順に示す断面図である。
【図６】他の先行技術にによるＳＯＩ構造の製造方法を
工程順に示す断面図である。
工程順に示す断面図である。
３０ ＳＯＩ基板 ３２ シリコン基板 ３３ エピタキシャル成長層 ３４ フィールド酸化層 ５０，５０Ａ，５０Ｂ 酸化シリコン層 ５２ トレンチ ５３ 窒化シリコン層 ５４ サイドウォール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２１
Claims (2)
- 【請求項１】シリコン基板上に酸化シリコン層を第１の
厚みに形成する工程、 酸化シリコン層の所定箇所にトレンチを形成し、トレン
チ底部の酸化シリコン層を第１の厚みよりも十分に薄い
第２の厚みに形成する工程、 トレンチを埋め込むよう、全面に窒化シリコン層を堆積
させた後、トレンチ側壁に接触した窒化シリコン層がサ
イドウォールとして残るように、かつトレンチ底部のシ
リコン基板表面が露出するまでエッチングする工程、 トレンチ底部で露出しているシリコン基板のシリコンを
種結晶としてエピタキシャル成長させ、エピタキシャル
成長層をトレンチ内で形成する工程、およびエピタキシ
ャル成長層下部にフィールド酸化層を成長させて、シリ
コン基板とエピタキシャル成長層との接続を断つ工程を
含むことを特徴とするＳＯＩ構造の製造方法。 - 【請求項２】請求項１記載のＳＯＩ構造の製造方法にお
いて、 上記シリコン基板とエピタキシャル成長層との接続を断
つ工程は、 シリコン基板とエピタキシャル成長層との接続を断つ前
に、酸化シリコン層を全面除去する工程、およびシリコ
ン基板とエピタキシャル成長層との接続を断った後、サ
イドウォールおよびエピタキシャル成長層上の酸化シリ
コンを除去して、エピタキシャル成長層間に酸化シリコ
ンを埋め込む工程を含むことを特徴とするＳＯＩ構造の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15228192A JP3153632B2 (ja) | 1992-06-11 | 1992-06-11 | Ｓｏｉ構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15228192A JP3153632B2 (ja) | 1992-06-11 | 1992-06-11 | Ｓｏｉ構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05343320A JPH05343320A (ja) | 1993-12-24 |
| JP3153632B2 true JP3153632B2 (ja) | 2001-04-09 |
Family
ID=15537091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15228192A Expired - Fee Related JP3153632B2 (ja) | 1992-06-11 | 1992-06-11 | Ｓｏｉ構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3153632B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69826233T2 (de) * | 1998-01-13 | 2005-10-20 | Stmicroelectronics S.R.L., Agrate Brianza | Verfahren zur Herstellung eines SOI-Substrates |
| JP2000058802A (ja) | 1998-01-13 | 2000-02-25 | Stmicroelectronics Srl | Ｓｏｉウェハの製造方法 |
| EP0957515A1 (en) | 1998-05-15 | 1999-11-17 | STMicroelectronics S.r.l. | Method for manufacturing an SOI wafer |
| KR100275950B1 (ko) * | 1998-05-21 | 2001-01-15 | 김영환 | 반도체장치의활성영역분리방법 |
| EP1009024B1 (en) * | 1998-12-10 | 2009-08-26 | STMicroelectronics S.r.l. | Method for producing an SOI wafer |
| US6307247B1 (en) | 1999-07-12 | 2001-10-23 | Robert Bruce Davies | Monolithic low dielectric constant platform for passive components and method |
| US6759746B1 (en) | 2000-03-17 | 2004-07-06 | Robert Bruce Davies | Die attachment and method |
| JP4691995B2 (ja) * | 2005-01-27 | 2011-06-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-06-11 JP JP15228192A patent/JP3153632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05343320A (ja) | 1993-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US5422303A (en) | Method for manufacturing a laterally limited, single-crystal region on a substrate and the employment thereof for the manufacture of an MOS transistor and a bipolar transistor | |
| US5321298A (en) | Soi wafer fabrication by selective epitaxial growth | |
| US4619033A (en) | Fabricating of a CMOS FET with reduced latchup susceptibility | |
| JPH06232061A (ja) | 単結晶領域を選択エピタキシにより形成する方法 | |
| US6001705A (en) | Process for realizing trench structures | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| US10325804B2 (en) | Method of wafer thinning and realizing backside metal structures | |
| JP3153632B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPH0536601A (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US7138316B2 (en) | Semiconductor channel on insulator structure | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JP3953563B2 (ja) | 絶縁物上シリコン技術のための分離酸化物形成方法 | |
| KR100353174B1 (ko) | 절연체 상 실리콘 기판 제조 방법 | |
| JPH0697400A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP3053678B2 (ja) | 半導体装置の製造方法 | |
| KR950003900B1 (ko) | Soi 구조의 반도체 장치 제조 방법 | |
| TW202405886A (zh) | 具有全隔離之單晶矽島的塊體半導體基材及其製作方法 | |
| JP3143188B2 (ja) | エピタキシャル成長方法 | |
| JP3053680B2 (ja) | 半導体装置の製造方法 | |
| JPH0750416A (ja) | 半導体装置の製造方法 | |
| JPH0637103A (ja) | バイポーラトランジスタおよびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |