DE69726233T2

DE69726233T2 - Taktschema

Info

Publication number: DE69726233T2
Application number: DE69726233T
Authority: DE
Inventors: Robert J. Los Altos Hill Proebsting
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 1996-09-12
Filing date: 1997-09-06
Publication date: 2004-08-05
Anticipated expiration: 2017-09-07
Also published as: EP0829963A2; JP3962455B2; EP0829963B1; JPH10214131A; DE69726233D1; EP0829963A3; KR100487099B1; TW359823B; US5939919A; KR19980024393A

Description

Die vorliegende Erfindung, wie sie in den beigefügten Ansprüchen definiert ist, betrifft ein Verfahren zum Erzeugen von Taktsignalen und eine taktgesteuerte Schaltung. Insbesondere betrifft die vorliegende Erfindung Takterzeugungsschemata für digitale Schaltungen.
Eine geringe Leistungsaufnahme hat sich als ein wichtiges Problem in der Elektronikindustrie herausgestellt. Zuvor waren die Hauptinteressen in der Mikroelektronik Leistungsfähigkeit, Fläche, Kostenaufwand und Betriebssicherheit, wobei die Leistung allgemein lediglich dann von Bedeutung war, wenn Kühlgrenzen überschritten worden sind oder wenn Vorrichtungen batteriebetrieben waren. Da Chipdichten und Taktgeschwindigkeiten zunehmen und immer mehr Geräte tragbar und batteriebetrieben hergestellt werden, ist der Leistungsverbrauch von entscheidender Bedeutung geworden.
Ein primärer Bestandteil der Verlustleistung in einer CMOS-Logik-Schaltungsanordnung ist der Wirkleistungsverlust. Der Wirkleistungsverlust (der Beiträge von Gleichströmen und nichtkapazitiven Strömen wie etwa von Kurzschlussströmen außer Betracht lässt) wird gemäß P = C·V_dd ²·f berechnet, wobei P die Leistung ist, C die Lastkapazität ist, V_dd die Stromversorgungsspannung ist und f die Schaltfrequenz ist, bei der die Schaltung betrieben wird.
Der Wirkleistungsverlust wird am direktesten durch die Größe der Versorgungsspannung Vdd beeinflusst. Folglich besteht unter den Digital-Konstrukteuren eine Tendenz, die Versorgungsspannung zu reduzieren. Allerdings ist die Höhe, um die die Versorgungsspannung verringert werden kann, begrenzt, so dass weitere Gewinne längs dieses Weges schwer zu erzielen sind.
Obgleich Herabsetzungen der Schaltfrequenz ebenso zu einem reduzierten Wirkleistungsverlust führen können, steht eine derartige Herabsetzung im Widerspruch zu dem Bedarf an erhöhten Arbeitsgeschwindigkeiten einer Vorrichtung. Dieses Problem wird mit der verstärkten Verwendung von synchronen Vorrichtungen wie etwa synchronen dynamischen oder statischen Speichervorrichtungen (SDRAMs oder SSRAMs) gesteigert. Diese synchronen Vorrichtungen verwenden einen Master-Takt, der alle Merkmale einer Vorrichtung steuert. Beispielsweise steuert der Master-Takt in einem synchronen SRAM die Eingabe, das Speichern und die Ausgabe von Daten in den bzw. aus dem Speicher. Der Wirkleistungsverlust wird wegen der Anforderung, das hochfrequente Master-Taktsignal durch die gesamte Vorrichtung zu lenken, vergrößert. Diese Verlustleistung wird jedoch allgemein als ein notwendiger Preis, hohe Betriebsfrequenzen zu errei chen, akzeptiert.
Es ist erwünscht, den Wirkleistungsverlust in einer derartigen Vorrichtung zu verringern, während eine hohe Betriebsfrequenz zugelassen wird.
Dementsprechend wird ein Takterzeugungsschema geschaffen, das ein externes Taktsignal mit einer Frequenz F verwendet und ein internes Master-Taktsignal mit einer Frequenz erzeugt, die niedriger als F ist (z. B. 1/2F). Das interne Master-Taktsignal, das z. B. mit der halben Geschwindigkeit des externen Takts arbeitet, wird durch eine gesamte Vorrichtung zu Komponenten auf der Vorrichtung gelenkt, die ein Taktsignal erfordern (z. B. Eingangs- und Ausgangspuffer in einem synchronen Speicherprodukt). Für jene Komponenten, die ein Taktsignal erfordern, wird lokal ein Strom schmaler Impulse erzeugt, die den Anstiegs- bzw. Abstiegsflanken des Master-Taktsignals entsprechen. Dieser Strom schmaler Impulse besitzt eine Frequenz F. Auf diese Weise wird der der Erzeugung des Master-Taktsignals zugeordnete Wirkleistungsverlust fast um die Hälfte reduziert, wobei die integrierte Schaltung dennoch mit einer hohen Frequenz betrieben werden kann.
Die Ausführungsformen der vorliegenden Erfindung ermöglichen einen anhaltenden Betrieb bei hohen Frequenzen, während sie merkliche Reduzierungen der Gesamtverlustleistung erreichen. Diese Reduzierungen der Verlustleistung werden dadurch erzeugt, dass ein Master-Taktsignal mit herabgesetzter Frequenz erzeugt wird, die gleich der Hälfte der Frequenz des externen Taktsignals ist. Das Master-Taktsignal mit herabgesetzter Frequenz wird durch die gesamte Vorrichtung gelenkt, um eine Steuerung für jene Schaltungselemente zu schaffen, die einen Takt erfordern. Dies reduziert die Verlustleistung beim Steuern des internen Master-Takts um einen Faktor zwei. Der Master-Takt wird häufig zu vielen Schaltungen in dem Chip gelenkt, und deshalb ist die der Verdrahtung des Taktsignals zugeordnete Kapazität sehr wichtig. Das Teilen der Frequenz dieses hochkapazitiven Taktsignals durch einen Faktor zwei senkt den Gesamtleistungsverbrauch des Teils um einen erheblichen Betrag.
Für ein genaueres Verständnis des Wesens und der Vorteile der Erfindung wird auf die nachfolgende Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen.
1 ist ein Schaltbild, das eine Schaltung zum Erzeugen von Taktimpulsen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
2 ist ein Zeitablaufplan, der die Wirkungsweise der nach 1 er zeugten Taktimpulse zeigt; und
3 ist eine Pipeline-Schaltung, die das Takterzeugungsschema der vorliegenden Erfindung verwendet.
Die Ausführungsformen der vorliegenden Erfindung können zusammen mit einer Anzahl verschiedener Vorrichtungen verwendet werden. In einer spezifischen Ausführungsform werden Merkmale der vorliegenden Erfindung in Verbindung mit einer synchronen Speichervorrichtung verwendet wie etwa dem synchronen Speicher, der in der US-Patentanmeldung mit der laufenden Nr. 08/386.581 mit dem Titel "Method and Apparatus for Pipelining Data in an Integrated Circuit", eingereicht am 10. Februar 1995, beschrieben ist. Nunmehr in 1 ist eine taktgesteuerte Vorrichtung 100 gezeigt. Die taktgesteuerte Vorrichtung 100 kann irgendeine taktgesteuerte Schaltung wie etwa eine synchrone Speichervorrichtung sein.
Von der Vorrichtung wird ein Eingangs-Taktsignal Φ empfangen. Wenn die Vorrichtung z. B. eine synchrone 200-MHz-Speichervorrichtung ist, ist das Eingangs-Taktsignal Φ ein 200-MHz-Taktsignal. Das Eingangs-Taktsignal Φ wird in einen Frequenzteiler 90 eingegeben, um ein Taktsignal mit herabgesetzter Frequenz zu erzeugen, die gleich 1/2Φ oder der halben Frequenz des Eingangs-Taktsignals ist. Anstelle des Pufferns und Lenkens des Eingangs-Taktsignals Φ wird dieses Taktsignal mit herabgesetzter Frequenz 1/2Φ durch die Vorrichtung gelenkt, wodurch der Verlust der internen Taktpuffer-Schaltungsanordnung reduziert wird.
Lediglich die Taktfrequenz zu halbieren, führt jedoch zu einem langsameren Vorrichtungsbetrieb. Gemäß den Ausführungsformen der vorliegenden Erfindung werden Taktsignale, die den Anstiegs- bzw. Abstiegsflanken des Master-Taktsignals Φ entsprechen, dort erzeugt, wo sie erforderlich sind. Nochmals in 1 sind mehrere Taktschaltungen 104a–n in der taktgesteuerten Vorrichtung 100 vorgesehen. Diese Taktschaltungen 104 werden verwendet, um einen Impulsstrom zu erzeugen. Der Impulsstrom wird aus dem Taktsignal mit herabgesetzter Frequenz 1/2Φ erzeugt und entspricht den Anstiegs- bzw. Abstiegsflanken des Master-Taktsignals Φ. Der Impulsstrom kann daraufhin verwendet werden, um die Schaltungselemente (oder Unterschaltungen) 150a–n zu steuern. Die Schaltungselemente 150a–n sind Elemente, die eine Taktsteuerung erfordern, wie etwa Dateneingangs- oder Datenausgangspuffer.
In einer spezifischen Ausbildungsform empfängt jede Taktschaltung 104 das Master-Taktsignal mit herabgesetzter Frequenz 1/2Φ. Eine Anstiegsflanke auf dem Taktsignal mit herabgesetzter Frequenz bewirkt, dass das NAND-Gatter 124 einen schmalen negativen Impuls erzeugt (dessen Breite z. B. etwa gleich der gemeinsamen Verzögerung der Inverter 118, 120, 122 ist). Dieser schmale negative Impuls am Knoten Y schaltet den PMOS-Transistor 126 ein, der einen positiven Übergang am Knoten Z erzeugt, wobei der schwache (d. h. kleine Vorrichtungsgrößen) Inverter 140 des aus den Invertern 138 und 140 gebildeten Zwischenspeichers übersteuert wird. Der positive Übergang am Knoten Z bewirkt einen negativen Übergang am Ausgang des Inverters 128, einen positiven Übergang am Ausgang von Inverter 130, einen negativen Übergang am Ausgang von Inverter 132 und einen positiven Übergang am Ausgang von Inverter 134 und am Gate des Transistors 136. Der positive Übergang am Gate des NMOS-Transistors 136 zieht den Knoten Z herunter, wobei der sehr kleine Inverter 140 wieder übersteuert wird. Es wird angemerkt, dass dies vier Inverterverzögerungen stattfindet, nachdem der Knoten Z durch einen negativen Impuls am Knoten Y (oder am Knoten X), der lediglich drei Inverterverzögerungen breit war, hoch gezogen wurde. Somit wird der PMOS-Transistor 126 (oder 116) ausgeschaltet, bevor der Knoten Z auf Masse gezogen wird. Vier Inverterverzögerungen, nachdem der Knoten Z auf Masse gezogen wurde, wird der Transistor 136 ausgeschaltet, was es ermöglicht, dass der Knoten Z wieder hoch gezogen werden kann. Der positive Impuls am Knoten Z wird von den Invertem 138 und 142 gepuffert, um einen positiven Impuls zum Schaltungselement 150 anzusteuern. In ähnlicher Weise bewirkt eine Abstiegsflanke auf dem Taktsignal mit herabgesetzter Frequenz 1/2Φ, dass das NAND-Gatter 114 einen negativen Impuls am Knoten X erzeugt, der den PMOS-Transistor 116 kurz einschaltet, so dass ein positiver Übergang am Knoten Z erzeugt wird, der wiederum durch den NMOS-Transistor 136 abgeschlossen wird. Dieser Ablauf wird in dem Zeitablaufplan von 2 gezeigt.
Somit wird die Verlustleistung reduziert, indem die Anforderung, ein Master-Taktsignal mit hoher Frequenz Φ durch die gesamte taktgesteuerte Vorrichtung 100 zu verteilen, vermieden wird. Stattdessen wird ein Taktsignal mit herabgesetzter Frequenz 1/2Φ durch die gesamte Vorrichtung verteilt. Das Taktsignal mit herabgesetzter Frequenz 1/2Φ wird daraufhin so verwendet, dass ein Impulsstrom erzeugt wird, der den Anstiegs- bzw. Abstiegsflanken des Master-Taktsignals 1/2Φ entspricht, die wiederum den Anstiegs- bzw. Abstiegsflanken des Eingangs-Taktsignals Φ entsprechen. Der Impulsstrom steuert jene Komponenten der taktge steuerten Vorrichtung, die die Master-Taktsteuerung erfordern. Das Ergebnis ist eine Fähigkeit, eine taktgesteuerte Vorrichtung durch Erzeugen des intern gepufferten Taktsignals bei hohen Frequenzen mit reduzierten Wirkleistungsverlust-Pegeln zu betreiben.
Wie für den Fachmann auf dem Gebiet klar ist, kann die vorliegende Erfindung in weiteren spezifischen Formen ausgeführt werden, ohne von dem Erfindungsgedanken oder dessen wesentlichen Eigenschaften abzuweichen. Beispielsweise werden in einer weiteren spezifischen Ausführungsform Merkmale der vorliegenden Erfindung verwendet, um den Datenfluss durch eine synchrone Speichervorrichtung zu steuern. Eine verzögerte Ausführung des Taktsignals mit herabgesetzter Frequenz 1/2Φ kann verwendet werden, um Daten in einer synchronen Speichervorrichtung wie etwa der Vorrichtung, die in der oben als Literaturhinweis erwähnten US-Patentanmeldung, laufende Nr. 08/386.581, beschrieben ist, für Pipeline-Zwecke zu verschiedenen Zwischenspeichern zu lenken. Die Technik der vorliegenden Erfindung ist besonders für eine Pipeline der Tiefe zwei geeignet, bei der sich bevor sich erstes Datum asynchron über den gesamten Datenpfad ausbreitet, zweites Datum über denselben Datenpfad auszubreiten beginnt. Die Daten werden daraufhin zu einer Speichereinheit (oder einem Zwischenspeicher) gelenkt und ferner dementsprechend zur Ausgabe ausgewählt.
3 zeigt eine vereinfachte Implementierung der Datenlenkung für ein System mit einer Pipeline der Tiefe zwei, das den Vorteil der Takterzeugungstechnik der vorliegenden Endung nutzt. Das System enthält eine Datenlenkungsschaltung 300, die erste Daten in eine Speichereinheit D1 302 und zweite Daten in eine zweite Speichereinheit D2 304 lenkt. Dritte Daten werden wiederum in die Speichereinheit D1 302 gelenkt. Der Zeitverlauf der Lenkung wird durch eine Version des internen Master-Taktsignals 1/2Φ, das durch den Verzögerungsblock 316 verzögert wird, gesteuert. Die Einzelheiten der Zeitverlaufs- und Verzögerungsanforde:rungen sind in der oben als Literaturhinweis erwähnten Patentanmeldung Nr. 08/386.581 beschrieben. Auswahlelemente bestehen z. B. aus Übertragungsgattern 306 und 308, die wahlweise entweder Daten von der D1 302 oder Daten von der D2 304 entsprechend mit dem Ausgangspuffer 310 koppeln. Die Übertragungsgatter 306 und 308 werden durch den 1/2Φ-Master-Takt und seine Umkehrung (die durch den Inverter 314 erzeugt wird) gesteuert. In diesem Beispiel lenkt der positive Übergang des 1/2Φ-Master-Takts die ersten Daten zum Ausgangspuffer 310, während der negative Übergang die zweiten Daten zum Ausgangspuffer 310 lenkt. Dies führt zu einer Verkleinerung der Schaltungsanordnung, die erforderlich ist, um die Speichervorrichtung zu steuern, und reduziert die Verlustleistung weiter.
Schlussfolgernd schafft die vorliegende Erfindung ein Takterzeugungsschema, durch das ein externes Taktsignal mit einer Frequenz F intern halbiert wird, so dass ein internes Master-Taktsignal erzeugt wird, das gleich 1/2F ist. Das interne Master-Taktsignal, das mit der halben Geschwindigkeit des externen Takts arbeitet, wird durch eine Vorrichtung zu Komponenten auf der Vorrichtung gelenkt, die ein Taktsignal erfordern (z. B. Eingangs- oder Ausgangspuffer in einem synchronen Speicherprodukt). Für jene Komponenten, die ein Taktsignal mit seiner ganzen Frequenz erfordern, wird lokal ein Strom schmaler Impulse erzeugt, die den Anstiegs- bzw. Abstiegsflanken des Master-Taktsignals entsprechen. Während das oben Erwähnte eine vollständige Beschreibung spezifischer Ausführungsformen der vorliegenden Erfindung ist, können verschiedene Abwandlungen, Änderungen und Alternativen verwendet werden. Beispielsweise ist dem Fachmann auf diesem Gebiet bekannt, dass der interne Master-Takt gepuffert werden oder durch eine weitere Schaltungsanordnung verlaufen kann, bevor er die verschiedenen taktgesteuerten Unterschaltungen erreicht. Das heißt, während die spezifische Ausführungsform, die in 1 beschrieben und gezeigt ist, dasselbe Master-Taktsignal zeigt, das jede lokale Taktschaltung steuert, kann ein Taktsignal, das verschieden von genau demselben internen Master-Taktsignal ist, jedoch dieselbe Frequenz wie das interne Master-Taktsignal besitzt, zu den verschiedenen Orten in der integrierten Schaltung gelenkt werden. Der Umfang dieser Erfindung ist somit nicht auf die beschriebenen Ausführungsformen beschränkt und wird stattdessen durch die folgenden Ansprüche definiert.

Claims

Taktgesteuerte Schaltung (100), die umfaßt: einen Frequenzteiler (90), der einen Eingang besitzt, der so angeschlossen ist, daß er ein externes Taktsignal mit einer Frequenz F empfängt, wobei der Frequenzteiler (90) an einem Ausgang einen internen Master-Takt mit einer Frequenz, die gleich 1/2F ist, erzeugt; ein Schaltungsnetz, das an den Ausgang des Frequenzteilers (90) angeschlossen ist und den internen Master-Takt über die Schaltung (100) verteilt; mehrere taktgesteuerte Unterschaltungen (150a–n), wovon jede einen Takteingang besitzt; und mehrere Taktschaltungen (104a–n), wovon jede einen Eingang besitzt, der an das Schaltungsnetz angeschlossen ist, um den internen Master-Takt oder ein von dem internen Master-Takt abgeleitetes Taktsignal zu empfangen, und einen Ausgang besitzt, der an einen Takteingang einer entsprechenden der mehreren taktgesteuerten Unterschaltungen (150a–n) angeschlossen ist, wobei jede der mehreren Taktschaltungen (104a–n) umfaßt: eine erste Impulserzeugungsschaltung, die einen Eingang besitzt, der an den internen Master-Takt angeschlossen ist, wobei die erste Impulserzeugungsschaltung bei jeder Anstiegsflanke des internen Master-Taktsignals einen Impuls erzeugt; eine zweite Impulserzeugungsschaltung, die einen Eingang besitzt, der an den internen Master-Takt angeschlossen ist, wobei die zweite Impulserzeugungsschaltung bei jeder Abstiegsflanke des internen Master-Taktsignals einen Impuls erzeugt; und eine Kombinationsschaltung, die einen Ausgang der ersten Impulserzeugungsschaltung mit einem Ausgang der zweiten Impulserzeugungsschaltung kombiniert, wobei die Kombinationsschaltung an ihrem Ausgang ein Signal mit einer Frequenz, die gleich F ist, erzeugt.
Taktgesteuerte Schaltung nach Anspruch 1, bei der die erste und die zweite Impulserzeugungsschaltung jeweils eine Einzelimpulsschaltung umfassen. 3. Taktgesteuerte Schaltung nach Anspruch 2, bei der die Kombinationsschaltung eine Schaltung des NOR-Typs umfaßt.
Taktgesteuerte Schaltung nach Anspruch 3, bei der die Kombinationsschaltung eine an einen Zwischenspeicher angeschlossene dynamische Schal tung des NOR-Typs umfaßt.
Taktgesteuerte Schaltung nach Anspruch 1, wobei die taktgesteuerte Schaltung eine synchrone Speicherschaltung umfaßt.
Taktgesteuerte Schaltung nach einem der Ansprüche 1 bis 5, die ferner umfaßt: einen Pipeline-Datenpfad, über den sich Daten pipelineartig ausbreiten; eine Lenkungsschaltung (300), die an den Datenpfad angeschlossen ist; eine erste und eine zweite Datenspeichereinheit (302, 304), die an die Lenkungsschaltung (300) angeschlossen sind; eine Datenauswahlschaltung, die an die erste und an die zweite Datenspeichereinheit (302, 304) angeschlossen ist und Daten, die in der ersten bzw. in der zweiten Speichereinheit (302, 304) gespeichert sind, in Reaktion auf die Anstiegs- bzw. Abstiegsflanken des internen Master-Takts koppeln.
Taktgesteuerte Schaltung nach Anspruch 6, bei der die Datenauswahlschaltung umfaßt: ein erstes Übertragungsgatter (306), das einen Ausgang der ersten Datenspeichereinheit (302) mit einem Schaltungsausgang (312) verbindet; und ein zweites Übertragungsgatter (308), das einen Ausgang der zweiten Datenspeichereinheit (304) mit dem Schaltungsausgang (312) verbindet, wobei das erste Übertragungsgatter (306) in Reaktion auf eine erste Flanke des internen Master-Takts durchschaltet und das zweite Übertragungsgatter (308) in Reaktion auf eine zweite Flanke des internen Master-Taktsignals, die zu der ersten Flanke entgegengesetzt ist, durchschaltet.
Verfahren zum Erzeugen von Taktsignalen in einer integrierten Schaltung, die eine Anzahl taktgesteuerter Unterschaltungen besitzt, wobei das Verfahren die folgenden Schritte umfaßt: Empfangen eines externen Taktsignals mit einer Frequenz F; Erzeugen eines internen Master-Taktsignals mit einer Frequenz, die gleich 1/2F ist, aus dem externen Taktsignal; Lenken des internen Master-Taktsignals oder eines aus dem internen Master-Taktsignal abgeleiteten Signals an jede der mehreren taktgesteuerten Unterschaltungen in der integrierten Schaltung; Erzeugen eines lokalen Taktsignals aus dem internen Master-Taktsignal oder aus einem aus dem internen Master-Taktsignal abgeleiteten Signal, wobei das lokale Taktsignal eine Frequenz F besitzt; Eingeben des lokalen Taktsignals in eine entsprechende der mehreren taktgesteuerten Unterschaltungen; pipelineartiges Verbreiten von ersten Daten und von zweiten Daten in der integrierten Schaltung; Lenken der ersten Daten an einen Ausgang in Reaktion auf eine erste Flanke des Master-Taktsignals; und Lenken der zweiten Daten an den Ausgang in Reaktion auf eine zweite Flanke des Master-Taktsignals, die zu der ersten Flanke entgegengesetzt ist.
Taktgesteuerte Schaltung, die umfaßt: einen Frequenzteiler, der einen Eingang besitzt, der so angeschlossen ist, daß er ein externes Taktsignal mit einer Frequenz F empfängt, wobei der Frequenzteiler an einem Ausgang einen internen Master-Takt mit einer Frequenz erzeugt, die im wesentlichen gleich 1/2F ist; ein Schaltungsnetz, das an den Ausgang des Frequenzteilers angeschlossen ist und den internen Master-Takt über die Schaltung verteilt; mehrere taktgesteuerte Unterschaltungen, wovon jede einen Takteingang besitzt; mehrere Taktschaltungen, wovon jede einen Eingang besitzt, der an das Schaltungsnetz angeschlossen ist, um den internen Master-Takt oder ein aus dem internen Master-Takt abgeleitetes Taktsignal zu empfangen, und einen Ausgang besitzt, der an einen Takteingang einer entsprechenden der mehreren taktgesteuerten Unterschaltungen angeschlossen ist; einen Pipeline-Datenpfad, der so konfiguriert ist, daß er Daten pipelineartig verbreitet; eine Lenkungsschaltung, die an den Datenpfad angeschlossen ist; eine erste und eine zweite Datenspeichereinheit, die an die Lenkungsschaltung angeschlossen sind; und eine Datenauswahlschaltung, die an die erste und an die zweite Datenspeichereinheit angeschlossen ist, wobei die Datenauswahlschaltung so konfiguriert ist, daß sie Daten, die in der ersten bzw. in der zweiten Speichereinheit gespeichert sind, in Reaktion auf eine Anstiegsflanke bzw. eine Abstiegsflanke des internen Master-Takts auswählt; wobei die mehreren Taktschaltungen an ihren jeweiligen Ausgängen ein Taktsignal mit einer Frequenz, die gleich F ist, regenerieren.
Taktgesteuerte Schaltung nach Anspruch 9, bei der die Datenaus wahlschaltung einen ersten Schalter, der zwischen die erste Datenspeichereinheit und einen Ausgang geschaltet ist, und einen zweiten Schalter, der zwischen die zweite Datenspeichereinheit und den Ausgang geschaltet ist, umfaßt.
Taktgesteuerte Schaltung nach Anspruch 10, bei der jeder der ersten und zweiten Schalter einen MOS-Transistor umfaßt, der einen ersten Source/ Drain-Anschluß, der an seine zugeordnete Datenspeichereinheit angeschlossen ist, und einen zweiten Source/Drain-Anschluß, der an den Ausgang angeschlossen ist, besitzt.
Taktgesteuerte Schaltung nach Anspruch 11, bei der der erste und der zweite Schalter ein Paar parallelgeschalteter komplementärer MOS-Transistoren umfaßt.