DE19812270B4

DE19812270B4 - Signalleitungstreiber und diesen verwendendes Halbleiterspeicherbauelement

Info

Publication number: DE19812270B4
Application number: DE19812270A
Authority: DE
Inventors: Ii-Jae Cho; Jin-Man Han
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1997-05-16
Filing date: 1998-03-20
Publication date: 2010-11-25
Anticipated expiration: 2018-03-21
Also published as: GB2325322B; US5936896A; GB9804837D0; KR100238247B1; GB2325322A; DE19812270A1; KR19980083647A; JPH10334669A; TW382706B; JP3841245B2

Abstract

Signalleitungstreiber für ein Halbleiterspeicherbauelement zur Ansteuerung einer an einen Ausgangsanschluss (IO) angeschlossenen Signalleitung, mit
– Pull-up-Mitteln (44, 45; 55, 56) zum Hochziehen der Spannung am Ausgangsanschluss (IO), wobei die Pull-up-Mittel wenigstens eine erste Pull-up-Einheit (44; 55) und wenigstens eine zweite Pull-up-Einheit (45; 56) beinhalten, von denen die wenigstens eine erste Pull-up-Einheit (44; 55) auf ein erstes Eingangssignal anspricht und zwischen den Ausgangsanschluss (IO) und eine zweite Energieversorgungsspannung (EVC) eingeschleift ist, die höher als eine erste Energieversorgungsspannung (IVC) ist, und die wenigstens eine zweite Pull-up-Einheit (45; 56) auf ein zweites Eingangssignal anspricht und zwischen den Ausgangsanschluss (IO) und die erste Energieversorgungsspannung (IVC) eingeschleift ist,
– wenigstens einer Pull-down-Einheit (46; 57) zum Herunterziehen der Spannung am Ausgangsanschluss auf eine Massespannung (Vss) in Reaktion auf ein invertiertes Eingangssignal, wobei die Pull-down-Einheit zwischen den Ausgangsanschluss und die Massespannung eingeschleift ist,
– einem ersten Inverter (41; 51) zum Invertieren eines Eingangssignals (DIO)...

Description

Die Erfindung bezieht sich auf einen Signalleitungstreiber und auf ein diesen verwendendes Halbleiterspeicherbauelement.
Geschwindigkeit und Integrationsdichte von Halbleiterspeicherbauelementen haben sich generell stetig erhöht. Zudem besteht mit wachsender Nutzung von batteriebetriebenen Systemen, wie Notebook-Computern, für die Halbleiterspeicherbauelemente die Anforderung eines besonders niedrigen Energieverbrauchs. Überlicherweise beinhaltet der Halbleiterspeicherchip einen internen Energieversorgungsspannungsgenerator für einen Betrieb mit niedriger Spannung und geringem Energieverbrauch. Der interne Energieversorgungsspannungsgenerator empfängt eine externe Energieversorgungsspannung, die von außerhalb des Chips zugeführt wird, um daraus eine gegenüber der externen Energieversorgungsspannung geringere interne Energieversorgungsspannung zu erzeugen. Dementsprechend wird die interne Energieversorgungsspannung für einen Hauptschaltkreis des Halbleiterspeicherbauelementes verwendet, um dadurch den Energieverbrauch zu reduzieren. In einem Mehrfachbit-Halbleiterspeicherbauelement hoher Geschwindigkeit mit einer Vielzahl von Dateneingabe-/Datenausgabeanschlüssen er höht sich jedoch der Energieverbrauch des internen Energieversorgungsspannungsgenerators beträchtlich. Genauer gesagt wird Energie in dem Halbleiterspeicherbauelement hauptsächlich in einem Schreibpfad und einem Lesepfad verbraucht. Der Schreibpfad erstreckt sich über einen Dateneingabepuffer, eine Dateneingabe-/Datenausgabeleitungs-Schreibtreiber, eine Dateneingabe-/Datenausgabeleitung, einen Eingabe-/Ausgabeleitungs-Schreibtreiber, eine Eingabe-/Ausgabeleitung, eine Spaltenauswahlleitung und eine Bitleitung. Der Lesepfad erstreckt sich über eine Bitleitung, eine Spaltenauswahlleitung, eine Eingabe-/Ausgabeleitung, einen Dateneingabe-/Datenausgabeleitungs-Lesetreiber, eine Dateneingabe-/Datenausgabeleitung und einen Datenausgabepuffer. Insbesondere wird von dem Dateneingabe-/Datenausgabeleitungs-Schreibtreiber, dem Eingabe-/Ausgabeleitungs-Schreibtreiber und dem Dateneingabe-/Datenausgabeleitungs-Lesetreiber viel Energie verbraucht, da diese Einheiten lange Signalleitungen mit hoher Last treiben.
Das Mehrfachbit-Halbleiterspeicherbauelement mit einer Mehrzahl von Dateneingabe-/Datenausgabeanschlüssen und daher einer Mehrzahl von Dateneingabe-/Datenausgabeleitungen und Eingabe-/Ausgabeleitungen, die während eines Schreib- oder Lesevorgangs gleichzeitig angesteuert werden, weist eine erhöhte Anzahl von Dateneingabe-/Datenausgabeleitungs-Schreibtreibern, Eingabe-/Ausgabeleitungs-Schreibtreibern und Dateneingabe-/Datenausgabeleitungs-Lesetreibern auf. Dies führt zu erhöhtem Energieverbrauch. Außerdem wird in einem synchronen Mehrfachbit-DRAM hoher Geschwindigkeit zur Erhöhung der Betriebsgeschwindigkeit als Energieversorgungsspannung der Treiber die gegenüber der internen Energieversorgungsspannung höhere externe Energieversorgungsspannung benutzt, so dass der Betrieb bei hoher Geschwindigkeit erfolgen kann. Dies erhöht jedoch ebenfalls den Energieverbrauch.
In der Patentschrift US 5.627.487 ist ein CMOS Treiberbauelement mit einer Ausgangsstufe offenbart, die einen PMOS-Transistor und einen NMOS-Transistor in Reihe zwischen einer ersten Versorgungsspannung und einer Massespannung sowie einen zweiten PMOS-Transistor umfasst, der zwischen einen Ausgangsknoten im Verbindungspfad des ersten PMOS-Transistors mit dem NMOS-Transistor und eine zweite Versorgungsspannung eingeschleift ist, die höher als die erste Versorgungsspannung ist. Die drei Transistoren werden von einer Steuerlogik angesteuert, um bei einem Pegelwechsel eines Eingangssignals niedrigerer Spannung den Ausgang von Masse zunächst auf die eine und dann auf die demgegenüber höhere andere Versorgungsspannung zu setzen. Dazu umfasst die Steuerlogik eine eingangsseitige Verzögerungslogik, zwei daran parallel angeschlossene Spannungsübersetzungsstufen zur Ansteuerung der beiden PMOS-Transistoren und eine an die beiden Spannungsübersetzungsstufen angekoppelte Übersetzungsausgangslogik zur Ansteuerung des NMOS-Transistors.
In der Patentschrift US 5.124.585 ist eine Bootstrap-Ausgangspufferschaltung mit einer Ausgangsstufe offenbart, die zwei parallele Pull-up-Einheiten in Form eines NMOS-Transistors und eines PMOS-Transistors, die an unterschiedliche Versorgungsspannungen angeschlossen sind, und eine Pull-down-Einheit in Form eines weiteren NMOS-Transistors offenbart, wobei die beiden Pull-up-Transistoren durch zueinander inverse und gegeneinander verzögerte Signale angesteuert werden, welche über ein NAND-Gatter mit nachgeschaltetem Inverter aus einem Ausgabefreigabesignal und einem ersten internen Ausgangssignal eines vorgeschalteten Abtastdifferenzverstärkers erzeugt werden, während der Pull-down-Transistor aus dem Ausgabefreigabesignal und einem zweiten, invertierten internen Ausgangssignal des Abtastdifferenzverstärkers über ein weiteres NAND-Gatter mit nachgeschaltetem Inverter erzeugt wird.
Der Erfindung liegt als technisches Problem die Bereitstellung eines Signalleitungstreibers zum Treiben einer Signalleitung, wie einer Dateneingabe-/Datenausgabeleitung eines Halbleiterspeicherbauelementes und einer Eingabe-/Ausgabeleitung hiervon, die lang und hochbelastet sein kann, mit hoher Geschwindigkeit und geringem Energieverbrauch sowie eines damit ausgerüsteten Halbleiterspeicherbauelementes zugrunde.
Die Erfindung löst dieses Problem durch die Bereitstellung eines Signalleitungstreibers mit den Merkmalen des Anspruchs 1 sowie eines Halbleiterspeicherbauelementes mit den Merkmalen des Anspruchs 12.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Vorteilhafte Ausführungsformen der Erfindung sowie zum Vergleich herkömmliche Ausführungsbeispiele sind in den Zeich nungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
1 ein Blockschaltbild eines Schreibpfades eines typischen Halbleiterspeicherbauelementes,
2 ein Blockschaltbild eines Lesepfades eines typischen Halbleiterspeicherbauelementes,
3A und 3B Schaltbilder herkömmlicher Signalleitungstreiber, die als Eingabe-/Ausgabeleitungs-Schreibtreiber, Dateneingabe-/Datenausgabe-leitungs-Schreibtreiber und Dateneingabe-/Datenausgabeleitungs-Lesetreiber der Halbleiterspeicherbauelemente der 1 und 2 verwendet werden,
4 ein Schaltbild eines erfindungsgemäßen Signalleitungstreibers,
5 ein Schaltbild eines weiteren erfindungsgemäßen Signalleitungstreibers,
6 ein Betriebsablaufdiagramm der Signalleitungstreiber der 4 und 5 und
7 ein Spitzenstrom-Diagramm während eines Schreibbetriebes für einen herkömmlichen bzw. einen erfindungsgemäßen Signalleitungstreiber bei Verwendung als ein Dateneingabe-/Datenausgabeleitungs-Schreibtreiber und Eingabe-/Ausgabeleitungs-Schreibtreiber des Halbleiterspeicherbauelementes von 1.
Bezugnehmend auf 1 beinhaltet der Schreibpfad eines typischen Halbleiterspeicherbauelementes einen Eingabepuffer 11, einen Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12, eine Mehrzahl von Eingabe-/Ausgabeleitungs-Schreibtreibern 13 und eine Mehrzahl von Speicherzellenfeldern 14. Der Eingabepuffer 11 empfängt über einen Dateneingabe/Datenausgabeanschluß DQ ein Eingabesignal und puffert das empfangene Signal. Der Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12 empfängt das Ausgangssignal des Eingabepuffers 11 und steuert eine Dateneingabe-/Datenausgabeleitung DIO an. Die Eingabe-/Ausgabeleitungs-Schreibtreiber 13 empfangen Signale, die über die Dateneingabe-/Datenausgabeleitung DIO übertragen werden, und jeder von ihnen steuert eine Eingabe-/Ausgabeleitung IO an. Die Speicherzellenfelder 14 speichern Daten, die über die Eingabe-/Ausgabeleitungen IO übertragen werden.
Bezugnehmend auf 2 beinhaltet der Lesepfad eines typischen Halbleiterspeicherbauelementes eine Mehrzahl von Speicherzellenfeldern 21, eine Mehrzahl von Dateneingabe-/Datenausgabeleitungs-Lesetreibern 22, einen Lese-Multiplexer 23 und einen Ausgabepuffer 24. Die Speicherzellenfelder 21 speichern Daten. Die Dateneingabe-/Datenausgabeleitungs-Lesetreiber 22 empfangen Daten von den Speicherzellenfeldern 21 über jeweilige Eingabe-/Ausgabeleitungen IO, um jeweilige Dateneingabe-/Datenausgabeleitungen DIO anzusteuern. Der Lese-Multiplexer 23 wählt eines der über die Dateneingabe- /Datenausgabeleitungen DIO übertragenen Signale aus. Der Ausgabepuffer 24 puffert die Ausgangssignale des Lese-Multiplexers 23 und gibt die gepufferten Signale über einen Dateneingabe-/Datenausgabeanschluß DQ ab.
Ein typisches Halbleiterspeicherbauelement mit hoher Geschwindigkeit benutzt eine externe Energieversorgungsspannung als die Energieversorgungsspannung für den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12, die Eingabe-/Ausgabeleitungs-Schreibtreiber 13 und die Dateneingabe-/Datenausgabeleitungs-Lesetreiber 22, um die Betriebsgeschwindigkeit zu erhöhen. Im Fall eines Halbleiterspeicherbauelementes niedriger Geschwindigkeit werden als Energieversorgungsspannung interne Energieversorgungsspannungen kleiner als die externen Energieversorgungsspannungen für den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12, die Eingabe-/Ausgabeleitungs-Schreibtreiber 13 und die Dateneingabe-/Datenausgabeleitungs-Lesetreiber 22 verwendet. Die interne Energieversorgungsspannung wird durch einen internen Energieversorgungsspannungsgenerator erzeugt, der im Halbleiterspeicherbauelement enthalten ist.
Energie wird in dem Halbleiterspeicherbauelement hauptsächlich in dem Schreibpfad von 1 und dem Lesepfad von 2 verbraucht. Im Fall des Schreibpfades von 1 wird viel Energie insbesondere durch den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12 zur Ansteuerung der langen und hochbelasteten Dateneingabe-/Datenausgabeleitung DIO und die Eingabe-/Ausgabeleitungs-Schreibtreiber 13 zur Ansteuerung der langen und hochbelasteten Dateneingabe-/Ausgabeleitungen IO verbraucht. Im Fall des Lese-Pfades von 2 wird viel Energie durch die Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 22 zur Ansteuerung der Dateneingabe-/Datenausgabeleitungen DIO verbraucht.
Das Mehrfachbit-Halbleiterspeicherbauelement mit einer Mehrzahl von Dateneingabe-/Datenausgabeleitungen DIO und Eingabe- /Ausgabeleitungen IO, die während eines Schreib- oder Lesevorgangs simultan angesteuert werden, besitzt eine erhöhte Anzahl von Dateneingabe-/Datenausgabeleitungs-Schreibtreibern 12, Eingabe-/Ausgabeleitungs-Schreibtreibern 13 und Dateneingabe-/Datenausgabeleitungs-Lesetreibern 22. Dies führt zu erhöhtem Energieverbrauch. Insbesondere wird im Fall eines synchronen Mehrfachbit-DRAM hoher Geschwindigkeit die externe Energieversorgungsspannung, die höher als die interne Stromversorgungsspannung ist, den Treibern 12, 13 und 22 zugeführt, um einen Betrieb mit hoher Geschwindigkeit zu ermöglichen. Dies erhöht jedoch ebenfalls den Energieverbrauch.
Die 3A und 3B zeigen Schaltbilder herkömmlicher Signalleitungstreiber, die als ein Eingabe-/Ausgabeleitungs-Schreibtreiber, Dateneingabe-/Datenausgabeleitungs-Schreibtreiber und Dateneingabe-/Datenausgabeleitungs-Lesetreiber der Halbleiterspeicherbauelemente der 1 und 2 benutzt werden. In 3A wird als Energieversorgungsspannung eine externe Energieversorgungsspannung EVC verwendet, und in 3B wird eine interne Versorgungsspannung IVC als Energieversorgungsspannung benutzt.
Gemäß 3A beinhaltet ein herkömmlicher Signalleitungstreiber einen Inverter 31a, einen Pull-up-PMOS-Transistor 32a und einen Pull-down-NMOS-Transistor 33a. Der Inverter 31a besitzt eine externe Energieversorgungsspannung EVC, die als Energieversorgungsspannung eingesetzt wird, und invertiert ein über eine Dateneingabe-/Datenausgabeleitung DIO des Halbleiterspeicherbaulementes von 1 empfangenes Signal. Der Pull-up-PMOS-Transistor 32a besitzt eine Source-Elektrode, an welche die externe Energieversorgungsspannung EVC angelegt ist, eine Gate-Elektrode, an welche das Ausgangssignal des Inverters 31a angelegt ist, und eine Drain-Elektrode, die mit der Eingabe-/Ausgabeleitung IO des Halbleiterspeicherbauelementes von 1 verbunden ist. Dementsprechend antwortet der Pull-up-PMOS-Transistor 32a auf das Ausgangssignal des Inverters 31a, indem er die Eingabe- /Ausgabeleitung IO auf den Pegel der externen Energieversorgungsspannung EVC hochzieht. Der Pull-up-PMOS Transistor 32a besitzt Hochstromfähigkeit, um die lange und hochbelastete Eingabe-/Ausgabeleitung IO zu treiben, so daß Energie hauptsächlich vom Pull-up-PMOS-Transistor 32a verbraucht wird. Der Pull-down-NMOS-Transistor 33a besitzt eine mit der Eingabe-/Ausgabeleitung IO verbundene Drain-Elektrode, eine Gate-Elektrode, an welche das Ausgangssignal des Inverters 31a angelegt ist, und eine an eine Massespannung Vss angeschlossene Source-Elektrode. Dementsprechend antwortet der Pull-down-NMOS-Transistor 33a auf das Ausgangssignal des Inverters 31a, indem er die Eingabe-/Ausgabeleitung IO auf den Pegel der Massespannung Vss herunterzieht. Dies bedeutet, daß das an die Eingabe-/Ausgabeleitung IO abgegebene Signal zwischen dem Pegel der externen Energieversorgungsspannung EVC und dem Pegel der Massespannung Vss schwingt.
Wie oben erläutert, vermag der herkömmliche Signalleitungstreiber von 3a, in welchem als Energieversorgungsspannung die externe Energieversorgungsspannung EVC verwendet wird, deren Spannungspegel höher als derjenige der internen Energieversorgungsspannung ist, mit hoher Geschwindigkeit zu arbeiten, er verursacht jedoch einen erhöhten Energieverbrauch.
Bezugnehmend auf 3B besitzt ein herkömmlicher Signalleitungstreiber, entsprechend dem Signalleitungstreiber von 3A, einen Inverter 31b, einen Pull-up-PMOS-Transistor 32b und einen Pull-down-NMOS-Transistor 33b. Als Energieversorgungsspannung wird eine interne Energieversorgungsspannung IVC verwendet, deren Spannungspegel geringer ist als derjenige der externen Energieversorgungsspannung EVC.
Dementsprechend anwortet der Pull-up-PMOS-Transistor 32b auf das Ausgangssignal des Inverters 31b, indem er die Eingabe-/Ausgabeleitung IO auf den Pegel der internen Energieversorgungsspannung IVC hochzieht. Der Pull-down-NMOS-Transistor 33b antwortet auf das Ausgangssignal des Inverters 31b, indem er die Eingabe-/Ausgabeleitung IO auf den Pegel der Massespannung Vss herunterzieht. Dies bedeutet, daß das an die Eingabe-/Ausgabeleitung IO abgegebene Signal zwischen dem Pegel der internen Energieversorgungsspannung IVC und dem Pegel der Massespannung Vss schwingt.
Der herkömmliche Signalleitungstreiber von 3b, in welchem als Energieversorgungsspannung die gegenüber der externen Energieversorgungsspannung EVC niedrigere interne Energieversorgungsspannung IVC verwendet wird, reduziert den Energieverbrauch, hat jedoch Schwierigkeiten, mit hoher Geschwindigkeit zu arbeiten.
Es ist dementsprechend ein Ziel der vorliegenden Erfindung, einen Signalleitungstreiber mit hoher Geschwindigkeit und geringem Energieverbrauch bereitzustellen, um eine lange Signalleitung hoher Last anzusteuern, wie eine Dateneingabe-/Datenausgabeleitung eines Halbleiterspeicherbauelementes und eine Eingabe-/Ausgabeleitung desselben. Ein weiteres Ziel der Erfindung ist die Bereitstellung eines Halbleiterspeicherbauelementes mit einem solchen Signalleitungstreiber, der mit hoher Geschwindigkeit und geringem Energieverbrauch arbeitet.
4 zeigt ein Schaltbild eines derartigen erfindungsgemäßen Signalleitungstreibers. Das mit dem Schaltbild von 4 dargestellte erste erfindungsgemäße Ausführungsbeispiel kann speziell für den Eingabe-/Ausgabeleitungs-Schreibtreiber, den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber und den Dateneingabe-/Datenausgabeleitungs-Lesetreiber der 1 und 2 verwendet werden, es kann jedoch auch zur Ansteuerung jeder anderen langen und hochbelasteten Signalleitung eingesetzt werden. Der Signalleitungstreiber von 4 beinhaltet einen ersten Inverter 41, einen zweiten Inverter 42, einen dritten Inverter 43, eine erste Pull-up-Einheit 44, eine zweite Pull-up-Einheit 45 und eine Pull-down-Einheit 46.
Der erste Inverter 41 besitzt eine erste Energieversorgungsspannung, d. h. eine interne Energieversorgungsspannung IVC, die als Energieversorgungsspannung benutzt wird, und invertiert das von einem Eingabeanschluß DIO empfangene Signal. Der zweite Inverter 42 besitzt die als Energieversorgungsspannung benutzte interne Energieversorgungsspannung IVC und invertiert das Ausgangssignal des ersten Inverters. Der dritte Inverter 43 besitzt die als Energieversorgungsspannung benutzte interne Energieversorgungsspannung IVC und invertiert das Ausgangssignal des zweiten Inverters 42. Dementsprechend schwingen die Ausgangssignale des ersten Inverters 41, des zweiten Inverters 42 und des dritten Inverters 43 zwischen dem Pegel der internen Energieversorgungsspannung IVC und dem Pegel der Massespannung Vss. Wenigstens eine erste Pull-up-Einheit 44 ist zwischen eine zweite Energieversorgungsspannung, d. h. eine gegenüber der internen Energieversorgungsspannung höhere externe Energieversorgungsspannung, und einen Ausgabeanschluß IO eingeschleift und antwortet auf das Ausgangssignal des zweiten Inverters 42, um den Ausgabeanschluß IO hochzuziehen. Wenigstens eine zweite Pull-up-Einheit 45 ist zwischen die interne Energieversorgungsspannung IVC und den Ausgabeanschluß IO eingeschleift und antwortet auf das Ausgangssignal des dritten Inverters 43, um die Spannung am Ausgabeanschluß IO hochzuziehen. Wenigstens eine Pull-down-Einheit 46 ist zwischen den Ausgabeanschluß IO und die Massespannung Vss eingeschleift und antwortet auf das Ausgangssignal des ersten Inverters 41 oder auf das Ausgangssignal des dritten Inverters 43, um die Spannung am Ausgabeanschluß IO herunterzuziehen. In 4 sind eine erste Pull-up-Einheit 44 und eine zweite Pull-up-Einheit 45 verwendet. Der Ausgabeanschluß IO ist an eine lange Signalleitung mit hoher Last angeschlossen, wie die Eingabe-/Ausgabeleitung IO des Halbleiterspeicherbauelements von 1.
Sowohl der erste Inverter 41 als auch der zweite Inverter 42 und der dritte Inverter 43 können invertierende Einheiten oder andere Logikgatter beinhalten. Die erste Pull-up-Einheit 44 besitzt einen NMOS-Transistor mit einer Drain-Elektrode, die an die externe Energieversorgungsspannung EVC angeschlossen ist, einer Gate-Elektrode, an welche das Ausgangssignal des zweiten Inverters 42 angelegt ist, und einer an den Ausgabeanschluß 10 angeschlossenen Source-Elektrode. Die zweite Pull-up-Einheit 45 enthält einen PMOS-Transistor mit einer Source-Elektrode, die an die interne Energieversorgungsspannung IVC angeschlossen ist, einer Gate-Elektrode, an welche das Ausgangssignal des dritten Inverters 43 angelegt ist, und einer an den Ausgabeanschluß IO angeschlossenen Drain-Elektrode. Insbesondere ist die Schaltung so ausgelegt, daß der NMOS-Transistor der ersten Pull-up-Einheit 44 Hochstromfähigkeit zur Ansteuerung der langen Signalleitung mit hoher Last aufweist, die mit dem Ausgabeanschluß IO verbunden ist. Jedoch besitzt der PMOS-Transistor der zweiten Pull-up-Einheit 45 eine niedrige Stromfähigkeit. Im allgemeinen wird hauptsächlich von dem NMOS-Transistor der ersten Pull-up-Einheit 44 und dem PMOS-Transistor der zweiten Pull-up-Einheit 45 Energie verbraucht. Die Pull-down-Einheit 46 enthält einen NMOS-Transistor mit einer Drain-Elektrode, die an den Ausgabeanschluß IO angeschlossen ist, einer Gate-Elektrode, an die das Ausgangssignal des ersten Inverters 41 angelegt ist, und einer Source-Elektrode, die an die Massespannung Vss angeschlossen ist. Im folgenden wird die Betriebsweise des Signalleitungstreibers von 4 erläutert.
Wenn vom Eingabeanschluß DIO, d. h. von der Dateneingabe-/Datenausgabeleitung DIO des Halbleiterspeicherbauelements von 1, ein Logiksignal auf niedrigem Pegel empfangen wird, befinden sich die Ausgangssignale des ersten und des dritten Inverters 41, 43 auf hohem Logikpegel, d. h. auf dem Pegel der internen Energieversorgungsspannung IVC. Dementsprechend sind die erste und zweite Pull-up-Einheit 44, 45 sperrend geschaltet, während die Pull-down-Einheit 46 leitend geschaltet ist. Der Ausgabeanschluß IO und die an den Ausgabeanschluß IO an geschlossene Signalleitung werden auf die Massespannung Vss heruntergezogen.
Wenn am Eingabeanschluß DIO ein Logiksignal auf hohem Pegel empfangen wird, befinden sich die Ausgangssignale des ersten und dritten Inverters 41, 43 auf niedrigem Logikpegel. Außerdem befindet sich das Ausgangssignal des zweiten Inverters 42 auf hohem Logikpegel, d. h. auf der internen Energieversorgungsspannung IVC. Daher ist die erste Pull-up-Einheit 44 in Reaktion auf das Ausgangssignal des zweiten Inverters 42, das sich auf dem Pegel der internen Energieversorgungsspannung IVC befindet, leitend geschaltet. Die Spannung am Ausgabeanschluß IO erhält dadurch den Wert IVC-Vt, wobei mit Vt die Schwellwertspannung des NMOS-Transistors der ersten Pull-up-Einheit 44 bezeichnet ist. Die zweite Pull-up-Einheit 45 wird dann in Reaktion auf das auf niedrigem Logikpegel liegende Ausgangssignal des dritten Inverters 43 leitend geschaltet, so daß sich die Spannung am Ausgabeanschluß IO auf den Pegel von IVC erhöht. Wie oben beschrieben, ist die Systemauslegung so gewählt, daß der NMOS-Transistor der ersten Pull-up-Einheit 44 Hochstromfähigkeit besitzt, während der PMOS-Transistor der zweiten Pull-up-Einheit 45 eine niedrige Stromfähigkeit hat. Dementsprechend führt die erste Pull-up-Einheit 44, welche die als Energieversorgungsspannung benutzte externe Energieversorgungsspannung EVC hat, den Strom zur Ansteuerung einer mit dem Ausgabeanschluß IO verbundenen Signalleitung zu, und die zweite Pull-up-Einheit 45, die als Energieversorgungsspannung die interne Energieversorgungsspannung IVC benutzt, erhöht die Spannung auf der mit dem Ausgabeanschluß IO verbundenen Signalleitung von IVC-Vt auf IVC.
Demgemäß erhöht sich die Spannung auf der mit dem Ausgabeanschluß IO verbundenen Signalleitung durch die erste Pull-up-Einheit 44, welche die externe Energieversorgungsspannung EVC mit einem Spannungspegel höher als derjenige der internen Energieversorgungsspannung IVC benutzt, zunächst auf den Pe gel von IVC-Vt. Daraufhin erhöht die zweite Pull-up-Einheit 45, welche die interne Energieversorgungsspannung IVC benutzt, die Spannung auf der mit dem Ausgabeanschluß IO verbundenen Signalleitung von IVC-Vt auf den Pegel von IVC, so daß der Energieverbrauch aufgrund der internen Energieversorgungsspannung IVC sehr niedrig ist. Dies bedeutet, daß der Signalleitungstreiber von 4 mit hoher Geschwindigkeit und niedrigem Energieverbrauch arbeitet.
5 zeigt als Schaltbild ein zweites Ausführungsbeispiel des erfindungsgemäßen Signalleitungstreibers. Das mit dieser Schaltung repräsentierte Beispiel kann speziell für den Eingabe-/Ausgabeleitungs-Schreibtreiber, den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber und den Dateneingabe-/Datenausgabeleitungs-Lesetreiber des Halbleiterspeicherbauelements der 1 und 2 verwendet werden, es kann aber auch zur Ansteuerung jeglicher anderer langen Signalleitung mit hoher Last dienen.
Der Signalleitungstreiber gemäß 5 beinhaltet einen ersten Inverter 51, einen zweiten Inverter 52, einen dritten Inverter 53, einen vierten Inverter 54, eine erste Pull-up-Einheit 55, eine zweite Pull-up-Einheit 56 und eine Pull-down-Einheit 57. Der erste Inverter 51 benutzt die erste Energieversorgungsspannung, d. h. eine interne Energieversorgungsspannung IVC, als Energieversorgungsspannung und invertiert das von einem Eingangsanschluß DIO empfangene Signal. Der zweite Inverter 52 verwendet als Energieversorgungsspannung die interne Energieversorgungsspannung IVC und invertiert das Ausgangssignal des ersten Inverters 51. Der dritte Inverter 53 verwendet als Energieversorgungsspannung die interne Energieversorgungsspannung IVC und invertiert das Ausgangssignal des zweiten Inverters 52. Der vierte Inverter 54 verwendet als Energieversorgungsspannung eine zweite Energieversorgungsspannung mit einem Spannungspegel größer als derjenige der internen Energieversorgungsspannung IVC, d. h. eine externe Energieversorgungsspannung EVC, und invertiert das Ausgangssignal des dritten Inverters 53. Dementsprechend schwingen die Ausgangssignale des ersten, zweiten und dritten Inverters 51, 52, 53 zwischen den Pegeln der internen Energieversorgungsspannung IVC und der Massespannung V_ss, und das Ausgangssignal des vierten Inverters 54 schwingt zwischen den Pegeln der externen Energieversorgungsspannung EVC und der Massespannung V_ss. Eine oder mehrere erste Pull-up-Einheiten 55 sind zwischen die externe Energieversorgungsspannung EVC und einen Ausgangsanschluß IO eingeschleift und antworten auf das Ausgangssignal des zweiten Inverters 52, um die Spannung am Ausgangsanschluß IO hochzuziehen. Eine oder mehrere zweite Pull-up-Einheiten 56 sind zwischen die interne Energieversorgungsspannung IVC und den Ausgangsanschluß IO eingeschleift und antworten auf das Ausgangssignal des vierten Inverters 54, um die Spannung am Ausgangsanschluß IO hochzuziehen. Eine oder mehrere Pull-down-Einheiten 57 sind zwischen den Ausgangsanschluß IO und die Massespannung V_ss eingeschleift und antworten auf das Ausgangssignal des ersten Inverters 51, um die Spannung am Ausgangsanschluß IO herunterzuziehen. In 5 sind eine erste Pull-up-Einheit 55 und eine zweite Pull-up-Einheit 56 miteinander verbunden. Der Ausgangsanschluß IO ist mit einer langen Signalleitung hoher Last verbunden, wie die Eingabe-/Ausgabeleitung IO des Halbleiterspeicherbauelements von 1.
Sowohl der erste Inverter 51 als auch der zweite Inverter 52, der dritte Inverter 53 und der vierte Inverter 54 enthalten Invertereinheiten oder andere Logik-Gatter. Die erste Pull-up-Einheit 55 enthält einen NMOS-Transistor mit einer an die externe Energieversorgungsspannung EVC angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an welche das Ausgangssignal des zweiten Inverters 52 angelegt ist, und einer an den Ausgangsanschluß IO angeschlossenen Source-Elektrode. Die zweite Pull-up-Einheit 56 enthält einen NMOS-Transistor mit einer an die interne Energieversorgungsspannung IVC angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an welche das Ausgangssignal des vierten Inverters 54, d. h. ein zwischen den Pegeln der externen Energieversorgungsspannung EVC und der Massespannung V_ss schwingendes Signal, angelegt ist, und einer an den Ausgangsanschluß IO angeschlossenen Source-Elektrode. Hierbei verhindert das Anlegen des Ausgangssignals des vierten Inverters 54, d. h. eines zwischen den Pegeln der externen Energieversorgungsspannung EVC und der Massespannung V_ss schwingenden Signals, an die Gate-Elektrode der zweiten Pull-up-Einheit 56 einen Spannungsabfall des NMOS-Transistors. Der NMOS-Transistor der ersten Pull-up-Einheit 55 ist insbesondere so ausgelegt, daß er Hochstromfähigkeit zum Treiben der an den Ausgangsanschluß IO angeschlossenen Signalleitung besitzt, und der NMOS-Transistor der zweiten Pull-up-Einheit 56 ist so ausgelegt, daß er niedrige Stromfähigkeit besitzt. Im allgemeinen wird hauptsächlich durch die NMOS-Transistoren der ersten Pull-up-Einheit 55 und der zweiten Pull-up-Einheit 56 Energie verbraucht. Die Pull-down-Einheit 57 enthält einen NMOS-Transistor mit einer an den Ausgangsanschluß IO angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an die das Ausgangssignal des ersten Inverters 51 angelegt ist, und einer an die Massespannung V_ss angeschlossenen Source-Elektrode.
Nachfolgend wird die Betriebsweise des Signalleitungstreibers von 5 erläutert. Wenn vom Eingangsanschluß DIO, d. h. von der Dateneingabe-/Datenausgabeleitung DIO des Halbleiterspeicherbauelements von 1, ein Signal auf niedrigem Logikpegel empfangen wird, befinden sich die Ausgangssignale des ersten Inverters 51 und des dritten Inverters 53 auf hohem Logikpegel, d. h. auf dem Pegel der internen Energieversorgungsspannung IVC. Außerdem befinden sich die Ausgangssignale des zweiten und vierten Inverters 52, 54 auf niedrigem Logikpegel. Dementsprechend sind die erste Pull-up-Einheit 55 und die zweite Pull-up-Einheit 56 sperrend geschaltet, während die Pull-down-Einheit 57 leitend geschaltet ist. Der Ausgangsanschluß IO und die mit dem Ausgangsanschluß IO verbundene Signalleitung werden auf die Massespannung V_ss heruntergezogen.
Wenn vom Eingangsanschluß DIO ein Logiksignal auf hohem Pegel empfangen wird, befinden sich die Ausgangssignale des ersten und dritten Inverters 51, 53 auf niedrigem Logikpegel. Außerdem befindet sich das Ausgangssignal des zweiten Inverters 52 auf hohem Logikpegel, d. h. auf der internen Energieversorgungsspannung IVC, und das Ausgangssignal des vierten Inverters 54 befindet sich auf hohem Logikpegel, d. h. auf der externen Energieversorgungsspannung EVC. Dementsprechend wird die erste Pull-up-Einheit 55 in Reaktion auf das Ausgangssignal des zweiten Inverters 52, das sich auf der internen Energieversorgungsspannung IVC befindet, leitend geschaltet. Die Spannung am Ausgangsanschluß IO erhält hierbei den Wert IVC-Vt, wobei Vt die Schwellwertspannung des NMOS-Transistors der ersten Pull-up-Einheit 55 bezeichnet. Dann wird die zweite Pull-up-Einheit 56 in Reaktion auf das Ausgangssignal des vierten Inverters 54, welches sich auf der externen Energieversorgungsspannung EVC befindet, leitend geschaltet, so daß die Spannung am Ausgangsanschluß IO auf IVC ansteigt. Hierbei ist der Pegel der an die Gate-Elektrode des NMOS-Transistors der zweiten Pull-up-Einheit 56 angelegten externen Energieversorgungsspannung EVC höher als die interne Energieversorgungsspannung IVC und daher höher als die Schwellenspannung des NMOS-Transistors der zweiten Pull-up-Einheit 56. Die Spannung am Ausgangsanschluß IO steigt ohne einen Spannungsabfall der zweiten Pull-up-Einheit 56 auf IVC an.
Wie oben erläutert, führt die erste Pull-up-Einheit 55 im Signalleitungstreiber von 5 wie beim Signalleitungstreiber von 4 den Strom zur Ansteuerung der an den Ausgangsanschluß IO angeschlossenen Signalleitung zu, und die zweite Pull-up-Einheit 56 erhöht die Spannung auf der an den Ausgangsanschluß IO angeschlossenen Signalleitung von IVC-Vt auf IVC.
Demgemäß steigt im Signalleitungstreiber von 5 die Spannung der an den Ausgangsanschluß IO des Signalleitungstreibers angeschlossenen Signalleitung zuerst auf den Pegel von IVC-Vt durch die erste Pull-up-Einheit 55 unter Verwendung der externen Energieversorgungsspannung EVC an, die einen Spannungspegel höher als denjenigen der internen Energieversorgungsspannung IVC besitzt. Dann erhöht die zweite Pull-up-Einheit 56 unter Verwendung der internen Energieversorgungsspannung IVC die Spannung auf der an den Ausgangsanschluß IO angeschlossenen Signalleitung von IVC-Vt auf IVC, so daß der Energieverbrauch aufgrund der internen Energieversorgungsspannung IVC sehr gering ist. Dies bedeutet, daß der Signalleitungstreiber von 5 bei hoher Geschwindigkeit arbeitet und gleichzeitig einen niedrigen Energieverbrauch hat.
6 zeigt ein Betriebsablaufdiagramm des Signalleitungstreibers von 4. In 6 bezeichnen das Bezugszeichen EVC die externe Energieversorgungsspannung, das Bezugszeichen IVC die interne Energieversorgungsspannung, das Bezugszeichen V(DIO) ein am Eingangsanschluß DIO des Signalleitungstreibers empfangenes Signal, das Bezugszeichen V1(IO) ein am Ausgangsanschluß IO des Signalleitungstreibers für den Fall abgegebenes Signal, daß die zweite Pull-up-Einheit 45 oder 56 nicht im Signalleitungstreiber enthalten ist, und das Bezugszeichen V2(IO) ein am Ausgangsanschluß IO des Signalleitungstreibers für den Fall abgegebenes Signal, daß die zweite Pull-up-Einheit 45 oder 56 in dem Signalleitungstreiber enthalten ist.
Wie aus 6 zu erkennen, steigt in dem Fall, daß die zweite Pull-up-Einheit 45 oder 56 nicht in dem Signalleitungstreiber enthalten ist, das Signal V1(IO) durch die erste Pull-up-Einheit 44 auf IVC-Vt an. In dem Fall, in welchem die zweite Pull-up-Einheit 45 oder 56 im Signalleitungstreiber enthalten ist, steigt hingegen das Signal V2(IO) durch die erste Pull-up-Einheit 44 auf IVC-Vt und dann durch die zweite Pull-up-Einheit 45 auf IVC an.
7 veranschaulicht den Spitzenstrom während eines Schreibvorgangs, wenn als Dateneingabe-/Datenausgabeleitungs- Schreibtreiber und Eingabe-/Ausgabeleitungs-Schreibtreiber beim Halbleiterspeicherbauelement von 1 ein herkömmlicher Signalleitungstreiber bzw. ein erfindungsgemäßer Signalleitungstreiber verwendet werden.
In 7 ist mit P1 ein Spitzenstrom der externen Energieversorgungsspannung EVC bezeichnet, wenn der herkömmliche Signalleitungstreiber von 3A sowohl für den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12 als auch für den Eingabe-/Ausgabeleitungs-Schreibtreiber 13 des Halbleiterspeicherbauelementes von 1 verwendet wird. Mit P2 bzw. P3 sind jeweilige Spitzenströme der internen Energieversorgungsspannung IVC und der externen Energieversorgungsspannung EVC bezeichnet, wenn für den Eingabe-/Ausgabeleitungs-Schreibtreiber 13 der erfindungsgemäße Signalleitungstreiber und für den Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12 der herkömmliche Signalleitungstreiber verwendet werden.
Wie aus 7 zu erkennen, ist die Summe der Spitzenströme P2 und P3, wenn der erfindungsgemäße Signalleitungstreiber verwendet wird, geringer als der Spitzenstrom P1, wenn der herkömmliche Signalleitungstreiber verwendet wird. Im erfindungsgemäßen Signalleitungstreiber, in welchem die interne Energieversorgungsspannung IVC und die externe Energieversorgungsspannung EVC eingesetzt werden, fließen die Spitzenströme P2 und P3. Im herkömmlichen Signalleitungstreiber, in welchem nur die externe Energieversorgungsspannung EVC benutzt wird, fließt der Spitzenstrom P1 der externen Energieversorgungsspannung EVC. Die Punkte a von P1 bzw. c von P2 zeigen Spitzenströme, wenn der Dateneingabe-/Datenausgabeleitungs-Schreibtreiber 12 die an dem Ausgangsanschluß des Dateneingabe-/Datenausgabeleitungs-Schreibtreibers 12 angeschlossene Dateneingabe-/Datenausgabeleitung DIO ansteuert. Die Punkte b, d und e von P1, P3 bzw. P2 zeigen Spitzenströme, wenn der Eingabe-/Ausgabeleitungs-Schreibtreiber 13 die an den Ausgangsanschluß des Eingabe-/Ausgabeleitungs-Schreibtreibers 13 angeschlossene Eingabe-/Ausgabeleitung IO ansteuert.
Wie oben erläutert, arbeiten die Signalleitungstreiber der 4 und 5 mit hoher Geschwindigkeit und besitzen außerdem einen geringen Energieverbrauch. Für den Fall, daß sie speziell als Dateneingabe-/Datenausgabeleitungs-Schreibtreiber, Eingabe-/Ausgabeleitungs-Schreibtreiber und/oder Dateneingabe-/Datenausgabeleitungs-Lesetreiber der Halbleiterspeicherbauelemente der 1 und 2 oder als Treibereinheit für irgendeine lange Signalleitung mit hoher Last, insbesondere in einem Mehrfachbit-Halbleiterspeicherbauelement, eingesetzt werden, besitzt demgemäß das Halbleiterspeicherbauelement einen reduzierten Energieverbrauch und arbeitet mit hoher Geschwindigkeit.
Zusammenfassend arbeitet der erfindungsgemäße Signalleitungstreiber mit hoher Geschwindigkeit und reduziertem Energieverbrauch, daher besitzt ein Halbleiterspeicherbauelement, das einen solchen Treiber verwendet, ebenfalls einen verringerten Energieverbrauch und eine hohe Betriebsgeschwindigkeit.

Claims

Signalleitungstreiber für ein Halbleiterspeicherbauelement zur Ansteuerung einer an einen Ausgangsanschluss (IO) angeschlossenen Signalleitung, mit – Pull-up-Mitteln (44, 45; 55, 56) zum Hochziehen der Spannung am Ausgangsanschluss (IO), wobei die Pull-up-Mittel wenigstens eine erste Pull-up-Einheit (44; 55) und wenigstens eine zweite Pull-up-Einheit (45; 56) beinhalten, von denen die wenigstens eine erste Pull-up-Einheit (44; 55) auf ein erstes Eingangssignal anspricht und zwischen den Ausgangsanschluss (IO) und eine zweite Energieversorgungsspannung (EVC) eingeschleift ist, die höher als eine erste Energieversorgungsspannung (IVC) ist, und die wenigstens eine zweite Pull-up-Einheit (45; 56) auf ein zweites Eingangssignal anspricht und zwischen den Ausgangsanschluss (IO) und die erste Energieversorgungsspannung (IVC) eingeschleift ist, – wenigstens einer Pull-down-Einheit (46; 57) zum Herunterziehen der Spannung am Ausgangsanschluss auf eine Massespannung (Vss) in Reaktion auf ein invertiertes Eingangssignal, wobei die Pull-down-Einheit zwischen den Ausgangsanschluss und die Massespannung eingeschleift ist, – einem ersten Inverter (41; 51) zum Invertieren eines Eingangssignals (DIO) unter Verwendung der ersten Energieversorgungsspannung (IVC) als Energieversorgungsspannung, um das invertierte Eingangssignal bereitzustellen, auf das die wenigstens eine Pull-down-Einheit (46; 57) anspricht, – einem zweiten Inverter (42; 52) zum Invertieren des Ausgangssignals des ersten Inverters unter Verwendung der ersten Energieversorgungsspannung (IVC) als Energieversorgungsspannung, wobei das Ausgangssignal des zweiten Inverters das erste Eingangssignal für die wenigstens eine erste Pull-up-Einheit (44; 55) bildet, und – einem dritten Inverter (43; 53) zum Invertieren des Ausgangssignals des zweiten Inverters unter Verwendung der ersten Energieversorgungsspannung (IVC) als Energieversorgungsspannung.
Signalleitungstreiber nach Anspruch 1, weiter dadurch gekennzeichnet, dass – das erste Eingangssignal zwischen der ersten Energieversorgungsspannung (IVC) und der Massespannung (Vss) schwingt und die wenigstens eine erste Pull-up-Einheit (44; 55) den Ausgangsanschluss auf eine Spannung hochzieht, die gleich der ersten Energieversorgungsspannung (IVC) abzüglich eines vorgegebenen Spannungsabfalls (Vt) ist, und – das zweite Eingangssignal das Inverse des ersten Eingangssignals ist und die wenigstens eine zweite Pull-up-Einheit (45; 56) den Ausgangsanschluss auf die erste Energieversorgungsspannung (IVC) hochzieht.
Signalleitungstreiber nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Signalleitung eine Eingabe-/Ausgabeleitung (IO) zur Datenübertragung eines Speicherzellenfeldes (14) des Halbleiterspeicherbauelementes ist.
Signalleitungstreiber nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die wenigstens eine erste Pull-up-Einheit einen NMOS-Transistor (44; 55) mit einer an die zweite Energieversorgungsspannung (EVC) angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an die das erste Eingangssignal angelegt ist, und einer an den Ausgangsanschluss (IO) angeschlossenen Source-Elektrode beinhaltet.
Signalleitungstreiber nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass – die wenigstens eine zweite Pull-up-Einheit einen PMOS-Transistor (45) mit einer an die erste Energieversorgungsspannung (IVC) angeschlossenen Source-Elektrode, einer Gate-Elektrode, an welche als das zweite Eingangssignal das Inverse des ersten Eingangssignals angelegt ist, und einer an den Ausgangsanschluss (IO) angeschlossenen Drain-Elektrode beinhaltet oder – die wenigstens eine zweite Pull-up-Einheit einen NMOS-Transistor (56) mit einer an die erste Energieversorgungsspannung (IVC) angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an welche das zweite Eingangssignal angelegt ist, und einer an den Ausgangsanschluss (IO) angeschlossenen Source-Elektrode beinhaltet.
Signalleitungstreiber nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die wenigstens eine Pull-down-Einheit einen NMOS-Transistor (46; 57) mit einer an den Ausgangsanschluss (IO) angeschlossenen Drain-Elektrode, einer Gate-Elektrode, an welche als das invertierte Eingangssignal das Inverse des ersten Eingangssignals angelegt ist, und einer an die Massespannung (Vss) angeschlossenen Source-Elektrode beinhaltet.
Signalleitungstreiber nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass die zweite Energieversorgungsspannung eine von außerhalb des Halbleiterspeicherbauelementes empfangene, externe Energieversorgungsspannung (EVC) und die erste Energieversorgungsspan nung eine durch Reduzieren der externen Energieversorgungsspannung in dem Halbleiterspeicherbauelement erhaltene, interne Energieversorgungsspannung (IVC) ist.
Signalleitungstreiber nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, dass das zweite Eingangssignal, auf das die wenigstens eine zweite Pull-up-Einheit (56) anspricht, zwischen der Massespannung (Vss) und einer gegenüber der ersten Energieversorgungsspannung (IVC) höheren Spannung schwingt.
Signalleitungstreiber nach Anspruch 8, weiter dadurch gekennzeichnet, dass die gegenüber der ersten Energieversorgungsspannung (IVC) höhere Spannung des zweiten Eingangssignals gleich der zweiten Energieversorgungsspannung (EVC) ist.
Signalleitungstreiber nach einem der Ansprüche 1 bis 9, weiter dadurch gekennzeichnet, dass das Ausgangssignal des dritten Inverters (43) das zweite Eingangssignal bildet, auf das die wenigstens eine zweite Pull-up-Einheit (45) anspricht.
Signalleitungstreiber nach einem der Ansprüche 1 bis 9, weiter gekennzeichnet durch einen vierten Inverter (54) zur Invertierung des Ausgangssignals des dritten Inverters (53) unter Verwendung einer gegenüber der ersten Energieversorgungsspannung (IVC) höheren zweiten Energieversorgungsspannung (EVC) als Energieversorgungsspannung, wobei das Ausgangssignal des vierten Inverters das zweite Eingangssignal bildet, auf welches die wenigstens eine zweite Pull-up-Einheit (56) anspricht.
Halbleiterspeicherbauelement mit – einem Eingabepuffer (11), der von außen ein Eingangssignal (DQ) empfängt und das Eingangssignal puffert, – einem Dateneingabe-/Datenausgabeleitungs-Schreibtreiber (12), der das Ausgangssignal des Eingabepuffers empfängt, um eine Dateneingabe-/Datenausgabeleitung (DIO) anzusteuern, – einem Eingabe-/Ausgabeleitungs-Schreibtreiber (13), der ein über die Dateneingabe-/Datenausgabeleitung übertragenes Signal empfängt, um eine Eingabe-/Ausgabeleitung (IO) anzusteuern, – einem Speicherzellenfeld (14, 21) zur Speicherung von über die Eingabe-/Ausgabeleitung übertragenen Daten, – einem Dateneingabe-/Datenausgabeleitungs-Lesetreiber (22), der vom Speicherzellenfeld übertragene Daten empfängt, um die Dateneingabe-/Datenausgabeleitung (DIO) anzusteuern, und – einem Ausgabepuffer (24), der ein über die Dateneingabe-/Datenausgabeleitung übertragenes Signal empfängt, das empfangene Signal puffert und das gepufferte Signal nach außen abgibt, dadurch gekennzeichnet, dass – der Dateneingabe-/Datenausgabeleitungs-Schreibtreiber (12) und/oder der Eingabe-/Ausgabeleitungs-Schreibtreiber (13) und/oder der Dateneingabe-/Datenausgabeleitungs-Lesetreiber (22) von einem Signalleitungstreiber nach einem der Ansprüche 1 bis 11 gebildet ist.