DE69618135T2

DE69618135T2 - Ausgangsschaltung

Info

Publication number: DE69618135T2
Application number: DE69618135T
Authority: DE
Inventors: Seiichi Watarai
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 1995-10-16
Filing date: 1996-10-16
Publication date: 2002-08-29
Anticipated expiration: 2016-10-17
Also published as: DE69618135D1; EP0768762B1; JP2959449B2; US5864245A; EP0768762A1; JPH09116415A

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Ausgangsschaltung und, genau ausgedrückt, eine Ausgangsschaltung einer integrierten Schaltung, an deren eine Ausgangsklemme eine höhere Spannung als eine Quellenspannung derselben angelegt wird, und die bei niedriger Spannung arbeiten kann.

Beschreibung des Standes der Technik

Als Reaktion auf verkürzte Gatelängen von MOS-Transistoren, die durch Vergrößerung der Integrationsdichte und Erhöhung der Betriebsgeschwindigkeit einer integrierten Schaltung (LSI, large-scale integration; hochintegrierte Schaltung) aus CMOS-Schaltungen oder BiMOS-Schaltungen verursacht werden, wird deren Betriebsquellenspannung verringert. Wenn unter solchen Umständen eine solche bei niedriger Spannung betriebsfähige LSI mit einer bei gewöhnlicher Spannung betriebsfähigen LSI kombiniert wird, ist eine Schnittstelle zwischen den unterschiedliche Quellenspannungen aufweisenden LSI erforderlich. Wenn eine LSI mit einer Quellenspannung mit einer anderen LSI mit einer anderen Quellenspannung verbunden wird, und an eine Ausgangsklemme einer Ausgangsschaltung der LSI mit der niedrigen Betriebsspannung ein höheres Potential als ihre Quellenspannung angelegt wird, enthält die Ausgangsschaltung eine Überspannungs-Schutzschaltung zum Verhindern, dass Strom von der Seite der LSI hohen Potentials zu der LSI niedrigeren Potentials fließt, um Variationen der Quellenspannung und des Stroms der LSI niedrigeren Potentials zu begrenzen.
Bezugnehmend auf Fig. 4, die ein Schaltbild einer konventionellen Ausgangsschaltung ist, umfasst die konventionelle Ausgangsschaltung Wechselrichter 1 und 2, deren Eingänge mit einer Eingangsklemme TI verbunden sind, eine Ausgangspufferschaltung 4, die eingerichtet ist, um durch diese Wechselrichter 1 und 2 betrieben zu werden und ein Ausgangssignal in Reaktion auf ein Ausgangssignal von den Wechselrichtern 1 und 2 an der Ausgangsklemme TO auszugeben, und eine Schutzschaltung 7, die zum Abschalten des Ausgangstransistors P1 eingerichtet ist, wenn eine Überspannung an die Ausgangsklemme TO angelegt wird, um dadurch einen Stromfluss in dieselbe zu verhindern.
Die Ausgangspufferschaltung 4 umfasst einen PMOS-Transistor P1, dessen Source mit einer Stromquelle VDD verbunden ist, dessen Gate mit einem Ausgang des Wechselrichters 1 verbunden ist und dessen Drain mit der Ausgangsklemme TO und einem NMOS- Transistor N6 verbunden ist, dessen Source an GND geerdet ist, dessen Gate mit einer Ausgangsklemme des Wechselrichters 2 verbunden ist, und dessen Drain mit der Ausgangsklemme TO verbunden ist.
Die Schutzschaltung 7 umfasst eine Klemme a, die mit dem Ausgang des Wechselrichters 1 verbunden ist, eine Klemme b verbunden mit einer Stromquelle VDD, eine Klemme c verbunden mit einer Senke des Transistors P1, eine Klemme d verbunden mit der Eingangsklemme T1, und eine Klemme e verbunden mit der Ausgangsklemme TO. Die Schutzschaltung 7 umfasst einen PMOS-Transistor P15, dessen Source mit dem Ausgang des Wechselrichters 1 über die Klemme a verbunden ist, dessen Gate mit der Stromquelle VDD über die Klemme b verbunden ist, und dessen Drain mit der Klemme e verbunden ist, einen PMOS-Transistor P16, dessen Source mit der Klemme b verbunden ist, dessen Gate mit der Ausgangsklemme TO über die Klemme e verbunden ist, und dessen Drain und Senke miteinander verbunden und ferner über die Klemme c mit den Senken der Transistoren P1 bzw. P15 verbunden sind, und einen PMOS-Transistor P17, dessen Source mit dem Ausgang des Wechselrichters 1 über die Klemme a verbunden ist, dessen Gate mit der Eingangsklemme T1 über die Klemme d verbunden ist, und dessen Drain und Senke miteinander verbunden und ferner mit der Senke des Transistors P16 verbunden sind.
Nun soll der Betrieb der in Fig. 4 gezeigten Ausgangsschaltung beschrieben werden, von der die Schutzschaltung 7 entfernt wurde. Angenommen, dass der Transistor P1 der Ausgangsschaltung 4 sich im eingeschalteten Zustand befindet und der Transistor N6 im ausgeschalteten Zustand ist, ist das Potential der Ausgangsklemme TO gleich demjenigen der Stromquelle VDD. Wenn in diesem Zustand ein hohes Potential (im folgenden zur Vereinfachung der Beschreibung als "VPP" bezeichnet), höher als das Stromquellenpotential VDD an die Ausgangsklemme TO angelegt wird, wird ein Stromweg von der Ausgangsklemme TO über den Transistor P1 zu der Stromquelle VDD gebildet, der das Auftreten einer Potentialvariation und/oder Stromvariation der Stromquelle VDD verursacht. Weiter ist gut bekannt, dass, wenn das Senkenpotential des PMOS-Transistors niedriger als sein Sourcepotential ist, nicht nur der Schwellenwert des Transistors variiert, sondern auch ein Stromweg von der Source zu einem Substrat gebildet wird, was eine Verschlechterung des Transistors selbst verursacht und einen Stromverbrauch einer den Transistor enthaltenden Schaltung verursacht. Deshalb muss das Senkenpotential im wesentlichen das gleiche wie das Sourcepotential sein.
Die Schutzschaltung 7 ist vorgesehen, um Bildung des oben beschriebenen Stromwegs wie folgt zu verhindern. Wenn das Potential VPP der Klemme TO zugeführt wird, während TO das Potential VDD ausgibt, wird der Transistor P15 eingeschaltet, da das Sourcepotential desselben höher als ein Gatepotential desselben wird. Deshalb wird das der Klemme TO zugeführte Potential VPP zu der Gateelektrode des Transistors P1 über den Transistor P15 fortgepflanzt, um dadurch den Transistor P1 auszuschalten. Der Transistor P17 ist vorgesehen, um die Senkenpotentiale von P1 und P15 gleich den entsprechenden Sourcepotentialen P1 bzw. P15 zu gestalten, um dadurch Stromfluss zwischen dem Senkenbereich und dem Sourcebereich zu verhindern.
Ferner ist der Transistor P16 vorgesehen, um die Senkenpotentiale gleich dem Stromquellenpotential VDD zu halten, wenn die Ausgangsklemme TO auf Erdepotential GND liegt.
Wenn der Ausgangspuffer VDD-Pegel ausgibt, gibt der Wechselrichter niedrige Pegel (Erdepegel GND) aus, um P1 einzuschalten. Deshalb befindet sich der N-Kanal Transistor des Wechselrichters im eingeschalteten Zustand. Als Ergebnis wird ein Stromweg von der Klemme TO zu der Erdeleitung über P15 und den N-Kanal Transistor des Wechselrichters erzeugt.
Insbesondere wird in der Ausgangsschaltung in einer LSI, die bei hoher Geschwindigkeit betrieben wird, ein Ausgangstransistor mit großer Kanalbreite in deren Ausgangspuffer verwendet. Zum Ansteuern eines solchen Transistors mit großer Kanalbreite wird der Treiberwechselrichter durch Verwendung eines Transistors mit großer Kanalbreite gebildet. Deshalb wird der von der Ausgangsklemme TO zu Erde GND fließende Strom groß, was das Auftreten des Problems von Stromverbrauch und Wärmeerzeugung verursacht.
US-A-5 444 397 offenbart eine Ausgangsschaltung, wie in der Präambel von Patentanspruch 1 definiert. Diese Ausgangsschaltung des Standes der Technik reagiert auf ein Optionssignal, das von außen zum Anzeigen des an der Ausgangsklemme verwendeten Potentials zugeführt wird. EP-A-0 630 109 offenbart eine Ausgangstreiberschaltung, die eine Vergleicherschaltung zum Vergleichen der Spannung an einer Ausgangsleitung mit einer Bezugsschaltung verwendet.
Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung einer Ausgangsschaltung, die nicht dieses Problem von Stromverbrauch und Wärmeerzeugung birgt, wenn ein höheres Potential als das Potential einer Stromquelle der Ausgangsschaltung an eine Ausgangsklemme der Ausgangsschaltung angelegt wird, welche bei dem Quellenpotential arbeitet.
Zum Erfüllen der obigen Aufgabe schafft die Erfindung eine Ausgangsschaltung wie in Patentanspruch 1 definierte. Die abhängigen Ansprüche beziehen sich auf weitere vorteilhafte Merkmale der Erfindung.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Schaltbild einer Ausgangsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 2 ist ein Schaltbild einer Ausgangsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 3(A) ist ein Kurvenbild, das das Verhältnis zwischen einer an eine Ausgangsklemme der Ausgangsschaltung gemäß der ersten oder zweiten Ausführungsform angelegten Überspannung und einem Strom zeigt, der von der Ausgangsklemme der Schaltung durch diese fließt;
Fig. 3(B) zeigt Wellenformen, die Ausgangswellenformen der Ausgangsschaltung simulieren; und
Fig. 4 ist ein Schaltbild eines Beispiels einer konventionellen Ausgangsschaltung.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Fig. 1 zeigt eine Ausführungsform der vorliegenden Erfindung, in der auch in Fig. 4 verwendete Bauelemente jeweils durch die gleichen Bezugsziffern dargestellt sind. Eine in Fig. 1 gezeigte Ausgangsschaltung umfasst, zusätzlich zu Wechselrichtern 1 und 2, einer Ausgangspufferschaltung 4 und einer Schutzschaltung 7, die auch in Fig. 4 enthalten sind, einen Wechselrichter 3, dessen Eingang mit einer Eingangsklemme T1 verbunden ist, eine Schutzsteuerschaltung 5 und ein Tranfergate 6, dessen Eingang mit einem Ausgang des Wechselrichters 1 verbunden ist, und dessen Ausgang mit einem Gate eines Transistors P1 der Ausgangspufferschaltung 4 verbunden ist.
Die Schutzsteuerschaltung 5 umfasst einen PMOS-Transistor P3, dessen Source mit einer Stromquelle VDD verbunden ist und dessen Gate mit der Eingangsklemme T1 verbunden ist, einen PMOS-Transistor P4, dessen Source mit der Stromquelle VDD verbunden ist und dessen Gate mit dem Ausgang des Wechselrichters 3 verbunden ist, einen Transistor P2, dessen Source mit dem Drain des Transistors P4 verbunden ist, dessen Gate mit dem Ausgang des Transfergates 6 und dem Gate des Transistors P1 verbunden ist, dessen Drain mit dem Drain des Transistors P3 verbunden ist und dessen Senke mit der Senke des Transistors P1 verbunden ist, und einen NMOS-Transistor N7, dessen Source mit dem Ausgang des Wechselrichters 3 verbunden ist, dessen Gate mit dem Gate des Transistors P2 verbunden ist, und dessen Drain mit dem Drain des Transistors P2 verbunden ist.
Das Transfergate 6 umfasst einen PMOS-Transistor PS, dessen Gate mit einer Ausgangsklemme TO verbunden ist und dessen Senke mit der Senke des Transistors P1 verbunden ist, und einen NMOS-Transistor N8, dessen Gate mit dem Drain des Transistors P2 verbunden ist und dessen Source und Drain jeweils mit der Source und dem Drain des Transistors PS verbunden sind, um einen Eingang und einen Ausgangs desselben zu bilden.
Die Schutzschaltung 7 ist die gleiche wie die der konventionellen Ausgangsschaltung mit der Ausnahme, dass eine Klemme a mit dem Ausgang des Transfergates 6 verbunden ist.
Es soll nun der Betrieb der in Fig. 1 gezeigten Ausführungsform beschrieben werden. Der Eingangsklemme wird ein Eingangssignal zugeführt mit einer Amplitude von einem L- Pegel, der im wesentlichen dem Erdepotential entspricht, zu einem H-Pegel, der im wesentlichen dem Stromquellenpotential VDD entspricht. Wenn das Eingangssignal I von dem L-Pegel auf den H-Pegel geändert wird, wird der Transistor P3 von EIN auf AUS geschaltet, und jeder der Ausgänge der Wechselrichter 1, 2 und 3 wird vom hohen Pegel auf den niedrigen Pegel geändert. Deshalb wird der Transistor P4 der Schutzsteuerschaltung 5 von AUS auf EIN geschaltet und der Transistor N6 wird von EIN auf AUS geschaltet. Bei diesem Übergangsprozess wird dem Gate des Transistors PS des Transfergates 6 weiterhin ein niedriges Potential von der Ausgangsklemme TO zugeführt, so dass sich der Transistor PS weiterhin im eingeschalteten Zustand befindet. Deshalb wird der Ausgang mit L-Pegel des Wechselrichters 1 dem Gate des Transistors P1 zum Einschalten des Transistors P1 zugeführt, um dadurch den Pegel der Ausgangsklemme TO vom L- auf den H-Pegel zu ändern. Gleichzeitig wird der Transistor P2 der Schutzsteuerschaltung 5 eingeschaltet und das Quellenpotential VDD wird dem Gate des Transistors N8 über die Transistoren P4 und P2 zugeführt. Deshalb wird der eingeschaltete Zustand des Transistors N8 aufrechterhalten. Da der Transistor N8 sogar dann eingeschaltet gehalten wird, wenn die Ausgangsklemme TO das hohe Potential annimmt, so dass der Transistor PS ausgeschaltet wird, wird die Ausgangsklemme TO auf dem H-Pegel gehalten.
Wenn in diesem Zustand das Potential VPP, das höher als das Quellenpotential VDD ist, von einer mit der Ausgangsklemme TO verbundenen LSI angelegt wird, wird der Transistor P1 ausgeschaltet, so dass der Stromweg von TO zu VDD abgeschnitten wird, da der hohe Pegel von TO über P15 der Schutzschaltung 7 der Gateelektrode von P1 zugeführt wird. Gleichzeitig wird der Transistor P2 der Schutzsteuerschaltung 5 ausgeschaltet und der Transistor N7 wird eingeschaltet, um das Gate des Transistors N8 zu entladen und dadurch N8 schnell auszuschalten. Da der parallel mit dem Transistor N8 geschaltete Transistor PS zu dem Zeitpunkt ausgeschaltet worden ist, als das Potential der Ausgangsklemme TO von dem L-Pegel auf den H-Pegel geändert wurde, wird das durch den Transistor PS und den Transistor N8 aufgebaute Transfergate 6 vollständig ausgeschaltet. Deshalb wird der Stromweg von der Ausgangsklemme TO zu GND über P15 und den Wechselrichter 1 abgeschnitten, während P15 eingeschaltet ist.
Zu diesem Zeitpunkt wird das Potential der Klemme a der Schutzschaltung 7 auf VPP erhöht, wobei der Transistor P17, dessen Gate direkt mit dem Eingangssignal I auf H-Pegel gespeist wird, eingeschaltet wird und die Klemme c auf VPP gehalten wird. Deshalb werden die Senkenpotentiale der Transistoren P1, P2, PS, P15, P16 und P17 auf dem Potential VPP der Ausgangsklemme TO gehalten.
Wenn das Eingangssignal I den L-Pegel annimmt und das Potential an der Ausgangsklemme TO den H-Pegel annimmt, das heißt das Erdepotential GND, wird das GND-Potential an die Klemme e angelegt, die mit der Ausgangsklemme TO verbunden ist. Deshalb wird der Transistor P15, dessen Gate mit VDD gespeist wird, ausgeschaltet, und der Transistor P16, dessen Gate mit dem Erdepotential GND gespeist wird, wird eingeschaltet. Auf diese Weise wird das Potential der Klemme c über den Transistor P16 zu VDD. Daher wird das Senkenpotential der Transistoren P1, P2, PS, P15, P16 und P17 auf dem Quellenpotential VDD gehalten. Da der Transistor P17, dessen Gate mit dem Eingangssignal I mit L-Pegel gespeist wird, eingeschaltet gehalten wird, und die mit dem Wechselrichter 1 verbundene Klemme a auf H-Pegel gebracht wird, wird der Transistor P16 eingeschaltet, um das Potential der Klemme c auf VDD zu halten.
Nun soll eine zweite Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf Fig. 2 beschrieben werden, in der auch in Fig. 1 verwendete Bauelemente jeweils durch die gleichen Bezugsziffern dargestellt sind. Ein Unterschied der zweiten Ausführungsform gegenüber der ersten Ausführungsform besteht darin, dass die Ausgangspufferschaltung 4A, zusätzlich zu den Transistoren P1 und N6 der Ausgangspufferschaltung 4 der ersten Ausführungsform, einen NPN-Transistor Q1, dessen Kollektor mit der Stromquelle VDD verbunden ist, dessen Basis mit der Source des Transistors P1 verbunden ist und dessen Emitter mit der Ausgangsklemme TO verbunden ist, und eine Pufferschaltung 8 umfasst, deren Eingang mit der Eingangsklemme T1 verbunden ist und deren Ausgang mit der Basis des Transistors Q1 und der Source des Transistors P1 verbunden ist.
Unter Beschreibung des Betriebs der zweiten Ausführungsform unter Bezugnahme auf Fig. 2 wird, wenn das Eingangssignal I vom L-Pegel auf den H-Pegel geändert wird, der Transistor P3 der Schutzsteuerschaltung 5 von EIN auf AUS geschaltet, die Ausgänge der jeweiligen Wechselrichter 1, 2 und 3 werden vom H-Pegel auf den L-Pegel geändert und der Ausgang der Pufferschaltung 8 wird vom niedrigen Pegel auf den hohen Pegel geändert. Deshalb werden die Transistoren P4, N6 und Q1 eingeschaltet, ausgeschaltet bzw. eingeschaltet.
Ähnlich der ersten Ausführungsform wird, da das Transfergate 6 sich weiterhin im leitenden Zustand befindet, die Ausgabe des L-Pegels des Wechselrichters 1 dem Gate des Transistors P1 zum Einschalten des letzteren zugeführt. Gleichzeitig wird der Transistor P2 eingeschaltet, um das Transfergate 6 im leitenden Zustand zu halten. Deshalb wird der Pegel der Ausgangsklemme TO von niedrig auf hoch geändert. Da jedoch eine Vorwärtsspannung zwischen der Basis und dem Emitter des Transistors Q1 durch den Transistor P1 im eingeschalteten Zustand zugeführt wird, wird der Transistor Q1 mit sehr hoher Geschwindigkeit eingeschaltet. Da sich der Transistor P1 im eingeschalteten Zustand befindet, wird ferner der Ausgangspegel der Ausgangsklemme TO, der durch die Vorwärtsspannung des Transistors Q1 abfällt, auf die Quellenspannung VDD angehoben.
Wenn in diesem Zustand das Potential VPP, das höher als das Quellenpotential VDD ist, von einer anderen LSI in die Ausgangsklemme TO eingegeben wird, wird der Transistor P1 vollständig abgeschaltet, da seine Gatespannung gleich der Spannung der Ausgangsklemme TO gestaltet wird und der Stromfluss durch die Pufferschaltung 8 zu der Stromquelle VDD durch die Einwirkung der Schutzschaltung 7 verhindert wird. Gleichzeitig wird der Transistor P2 ausgeschaltet, um das Gatepotential des Transistors N8 zu entfernen, so dass das Transfergate 6 von dem leitenden Zustand in den nichtleitenden Zustand wechselt. Auf diese Weise wird der Stromweg von der Ausgangsklemme AO vollständig blockiert, um den Stromfluss von der Ausgangsklemme TO zu blockieren.
Da in der zweiten Ausführungsform das mit der Ausgangsklemme TO verbundene Lastansteuerelement der NPN-Transistor Q1 ist, ist es möglich, eine Lastansteuerleistung zu erhalten, die verglichen mit der der ersten Ausführungsform sehr groß ist. Da es ferner zum schnellen Schalten des Transistors Q1 von AUS auf EIN um so besser ist, je kleiner der Einschaltwiderstand des Transistors P1 ist, ist es möglich, die Elementgröße des Transistors P1 klein zu gestalten. Deshalb ist es möglich, die Größen der Transistoren N8 und P5 des Transfergates 6 zum Ansteuern des Transistors P1 und des Wechselrichters 1 klein auszulegen. Daher ist es ferner möglich, einen Bereich zu verkleinern, der durch die die Ausgangsschaltung bildenden Elemente besetzt wird, und den Stromverbrauch der Ausgangsschaltung zu verringern.
Fig. 3(A) zeigt Simulationswellenformen des Erdestroms, wenn VPP größer als VDD (3V) TO zugeführt wird. Die Kurve A repräsentiert die Schaltung des Standes der Technik und die Kurve B steht für die erste bzw. zweite Ausführungsform dieser Erfindung. Im Stand der Technik steigt der Stromverbrauch proportional mit VPP. In Gegensatz dazu ist der Stromverbrauch dieser erfindungsgemäßen Schaltung im wesentlichen Null.
Fig. 3(B) zeigt Ausgangswellenformen der ersten und zweiten Ausführungsform dieser Erfindung. Die Kurven A, B und C stehen für Eingangsspannung, die erste Ausführungsform bzw. die zweite Ausführungsform. Die Kurve C verbessert eine Verzögerungszeit um etwa 46% in Bezug zur Kurve B.
Wie vorhergehend beschrieben, kann die Ausgangsschaltung der vorliegenden Erfindung, die ein Transfergate zum Zuführen eines einem Eingangssignal entsprechenden Steuersignals zu einen Ausgangstransistor und eine Schutzsteuerschaltung zum Schließen des Transfergates umfasst, wenn eine Überspannung an eine Ausgangsklemme angelegt wird, den Fluss eines Stroms in eine Stromquelle derselben sowie ihre Erde verhindern, wenn die Überspannung an die Ausgangsklemme angelegt wird. Deshalb ist es möglich, den Stromverbrauch wesentlich zu verringern und wesentlich eine Übergangstemperatur jedes der eine integrierte Schaltung bildenden Elemente zu verringern.

Claims

1. Ausgangsschaltung, umfassend:

eine Eingangsklemme (TI);

eine Ausgangspufferschaltung (4, 4a) mit einer Serienschaltung von Ausgangstransistoren (P1, N6; Q1, N6) sowie einer Ausgangsklemme (TO) zum Ausgeben von Potentialen einer ersten Stromversorgungsquelle (VDD) und einer zweiten Stromversorgungsquelle (GND) als Logikpegel;

ein Transfergate (6) zwischen der Eingangsklemme (T1) und einer Eingangsklemme der Ausgangstransistoren;

eine Schutzschaltung (7), die so angepasst ist, dass sie betätigt wird, wenn ein höheres Potential als das Potential der ersten Stromversorgungsquelle (VDD) an der Ausgangsklemme (TO) angelegt wird, und dann die Ausgangstransistoren abschaltet; und

eine Steuerschaltung (5), die das Transfergate (6) einschaltet in Reaktion auf einen Signaleingang an der Eingangsklemme (TI) und das Transfergate (6) abschaltet, wenn die Schutzschaltung (7) betätigt wird,

dadurch gekennzeichnet, dass die Steuerschaltung (5) umfasst:

einen ersten P-Kanal MOS-Transistor (P3), dessen Source mit der ersten Stromversorgungsquelle (VDD) und dessen Gate mit der Eingangsklemme (TI) verbunden ist,

einen zweiten P-Kanal MOS-Transistor (P4), dessen Source mit der ersten Stromversorgungsquelle (VDD) und dessen Gate mit einem ersten invertierten Signal von der Eingangsklemme (TI) verbunden ist,

einen dritten P-Kanal MOS-Transistor (P2), dessen Source mit dem Drain des zweiten P-Kanal MOS-Transistors (P4) verbunden ist, dessen Gate mit dem Ausgang des Transfergates (6) verbunden ist und dessen Drain mit dem Drain des ersten P-Kanal MOS-Transistors (P3) und dem Gate eines N-Kanal MOS-Transistors (N8) des Transfergates (6) verbunden ist,

und einen ersten N-Kanal MOS-Transistor (N7), dessen Gate und Drain mit dem Gate bzw. Drain des dritten P-Kanal MOS-Transistors (P2) verbunden sind, und dessen Source mit der Eingangsklemme des Transfergates (6) verbunden und mit einem zweiten invertierten Signal von der Eingangsklemme (TI) beaufschlagt ist.

2. Ausgangsschaltung nach Anspruch 1, bei der die Ausgangstransistoren der Ausgangspufferschaltung (4) einen P-Kanal Ausgangs-MOS-FET (P1) und einen N-Kanal Ausgangs-MOS-FET (N6) umfassen.

3. Ausgangsschaltung nach Anspruch 2, bei der das Transfergate (6) einen P-Kanal MOS-FET (PS) und einen N-Kanal MOS-FET (N8) umfasst, die parallel zueinander zwischen der Eingangsklemme (TI) und einem Eingangsgate des P-Kanal Ausgangs-MOS- FET (P1) geschaltet sind, wobei das Gate des P-Kanal MOS-FET (PS) mit der Ausgangsklemme (TO) und das Gate des N-Kanal MOS-FET (N8) mit einer Ausgangsklemme der Steuerschaltung (5) verbunden ist.

4. Ausgangsschaltung nach Anspruch 3, bei der die Steuerschaltung (5) so eingerichtet ist, dass sie den N-Kanal MOS-FET (N8) eingeschaltet hält, wenn das Eingangspotential am Transfergate (6) auf niedrigem Pegel ist und an der Ausgangsklemme (TO) kein Potential anliegt, das höher ist als das Potential der ersten Stromversorgungsquelle (VDD) ist, und den N-Kanal MOS-FET (N8) abschaltet, wenn das Eingangspotential des Transfergates (6) auf niedrigem Pegel liegt und an der Ausgangsklemme (TO) ein Potential anliegt, dass höher ist als das Potential der ersten Stromversorgungsquelle (VDD).

5. Ausgangsschaltung nach Anspruch 4, bei der die Steuerschaltung (5) den N-Kanal MOS-FET (N8) ständig eingeschaltet hält, wenn das Eingangspotential des Transfergates auf hohem Pegel liegt.

6. Ausgangsschaltung nach Anspruch 5, bei der die Ausgangspufferschaltung ferner einen bipolaren NPN-Transistor (Q1) aufweist, dessen Emitter mit der Ausgangsklemme (TO) verbunden ist, dessen Basis mit der Eingangsklemme (TI) und der Source des P-Kanal Ausgangs-MOS-FET (P1) verbunden ist und dessen Kollektor mit der ersten Stromversorgungsquelle (VDD) verbunden ist.

7. Ausgangsschaltung nach Anspruch 5, bei der die Schutzschaltung (5) so eingerichtet ist, dass sie an eine Senke des P-Kanal Ausgangs-MOS-FET (P1) ein hohes Potential abgibt, das höher ist als das Potential der ersten Stromversorgungsquelle (VDD), wenn an der Ausgangsklemme (TO) eine hohe Spannung detektiert wird, und dass sie das Potential der ersten Stromversorgungsquelle (VDD) an die Senke des P-Kanal MOS-FET (P1) anlegt, wenn das Potential an der Ausgangsklemme (TO) nicht höher ist als das Potential der ersten Stromversorgungsquelle (VDD).