JP3314304B2 - 半導体パッケージ用の回路基板 - Google Patents

半導体パッケージ用の回路基板

Info

Publication number
JP3314304B2
JP3314304B2 JP2000123164A JP2000123164A JP3314304B2 JP 3314304 B2 JP3314304 B2 JP 3314304B2 JP 2000123164 A JP2000123164 A JP 2000123164A JP 2000123164 A JP2000123164 A JP 2000123164A JP 3314304 B2 JP3314304 B2 JP 3314304B2
Authority
JP
Japan
Prior art keywords
circuit board
resin layer
pattern
semiconductor package
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000123164A
Other languages
English (en)
Other versions
JP2001007253A (ja
Inventor
元 善 辛
善 九 李
台 煥 張
道 成 全
Original Assignee
アムコー テクノロジー コリア インコーポレーティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR2019990009992U external-priority patent/KR20010000254U/ko
Priority claimed from KR1019990037925A external-priority patent/KR100365054B1/ko
Priority claimed from KR10-1999-0037928A external-priority patent/KR100369394B1/ko
Priority claimed from KR1019990048010A external-priority patent/KR100355748B1/ko
Priority claimed from KR1019990065126A external-priority patent/KR20010065254A/ko
Application filed by アムコー テクノロジー コリア インコーポレーティド filed Critical アムコー テクノロジー コリア インコーポレーティド
Publication of JP2001007253A publication Critical patent/JP2001007253A/ja
Application granted granted Critical
Publication of JP3314304B2 publication Critical patent/JP3314304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体パッケージ用
の回路基板に関するものであり、より詳細には一つの回
路基板で大量の半導体パッケージを容易に製造できる半
導体パッケージ用の回路基板に関するものである。
【０００２】
【従来の技術】通常、半導体パッケージ用の回路基板は
樹脂層、フィルム、テープなどを基本材料としてその表
面には回路パターンが形成されて、前記回路パターン等
はカバーコートでコーティングされたものである。
【０００３】このような回路基板には半導体チップが搭
載されてワイヤーボンディングされ、また前記半導体チ
ップが外部環境から保護できるように封止材が封止され
た後、導電性ボールや導電性ピンなどの入出力手段が付
着されてマザーボードに実装される。
【０００４】このような回路基板を利用した半導体パッ
ケージとしてはボールグリッドアレイ（Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）半導体パッケージ、チップスケール
（Ｃｈｉｐ Ｓｃａｌｅ）半導体パッケージ及びマイク
ロボールグリッドアレイ（Ｍｉｃｒｏ Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）半導体パッケージなどが知られてい
る。
【０００５】しかし、従来においては、一つの回路基板
におよそ５〜１０個の半導体パッケージが製造されるた
め、生産効率が低いだけでなく回路基板の表面に半導体
チップが搭載されることによって完成された半導体パッ
ケージの厚さが厚くなる短所がある。
【０００６】また、半導体チップと回路基板の回路パタ
ーンを接続する工程でその基準点とされる認識マークが
半導体チップ搭載領域近くの回路パターン中に形成され
るため位置認識率が低下し、接続エラー率が高くなると
いう問題点もあった。
【０００７】さらに、一つの回路基板で各半導体パッケ
ージの境界領域となるスロット（回路基板の一定領域を
パンチングして形成されるスロット）の形成時に、その
周辺に位置する回路パターンなどに亀裂を生じたり損傷
してしまうという問題点もあった。
【０００８】
【発明が解決しようとする課題】本発明の目的は多数の
半導体パッケージを同時に製造して、各パッケージの正
確なシンギュレーションが可能で、接続（ワイヤーボン
ディング）エラー率を減少させることができる半導体パ
ッケージ用の回路基板を提供することにある。
【０００９】また本発明の他の目的は、各パッケージの
境界領域になるサブスロットの形成が容易で、そのスロ
ットの形成時に回路パターンなどの亀裂や損傷を防止で
きる半導体パッケージ用の回路基板を提供することにあ
る。
【００１０】
【課題を解決するための手段】上記した目的を達成する
ために本発明による半導体パッケージ用の回路基板は、
半導体チップが配置される多数の貫通孔が一定長さのサ
ブスロットを境界に行と列をなして一つのサブストリッ
プが形成され、多数の前記サブストリップが一定長さの
メインスロットを境界にして一列に連結されて一つのメ
インストリップが形成される第１面と第２面とを有する
略長方形板形状の樹脂層と、前記貫通孔と前記サブスロ
ットとの間の前記樹脂層に形成された多数の回路パター
ンと、前記樹脂層にコーティングされ、前記回路パター
ンを外部環境から保護するカバーコートとを含んでなる
ことを特徴とする。
【００１１】ここで、前記回路パターンは、半導体チッ
プが連結される多数のボンドフィンガーと、導電性ボー
ルが融着される多数のボールランドとを備え、前記ボン
ドフィンガーとボールランドとは前記カバーコートの外
側に露出して形成されている。また、前記回路パターン
は、前記ボンドフィンガーとボールランドとが前記樹脂
層の第２面に形成されるか、又は前記ボールランドが前
記樹脂層の第１面に形成され、前記ボンドフィンガーが
樹脂層の第２面に形成され、前記ボンドフィンガーとボ
ールランドとは導電性ビアホールにより相互連結される
ことができる。
【００１２】前記樹脂層には、前記貫通孔の外周縁に位
置し、多数の互いに近接する前記サブスロットどうしの
間に一定深さのノッチが多数形成され得る。
【００１３】前記ノッチは各サブスロットの長さ方向に
対し直角に形成されることが望ましい。
【００１４】前記樹脂層には、前記貫通孔の外周縁に位
置し、多数の互いに近接する前記サブスロットどうしの
間にワイヤーボンディング時に基準となる認識マークが
さらに形成され得る。
【００１５】前記認識マークは、略“＋”字型の回路パ
ターンであり得る。前記樹脂層の第１面には、前記貫通
孔の外周縁にグラウンドリングがさらに形成されてお
り、このグラウンドリングは少なくともひとつの回路パ
ターンと連結される。
【００１６】また、前記サブストリップの外周縁には、
前記カバーコートの外側に露出された複数個の前記グラ
ウンドプレーンがさらに形成されており、前記グラウン
ドプレーンは少なくとも一つの回路パターンと連結され
る。
【００１７】また、前記した目的を達成するために本発
明による半導体パッケージ用の回路基板は、半導体チッ
プが配置される多数の貫通孔が互いに一定距離離隔され
行と列をなして一つのサブストリップが形成され、多数
の前記サブストリップが一列に連結されて一つのメイン
ストリップが形成される第１面と第２面とを有する略長
方形板形状の樹脂層と、前記貫通孔の外周縁から一定距
離離隔された前記樹脂層の第１面と第２面または第２面
のみに形成される回路パターンと、互いに一定距離離隔
された前記回路パターン間の前記樹脂層の第１面または
第２面に形成されて、前記回路パターンのあらゆる端部
が連結される導電性のバスパターンと、前記回路パター
ンが形成された前記樹脂層の表面を一定厚さでコーティ
ングするカバーコートとを含んでなり、前記バスパター
ン及びこのバスパターンに近接する前記樹脂層の一定領
域は前記カバーコートの外側に露出させたことを特徴と
する。
【００１８】ここで、前記カバーコートの外側に露出さ
れ、前記バスパターン及びこのバスパターンに近接する
前記樹脂層の一定領域は、パンチングにより除去されて
サブスロットが形成される領域である。
【００１９】前記カバーコートの外側に露出され、前記
バスパターン及びこのバスパターンに近接する前記樹脂
層の一定領域は、パンチングにより形成される前記サブ
スロット領域を超えてより大きく形成されるのが望まし
い。
【００２０】前記バスパターンに連結された回路パター
ンを通過する前記カバーコートのコーティングラインは
凹凸形状に形成されるのが望ましい。
【００２１】このような本発明による回路基板による
と、半導体チップが配置される貫通孔が行と列をなして
一つのサブストリップを形成し、このサブストリップが
また多数個連結されてメインストリップを形成するた
め、一つの回路基板で多量の半導体パッケージを製造可
能となる。
【００２２】また貫通孔の外周縁に形成されたサブスロ
ットとサブスロット間の樹脂層に多数のノッチが形成さ
れているため、封止工程が完了してバラの半導体パッケ
ージにシンギュレーションする工程では、回路基板のシ
ンギュレーションが容易に遂行できる。併せて、交差す
るように近接する前記サブスロットどうしの間の樹脂層
には、認識マークが形成されているため、接続装備、例
えば、ワイヤーボンディング装備が半導体チップと回路
基板の位置を正確に認識できるようになり、半導体チッ
プと回路基板とのワイヤーボンディング（電気的接続）
が正確に遂行される。
【００２３】また、回路基板でサブスロットの形成前に
おいて、前記サブスロットが形成される領域にはカバー
コートがコーティングされないため、サブスロットの形
成作業（パンチング作業）が容易に遂行される。また、
この時その隣接部分のクラックの発生や損傷などが抑制
される。
【００２４】
【発明の実施の形態】以下、本発明の望ましい実施の形
態を添付した図面を参照して詳細に説明する。
【００２５】図１ないし図３は本発明による半導体パッ
ケージ用の回路基板１０を示した平面図及び底面図であ
り、図４は本発明による回路基板１０で各サブスロット
１３が交差するように近接する部分を拡大して示した平
面図であり、図５はその断面図である。
【００２６】本発明による回路基板１０は主として、樹
脂層（フィルムまたはテープである場合もある）１７、
回路パターン１８、カバーコート１９等から成る。まず
樹脂層１７は概略長方形板の形状であり、第１面１１ａ
と第２面１１ｂを有し、半導体チップ（図示せず）を配
置するための多数の貫通孔１２が一定長さのサブスロッ
ト１３を境界にして行と列をなして一つのサブストリッ
プ１４を形成し、前記サブストリップ１４は一定長さの
メインスロット１５を境界にして、多数が一列に連結さ
れて一つのメインストリップ１６を形成している。
【００２７】ここで、前記サブスロット１３やメインス
ロット１５はすべて樹脂層１７を貫通して形成されたも
のである。
【００２８】また、前記回路パターン１８は、各サブス
トリップ１４内の貫通孔１２とサブスロット１３との間
の樹脂層１７に形成されており、これは通常の銅薄膜で
ある。
【００２９】一方、前記カバーコート１９は、前記回路
パターン１８を外部環境から保護するために前記回路パ
ターン１８及び樹脂層１７の表面にコーティングされて
おり、前記カバーコートは通常の高分子樹脂である。
【００３０】ここで、前記回路パターン１８は、後に半
導体チップを連結するための多数のボンドフィンガー１
８ａと導電性ボールを融着するための多数のボールラン
ド１８ｂを含み、前記ボンドフィンガー１８ａとボール
ランド１８ｂとは図示するようにカバーコート１９の外
側に露出されている。
【００３１】また、前記回路パターン１８は、図１に示
されるように樹脂層１７の第２面１１ｂに、ボンドフィ
ンガー１８ａとボールランド１８ｂとを共に形成するこ
とができ、図２に示されるように樹脂層１７の第１面１
１ａにボールランド１８ｂを形成し得る。この場合に
は、ボンドフィンガー１８ａは樹脂層１７の第２面１１
ｂに形成されており、前記ボンドフィンガー１８ａとボ
ールランド１８ｂは導電性ビアホール（図示せず）によ
り相互連結される。また、図面には前記ボールランド１
８ｂが２列で形成されたものを示したが、これは３列な
いし５列で形成することもでき、これは任意に選択する
ものであり、ここでその列の個数を限定するものではな
い。
【００３２】一方、図２の形態とは異なる形態として図
３に示すように、前記各貫通孔１２の外周縁の樹脂層１
７第１面１１ａには、導電性のグラウンドリング２５が
略正方形リング形状に複数形成されており、このグラウ
ンドリング２５は少なくとも一個の回路パターンをなす
回路線と電気的に連結されている。これをさらに詳細に
説明すると、前記グラウンドリング２５は、前記ボンド
フィンガー１８ａ及びボールランド１８ｂを含む回路パ
ターン１８が形成された面（第２面１１ｂ）の反対面１
１ａに形成されており、回路パターン１８と、ビアホー
ル（図示せず）等で連結されている。このようなグラウ
ンドリング２５は、半導体チップの接地はもちろん全体
的な回路基板１０の剛性を向上させることとなる。また
前記グラウンドリング２５は、その表面をカバーコート
１９でコーティングするか、又はコーティングしないま
ま接着剤のみで樹脂層１７の表面に接着させておくこと
もでき、任意に組合わせて選択することが可能である。
【００３３】併せて、回路基板１０の外縁部に位置する
樹脂層１７の表面には、一定面積を有する導電性のグラ
ウンドプレーン２４が形成されており、このグラウンド
プレーン２４はカバーコートの外側に露出されており、
また前記グラウンドリング２５と、電気的に連結され
る。前記グラウンドプレーン２４は前記グラウンドリン
グ２５とは異なり樹脂層１７の両面に形成することがで
き、製造工程中に回路基板のグラウンドプレーン２４ま
たはグラウンドリング２５が製造装備と接触することに
よって、回路基板で発生する静電気が外部に容易に放出
される。
【００３４】ここで、前記グラウンドリング２５及びグ
ラウンドプレーン２４は銅（Ｃｕ）薄膜で形成すること
が望ましいが、この素材に限定するものではなく、導電
性物質であればどんなものを使用しても良い。
【００３５】図４及び図５に示すように、前記貫通孔１
２の外周縁に位置し、交差するように近接する複数のサ
ブスロット１３どうしの間の樹脂層１７には、一定深さ
のノッチ２１が複数形成されている。このようなノッチ
２１は各サブスロット１３の端部に形成されて、その長
さ方向に対し直角に形成されることが望ましい。前記し
たノッチ２１は、樹脂層１７の第１面１１ａまたは第２
面１１ｂに選択的に形成でき、第１面１１ａ及び第２面
１１ｂのすべてに形成されても良い。このようなノッチ
２１の形成により、この後に行われる一つのユニットの
半導体パッケージに対するシンギュレーション作業時に
おいて、前記回路基板１０の切断が容易に遂行できる。
【００３６】また、交差するように近接する複数のサブ
スロット１３どうしの間の樹脂層１７には、接続工程、
例えばワイヤーボンディング時の基準となる認識マーク
２２が形成される。この認識マーク２２は略“＋”字型
で形成されるのが望ましいが、その形状を限定するもの
ではない。前記認識マーク２２は貫通孔１２の外周縁の
四つの角に形成されることによって、ワイヤーボンディ
ング時にその基準点が容易に、しかも正確に感知するこ
とが可能となる。前記認識マーク２２は、回路パターン
１８と同一の材質で形成されることが望ましい。
【００３７】図６は、本発明による回路基板１０におけ
る一つのユニットの境界領域について、サブスロット１
３形成前の状態を拡大して示した平面図である。
【００３８】これは図１ないし図５で説明した回路基板
１０の構造と類似しており、まだサブスロット１３が形
成される前の状態である点で異なる。すなわち、サブス
トリップ１４内において、互いに一定距離が離隔された
回路パターン１８どうしの間の樹脂層１７の領域で、こ
の樹脂層としての第１面１１ａまたは第２面１１ｂに、
前記回路パターン１８のすべての端部が連結されたバス
パターン２３が形成されている。このバスパターン２３
及びその外側の樹脂層１７の一定領域は、カバーコート
１９の外側に露出された状態で、カバーコート１９が回
路パターン１８をコーティングしている。このようなカ
バーコート１９の外側に露出された領域が、この後にパ
ンチングして除去されることにより、所定のサブスロッ
ト１３が形成され、図１ないし図５に示されるような形
態となる。
【００３９】前記カバーコート１９の外側に露出された
バスパターン２３及びその外側に近接する樹脂層１７の
一定領域は、この後形成されるサブスロット１３の領域
を含み、この領域を超えて大きく形成されるのが望まし
い。また、前記バスパターン２３に連結された回路パタ
ーン１８を通過するカバーコート１９のコーティングラ
イン１９ａは、凸部１９ｂを有する凹凸形状に成形され
ることが望ましい。また、前記ノッチ２１や認識マーク
２２が形成される部分は、カバーコート１９の外側で、
樹脂層１７が直接外部に露出するように形成することが
望ましい。
【００４０】このように形成されることによって、前記
バスパターン２３及びその外側に近接する樹脂層１７の
一定領域を除去してサブスロット１３を成形する時に、
この領域にはカバーコート１９が形成されていない状態
であるため、周辺（回路パターン１８及び樹脂層１７）
に衝撃を与えず、またシンギュレーション作業も容易に
遂行される。
【００４１】以上のように本発明について、上記の実施
の形態に限って説明したが、これに限定されるものでは
なく、本発明の技術的思想を超えない範囲において、様
々に変更して実施することが可能である。
【００４２】
【発明の効果】本発明による回路基板によれば、半導体
チップが配置されることになる貫通孔が集まり一つのサ
ブストリップをなし、また、このサブストリップの多数
個が連結されてメインストリップを形成するため、一つ
の回路基板で多量の半導体パッケージを製造できる効果
がある。
【００４３】また貫通孔の外周縁に形成されたサブスロ
ットとこのサブスロットに近接するサブスロットとの間
の樹脂層にそれぞれノッチが形成されているため、封止
工程完了の後、バラの半導体パッケージにシンギュレー
ションする工程において、前記回路基板のシンギュレー
ションが容易に遂行される効果がある。
【００４４】併せて、前記サブスロットとサブスロット
との間の樹脂層には認識マークが形成されているため、
接続装備、例えばワイヤーボンディング装備が半導体チ
ップと回路基板の位置を正確に認識することが可能とな
り、半導体チップと回路基板のワイヤーボンディング
（電気的接続）が正確に遂行される効果がある。
【００４５】また、この回路基板では、サブスロットの
形成前、前記サブスロットが形成される領域にはカバー
コートがコーティングされていないため、サブスロット
の成形作業（パンチング作業）が容易に遂行される効果
がある。
【図面の簡単な説明】
【図１】本発明による半導体パッケージ用の回路基板の
第２面を示す平面図（底面図）及び一部拡大図である。
【図２】本発明による半導体パッケージ用の回路基板の
第１面を示す平面図及び一部拡大図である。
【図３】本発明による半導体パッケージ用の回路基板を
示す平面図及び一部拡大図である。
【図４】本発明による回路基板において、各サブスロッ
トが交差するように近接する部分を拡大して示した平面
図である。
【図５】本発明による回路基板において、各サブスロッ
トが交差するように近接する部分を拡大して示した断面
図である。
【図６】本発明による回路基板において、ひとつのサブ
スロットが形成される前の状態を拡大して示した平面図
である。
【符号の説明】
１０ 回路基板 １１ａ 回路基板（樹脂層）の第１面 １１ｂ 回路基板（樹脂層）の第２面 １２ 貫通孔 １３ サブスロット １４ サブストリップ １５ メインスロット １６ メインストリップ １７ 樹脂層 １８ 回路パターン １８ａ ボンドフィンガー １８ｂ ボールランド １９ カバーコート １９ａ コーティングライン １９ｂ 凸部 ２１ ノッチ ２２ 認識マーク ２３ バスパターン ２４ グラウンドプラン ２５ グラウンドリング
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 １９９９／Ｐ４８０１０ (32)優先日 平成11年11月１日(1999．11．1) (33)優先権主張国 韓国（ＫＲ） (31)優先権主張番号 １９９９／Ｐ６５１２６ (32)優先日 平成11年12月29日(1999．12．29) (33)優先権主張国 韓国（ＫＲ） (72)発明者 張 台 煥 大韓民国 ソウル特別市 盧原區 上溪 洞 767−１ 住公アパート 116−301 (72)発明者 全 道 成 アメリカ合衆国 アリゾナ 85226 チ ャンドラースート 900 ノースルール ロード 1347 (56)参考文献 特開 平11−40620（ＪＰ，Ａ) 特開2001−7239（ＪＰ，Ａ) 特開2001−298121（ＪＰ，Ａ) 特表 平２−500231（ＪＰ，Ａ) 特表2000−512045（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップが配置される多数の貫通孔
    が一定長さのサブスロットを境界に行と列をなして一つ
    のサブストリップが形成され、多数の前記サブストリッ
    プが一定長さのメインスロットを境界にして一列に連結
    されて一つのメインストリップが形成される第１面と第
    ２面とを有する略長方形板形状の樹脂層と、 前記貫通孔と前記サブスロットとの間の前記樹脂層に形
    成された多数の回路パターンと、 前記樹脂層にコーティングされ、前記回路パターンを外
    部環境から保護するカバーコートとを含んでなる半導体
    パッケージ用の回路基板。
  2. 【請求項２】 前記回路パターンは、半導体チップが連
    結される多数のボンドフィンガーと、導電性ボールが融
    着される多数のボールランドとを備え、前記ボンドフィ
    ンガーとボールランドとは前記カバーコートの外側に露
    出して形成されたことを特徴とする請求項１に記載の半
    導体パッケージ用の回路基板。
  3. 【請求項３】 前記回路パターンは、前記ボンドフィン
    ガーとボールランドとが前記樹脂層の第２面に形成され
    たことを特徴とする請求項２に記載の半導体パッケージ
    用の回路基板。
  4. 【請求項４】 前記回路パターンは、前記ボールランド
    が前記樹脂層の第１面に形成され、前記ボンドフィンガ
    ーが樹脂層の第２面に形成され、前記ボンドフィンガー
    とボールランドとは導電性ビアホールにより相互連結さ
    れたことを特徴とする請求項２に記載の半導体パッケー
    ジ用の回路基板。
  5. 【請求項５】 前記樹脂層には、前記貫通孔の外周縁に
    位置し、多数の互いに近接する前記サブスロットどうし
    の間に一定深さのノッチが多数形成されたことを特徴と
    する請求項１に記載の半導体パッケージ用の回路基板。
  6. 【請求項６】 前記ノッチは、各サブスロットの長さ方
    向に対し直角に形成されたことを特徴とする請求項５に
    記載の半導体パッケージ用の回路基板。
  7. 【請求項７】 前記樹脂層には、前記貫通孔の外周縁に
    位置し、多数の互いに近接する前記サブスロットどうし
    の間にワイヤーボンディング時に基準となる認識マーク
    がさらに形成されたことを特徴とする請求項１に記載の
    半導体パッケージ用の回路基板。
  8. 【請求項８】 前記認識マークは、略“＋”字型の回路
    パターンであることを特徴とする請求項７に記載の半導
    体パッケージ用の回路基板。
  9. 【請求項９】 前記樹脂層の第１面には、前記貫通孔の
    外周縁にグラウンドリングがさらに形成されており、こ
    のグラウンドリングは少なくともひとつの回路パターン
    と連結されたことを特徴とする請求項１に記載の半導体
    パッケージ用の回路基板。
  10. 【請求項１０】 前記サブストリップの外周縁には、前
    記カバーコートの外側に露出された複数個の前記グラウ
    ンドプレーンがさらに形成されており、前記グラウンド
    プレーンは少なくとも一つの回路パターンと連結された
    ことを特徴とする請求項１に記載の半導体パッケージ用
    の回路基板。
  11. 【請求項１１】 半導体チップが配置される多数の貫通
    孔が互いに一定距離離隔され行と列をなして一つのサブ
    ストリップが形成され、多数の前記サブストリップが一
    列に連結されて一つのメインストリップが形成される第
    １面と第２面とを有する略長方形板形状の樹脂層と、 前記貫通孔の外周縁から一定距離離隔された前記樹脂層
    の第１面と第２面または第２面のみに形成される回路パ
    ターンと、 互いに一定距離離隔された前記回路パターン間の前記樹
    脂層の第１面または第２面に形成されて、前記回路パタ
    ーンのあらゆる端部が連結される導電性のバスパターン
    と、 前記回路パターンが形成された前記樹脂層の表面を一定
    厚さでコーティングするカバーコートとを含んでなり、
    前記バスパターン及びこのバスパターンに近接する前記
    樹脂層の一定領域は前記カバーコートの外側に露出させ
    たことを特徴とする半導体パッケージ用の回路基板。
  12. 【請求項１２】 前記カバーコートの外側に露出され、
    前記バスパターン及びこのバスパターンに近接する前記
    樹脂層の一定領域は、パンチングにより除去されてサブ
    スロットが形成される領域であることを特徴とする請求
    項１１に記載の半導体パッケージ用の回路基板。
  13. 【請求項１３】 前記カバーコートの外側に露出され、
    前記バスパターン及びこのバスパターンに近接する前記
    樹脂層の一定領域は、パンチングにより形成される前記
    サブスロットより大きく形成されたことを特徴とする請
    求項１１に記載の半導体パッケージ用の回路基板。
  14. 【請求項１４】 前記バスパターンに連結された前記回
    路パターンを通過する前記カバーコートのコーティング
    ラインは凹凸形状に形成されたことを特徴とする請求項
    １１に記載の半導体パッケージ用の回路基板。
JP2000123164A 1999-06-07 2000-04-24 半導体パッケージ用の回路基板 Expired - Fee Related JP3314304B2 (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR2019990009992U KR20010000254U (ko) 1999-06-07 1999-06-07 반도체 장치용 기판
KR1019990037925A KR100365054B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR1999/P37928 1999-09-07
KR10-1999-0037928A KR100369394B1 (ko) 1999-09-07 1999-09-07 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR1999/P37925 1999-09-07
KR1019990048010A KR100355748B1 (ko) 1999-11-01 1999-11-01 반도체 패키지 제조용 부재
KR1999/P65126 1999-12-29
KR1019990065126A KR20010065254A (ko) 1999-12-29 1999-12-29 반도체 패키지 제조용 부재
KR1999/P48010 1999-12-29
KR1999/U9992 1999-12-29

Publications (2)

Publication Number Publication Date
JP2001007253A JP2001007253A (ja) 2001-01-12
JP3314304B2 true JP3314304B2 (ja) 2002-08-12

Family

ID=27532301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000123164A Expired - Fee Related JP3314304B2 (ja) 1999-06-07 2000-04-24 半導体パッケージ用の回路基板

Country Status (2)

Country Link
US (1) US6512288B1 (ja)
JP (1) JP3314304B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
TW526601B (en) * 2002-01-24 2003-04-01 Siliconware Precision Industries Co Ltd Substrate and fabrication method of the same
KR20030080642A (ko) * 2002-04-10 2003-10-17 삼성전기주식회사 세라믹칩 패키지 제조방법
US20060261957A1 (en) * 2003-08-26 2006-11-23 Ralf God Method for producing bridge modules
DE102004009567B4 (de) * 2004-02-25 2007-01-04 Infineon Technologies Ag Verdrahtungsträger zur Aufnahme von Chips
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100752011B1 (ko) * 2006-04-12 2007-08-28 삼성전기주식회사 패키지 기판의 스트립 포맷 및 그 배열
KR100826354B1 (ko) 2007-03-19 2008-05-02 삼성전기주식회사 패키지 스트립 및 그 배열
US8011950B2 (en) * 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
KR101180635B1 (ko) * 2010-04-26 2012-09-18 주식회사 티엘아이 정전기 손상을 완화하는 단위 테이프 배선기판
US11189610B2 (en) * 2018-06-27 2021-11-30 Advanced Semiconductor Engineering, Inc. Substrate structure and manufacturing process

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5859471A (en) 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
DE69527473T2 (de) 1994-05-09 2003-03-20 Nec Corp Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5491612A (en) * 1995-02-21 1996-02-13 Fairchild Space And Defense Corporation Three-dimensional modular assembly of integrated circuits
TW373308B (en) 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
US5652185A (en) 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5620928A (en) 1995-05-11 1997-04-15 National Semiconductor Corporation Ultra thin ball grid array using a flex tape or printed wiring board substrate and method
GB9515651D0 (en) * 1995-07-31 1995-09-27 Sgs Thomson Microelectronics A method of manufacturing a ball grid array package
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
KR0178255B1 (ko) * 1995-11-17 1999-03-20 황인길 Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법
US6013948A (en) 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
JP3683996B2 (ja) 1996-07-30 2005-08-17 株式会社東芝 半導体装置およびその製造方法
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5894108A (en) 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5835355A (en) 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
US6172419B1 (en) 1998-02-24 2001-01-09 Micron Technology, Inc. Low profile ball grid array package
US6034423A (en) 1998-04-02 2000-03-07 National Semiconductor Corporation Lead frame design for increased chip pinout
US5903052A (en) 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
JP2997746B2 (ja) * 1998-05-27 2000-01-11 亜南半導体株式会社 印刷回路基板
US6100804A (en) 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US6127833A (en) 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
US6262490B1 (en) * 1999-11-05 2001-07-17 Advanced Semiconductor Engineering, Inc. Substrate strip for use in packaging semiconductor chips
US6257857B1 (en) * 2000-01-31 2001-07-10 Advanced Semiconductor Engineering, Inc. Molding apparatus for flexible substrate based package

Also Published As

Publication number Publication date
JP2001007253A (ja) 2001-01-12
US6512288B1 (en) 2003-01-28

Similar Documents

Publication Publication Date Title
US7863757B2 (en) Methods and systems for packaging integrated circuits
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
TWI695468B (zh) 具有屏蔽之積體電路封裝系統以及其製法
US7030469B2 (en) Method of forming a semiconductor package and structure thereof
US7163843B2 (en) Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same
KR100297451B1 (ko) 반도체 패키지 및 그의 제조 방법
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP3314304B2 (ja) 半導体パッケージ用の回路基板
US7413933B2 (en) Integrated circuit package with leadframe locked encapsulation and method of manufacture therefor
US11908805B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
JP2010517303A (ja) ウェハレベルｃｓｐパッケージコンセプト
CN104716053A (zh) 半导体装置的制造方法及半导体装置
CN105575825A (zh) 芯片封装方法及封装组件
US11127645B2 (en) Grounding lids in integrated circuit devices
US20020093095A1 (en) Heat spreader hole pin 1 identifier
JP2955842B2 (ja) 半導体パッケージ
KR100541677B1 (ko) 반도체 패키지장치 및 그 제조 방법
CN112687635A (zh) 半导体设备封装
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
KR20070081007A (ko) 코팅층을 갖는 반도체 칩 패키지와 그 제조 방법
CN101236958B (zh) 半导体封装体
KR100388298B1 (ko) 반도체패키지용 섭스트레이트
US6291260B1 (en) Crack-preventive substrate and process for fabricating solder mask
CN114334912A (zh) 封装结构及其制造方法
CN114093826A (zh) 半导体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees