CN100407578C - 电平转换数字开关 - Google Patents
电平转换数字开关 Download PDFInfo
- Publication number
- CN100407578C CN100407578C CN2003101161854A CN200310116185A CN100407578C CN 100407578 C CN100407578 C CN 100407578C CN 2003101161854 A CN2003101161854 A CN 2003101161854A CN 200310116185 A CN200310116185 A CN 200310116185A CN 100407578 C CN100407578 C CN 100407578C
- Authority
- CN
- China
- Prior art keywords
- voltage
- digital switch
- supply voltage
- logic
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 46
- 230000004044 response Effects 0.000 claims description 21
- 230000011664 signaling Effects 0.000 claims description 5
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 12
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 description 6
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 5
- 101150110298 INV1 gene Proteins 0.000 description 5
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
一种电平转换数字开关，其中开关元件在以不同的逻辑电源电压工作的第一***和第二***之间提供切换和电平转换。在用于第一***的电源电压大于用于第二***的电源电压的情况下，开关元件由一个低于第一***的逻辑电源电压的电压来驱动。在本发明的一种形式中，电平转换数字开关包括在利用第一逻辑电源电压工作的第一***和利用第二逻辑电源电压工作的第二***之间提供双向信号通道的开关元件，包括有产生小于第一逻辑电源电压的第二电源电压的电压选择部分、以及由第二电源电压供电的控制部分，控制部分产生用于开关元件的控制电压，其中控制电压小于第一逻辑电源电压。
Description
技术领域
本发明总体地涉及数字逻辑电平转换，特别涉及在一个具有第一逻辑电源(logic supply)的电路和另一个具有不同的逻辑电源的电路之间进行的数字开关和逻辑电平的转换。
背景技术
双向开关网络经常被用于隔离或连接并行数据界面的端口。这种类型的开关也可以被用于隔离或连接孤立数据线(solitary data line)。这种类型的器件经常被称为“总线开关”，特别是当多个开关被并行使用时。总线开关不仅对隔离特定的器件有用，而且当多于一个器件共享一个特定的总线输出端时，也可以采用它们。在这种类型的结构中，例如，总线开关可以被用于建立多端口存储。
总线开关的其它常见应用包括带电***(live insertion)(热插头(hotplug))应用。在类似这样的应用中的总线开关元件的一种理想特性是，总线开关不会干扰(interface with)总线信号，且总线开关本身也不会招致任何损害。可以想象这种类型的器件被用作多路器(multiplexer)或多路输出选择器(demultiplexer)，其中有多个输入对应于一个单独的输出(或者相反)。
此外，由于可以获得越来越多的混合逻辑电平电路，因此总线开关是一种在利用第一逻辑电源的***和采用第二逻辑电源运行的第二***之间执行逻辑电平转换的方便而廉价的方法。如本领域所知的，可以由单个NMOS晶体管来实现具有低ON电阻的高速双向开关。一种单个的串连式的NMOS总线开关，会将输入电压电平转换成由NMOS晶体管的栅极电压减去其阈值电压确定的输出电压电平。
当在3.3V和2.5V之间或在2.5V和1.8V之间进行电平转换，而电源电压分别为3.3V或2.5V时，这种类型的电路工作得很好。在以上给出的实例中，输出电压将近似于低于第一逻辑电源电压的一个Vtn(NMOS晶体管的阈值电压)，该电压近似等于第二逻辑电源电压。必须考虑到，如果输入电压大于栅极电压减去NMOS的阈值电压(Vgate-Vtn)，就利用单个NMOS晶体管结构在输出端产生箝位。
可能需要将工作于3.3V电源电压的模拟-数字转换器(ADC)连接到采用1.8V电源的数字信号处理器(DSP)上。即使两个器件以不同的逻辑电平工作时，电平转换网络也将允许这两个器件连接。未能采用适当的电平转换会使DSP的输入端受到超载电压并可能导致损坏。
然而，必须考虑到，当进行3.3V和1.8V之间的电平转换时，这种串连式的NMOS晶体管不再能在两个独立的电源电压之间提供所需要的接口。因此，提出了对电平转换总线开关的需求，所述电平转换总线开关即使当逻辑电源之间的差超过特定的阈值时，例如，就像一个单级的逻辑电源电压，也能进行逻辑电平转换。所需要的电平转换开关应该是利用最新的集成电路工艺简单地构成的，但应具有相对少的元件数量，占有最小的死区，并节约电源电流。
发明内容
利用本发明所述的电平转换数字开关可满足所述要求和其它要求，在这种电平转换数字开关中，NMOS晶体管在采用不同的逻辑电源电压工作的第一***和第二***之间提供切换和电平转换。在第一***的电源电压大于第二***的电源电压的情况下，由低于第一***的逻辑电源电压的电压驱动NMOS晶体管的栅极。
根据本发明的一个方面，一种改进的数字开关包括开关元件，该开关元件在采用第一逻辑电源电压工作的第一***和采用第二逻辑电源电压工作的第二***之间提供双向信号通道。提供用于开关元件的控制电压的驱动电路和选择逻辑部分，其中控制电压小于第一逻辑电源电压，所述驱动电路包括：产生小于第一逻辑电源电压的第二电源电压的电压选择部分；和由第二电源电压供电的控制部分，控制部分产生用于开关元件的控制电压。所述选择逻辑部分响应第一选择逻辑控制输入而选择第一电平转换模式，其中开关元件在第一***和第二***之间进行电平转换，而且所述选择逻辑部分响应第二选择逻辑控制输入而选择第二电平转换模式，其中开关元件在第一***和第二***之间进行电平转换。
开关元件优选地包括NMOS晶体管，且第二逻辑电源电压的幅度低于第一逻辑电源电压。其中驱动电路包括产生低于第一逻辑电源电压的第二电源电压的电压选择部分，以及一个由第二电源电压供电的控制部分，所述控制部分产生用于开关元件的控制电压。所述电压选择部分优选地包括NMOS晶体管，该NMOS晶体管的漏极耦合到数字开关电源电压，且在其源极上提供低于数字开关电源电压近似一个NMOS阈值电压第二电源电压。
在本发明的另一种形式中，控制部分包括至少部分地由第二电源电压供电的逻辑电路，以使逻辑电路输出端的控制电压响应开关控制输入信号在第二电源电压和数字开关电源参考电位之间进行切换(toggle)。至少部分地由第二电源电压供电的逻辑电路优选地包括至少一个反相器。通常，数字开关电源参考电位是地，但当控制部分被配置成在分路电源(split supply)下工作时，其也可以是负电源电压。
在本发明的又一种形式中，NMOS晶体管的漏极可以耦合到数字开关电源上，且NMOS晶体管的栅极可以耦合到一个不同于数字开关电源电压的电压上。优选地，所述的不同于数字开关电源电压并耦合到NMOS晶体管的栅极上的电压，相对独立于温度变化和数字开关电源电压的幅度变化。
改进的数字开关还可以包括选择逻辑部分，所述选择逻辑部分响应选择逻辑控制输入信号，在近似等于数字开关电源电压的第二电源电压和小于数字开关电源电压近似一个NMOS阈值电压的第二电源电压之间进行选择。
优选地，选择逻辑部分响应第一选择逻辑控制输入选择第一电平转换模式，其中开关元件在具有逻辑电源电压Vcc1的第一***和具有近似等于Vcc1-Vtn逻辑电源电压Vcc2的第二***之间执行电平转换；并响应第二选择逻辑控制输入选择第二电平转换模式，其中开关元件在具有逻辑电源电压Vcc1的第一***和具有近似等于Vcc1-2*Vtn的逻辑电源电压Vcc2的第二***之间进行电平转换，这里Vtn近似等于NMOS晶体管的阈值电压。
根据本发明的另一方面，电平转换数字开关包括：开关元件，该开关元件在利用第一逻辑电源电压工作的第一***和在利用第二逻辑电源电压工作的第二***之间提供双向数字通道；驱动电路，该驱动电路包括电压选择部分，该电压选择部分包括NMOS晶体管，该NMOS晶体管的漏极耦合到数字开关电源电压，并在其源极提供低于数字开关电源电压近似一个NMOS阈值电压的第二电源电压；以及包括至少部分地由第二电源电压供电的逻辑电路的控制部分，所述控制部分产生用于开关元件的控制电压，其中控制电压响应开关控制输入信号，在第二电源电压和数字开关电源参考电位之间进行切换。
根据本发明的另一个方面，电平转换数字开关包括NMOS晶体管开关元件，该NMOS晶体管开关元件在利用第一逻辑电源电压工作的第一***和利用第二逻辑电源电压工作的第二***之间提供双向信号通道；驱动电路，该驱动电路包括电压选择部分，该电压选择部分包括NMOS晶体管，该NMOS晶体管的漏极耦合到数字开关电源电压，并在其源极提供低于数字开关电源电压近似一个NMOS阈值电压的第二电源电压；包括有至少部分地由第二电源电压供电的逻辑电路的控制部分，所述控制部分产生用于开关元件的控制电压，其中控制电压响应开关控制输入信号，在第二电源电压和数字开关电源参考电位之间进行切换；以及选择逻辑部分，所述选择逻辑部分响应选择逻辑控制输入信号，在近似等于数字开关电源电压的第二电源电压和小于数字开关电源电压近似一个NMOS阈值电压的第二电源电压之间进行选择。
通过以下的说明和附图，将会明白本发明的其它目的、特征和优点。
附图说明
图1示出了一种先前技术的电平转换数字开关；
图2表示根据本发明所述的电平转换数字开关的一种实施例；
图3是根据本发明所述的电平转换开关的一种替代实施例；
图4是根据本发明所述的执行数字开关和逻辑转换的网络的电路原理图；
图5中的图表表示图4的输出电压如何随着输入电压的增加而被钳位的；
图6是典型的CMOS反相器的电路原理图；以及
图7示出了图4的网络的选择逻辑部分。
具体实施方式
以下描述了一种与先前技术相比具有独特优点的电平转换数字开关。图1示出了一种先前技术的电平转换数字开关，所述开关总体地由标号100来表示。利用这种先前技术的电路100，单片的NMOS总线开关MN1 101提供了随着输入电压而变化的输出电压，直至Vgate-Vtn值。随着输入电压的进一步增加，输出电压被钳位在Vgate-Vtn。
如图1所示，在节点A的输入电压是Vcc1，该输入电压是用于***1102的逻辑电源电压。由于Vgate等于用于***1 102的逻辑电源电压，节点B的输出电压(用于***2 103的电源电压)可以通过从Vcc1电压减去大约0.8伏的NMOS阈值电压而计算出来。当在3.3V和2.5V之间，或2.5V和1.8V之间执行电平转换时，此电路100可以工作得很好，这里电源电压(Vcc)分别为3.3V或2.5V，但当必要的电平转换不再是大约Vtn，而是代之以接近于2*Vtn时，电路100就不胜任了。
当在3.3V和1.8V之间执行电平转换时，对于3.3V的电源电压，有必要产生一个低于Vcc的电压以驱动NMOS的栅极MN1，以便在A和B之间实现所需要的电平转换。图2示出了采用第二个NMOS晶体管MN2201产生第二电源电压Vx 202，这是一个低于Vcc 203的NMOS阈值电压。电压Vcc 203可以被称为数字开关电源电压。Vx 202被用作反相器INV1 204的正电源电压。当然，对于正常的操作，NMOS晶体管MN2 201需要适当的稳定偏置，这是由通过具有Ibias值的电流源205来提供的。实际上，此电流源205将由一个电流镜像电路来实现，这在本领域中已公知。
当NMOS晶体管MN1 101处于ON时，INV1 204的输出将是Vx202，此电压Vx 202驱动晶体管MN1 101的栅极104。这样可允许在节点A和B之间进行电压转换，使节点B具有最大电压为Vx 202减去一个NMOS阈值电压，或者为Vtn。实际上，节点B的电压为比Vcc 203低的2*Vtn。此结构允许从3.3V到1.8V的逻辑电平转换。节点A和B是可以互换的，这使得图2的电路成为双向的。
在图3的电路中，独立电压Vgen 301被加在晶体管MN2 201的栅极上，并被设计成在不同的电源和温度条件下提供优化的性能。Vgen 301通常由产生与电源电压变化或温度变化无关的固定输出电压的电路来提供。例如，Vgen 301可以由标准的电压调节器或基准电压IC来实现。要求使Vgen 301尽可能与参数变化无关，因为MN2 201的栅极电压越稳定会导致Vx 202越稳定，这进而将在输出端产生所能看到的更少的电压变化。当然，由于这个原因，“更稳定”意味着更少地依赖于温度和数字开关电源电压Vcc 203。
图4是根据本发明所述的执行数字开关和逻辑转换的网络的简易原理图。MN3 401是在节点A和B之间执行实际的电平转换的开关。Vgate电压402决定了可以从网络的输出端获得的最大输出电压，具体地说是Vgate-Vtn。当然，在此情况下的阈值电压，是指执行实际开关任务的NMOS晶体管MN3 401的阈值电压。
控制输入BE 403判断晶体管MN3 401是ON还是OFF。在此示例性的实施例中，控制信号BE 403通过一连串三个反相器INV1 404、INV2405、和INV3 406传输，但是可以采用不同数量的反相器。事实上，经其传递控制输入信号BE 403的逻辑电路，可以通过其它逻辑元件来构造，例如，本领域公知的的与门和或门。
在本发明的优选实施方式中，INV3 406比INV2 405占有更大的死区(die area)，且INV2 405大于INV1 404。尺寸的顺次增大使得INV3 406成为一个大得足以驱动大型NMOS晶体管MN3 401的栅极的反相器。反相器INV3 406是由芯片上(on-chip)产生的电压(即，Vx407)来供电的。要指出的是，这种反相器的渐次尺寸增加只是设计实践中的惯例，而并非为满足本发明功能的需要。
尽管很明显，反相器INV3 406响应控制输入信号BE 403在Vx407和地之间切换，反相器或其它传递控制输入信号BE 403的逻辑电路也可以被配置成在分路电源(split power supply)下工作。在此情况下，由于电路的控制部分现在由第二电源电压Vx 407和负电源电压Vss来供电(图4中没有示出)，反相器INV3 406(或其它的被选作驱动NMOS晶体管MN3 401的器件)的输出，将响应控制输入信号BE 403，在Vx和Vss之间切换。作为一般原则，可以说反相器INV3 406在第二电源电压和数字开关电源参考电位之间切换。对于单电源工作，这种数字开关电源参考电位是地。对于分路电源工作，所述数字开关电源参考电位是负电源电压。
晶体管MN0 408和MN1 409与晶体管C0 401一起用于产生Vx 407。如以下将详细描述的，SELB(图7中的701)控制是MN0 408和MN1 409，还是MP0(图7中的703)为ON。就通道尺寸而言，MN1 409是一个非常小的器件，该器件设定通过MN0 408偏置电流。然后MN0 408将电压Vx 407钳位在Vcc-Vtn，此电压Vx 407然后被用作用于INV3 406的电源。由于INV3 406是一个标准的反相器，与Vgate 402相对应的INV3406的输出，根据控制电压输入BE 403在零伏特和Vx 407之间进行切换。因此，提出了一种用于改变MN3 401的栅极上的电压Vgate 402的方法。电压Vx 407也可以被用作其它反相器的电源，且也可以用于为其它电路供电。
图7示出了图4的网络的选择逻辑部分。数字输入信号SELB 701决定了图4的网络是执行3.3V至2.5V之间的转换，还是执行3.3V至1.8V之间的转换(假定采用3.3V电源)。当SELB 701处于HIGH逻辑状态时，图4的网络被构造成执行3.3V至2.5V的转换。当SELB处于LOW逻辑状态时，图4的网络执行3.3V至1.8V之间的转换。
当SELB为HIGH时，晶体管MP0 703为ON。这意味着Vx 407通过晶体管MP0 703被钳位(is tied to)于Vcc 411。对于-Vcc的栅极-源极电压(gate-to-source)Vgs，MP0 703是完全地ON。由于MP0 703被有意地构造成具有大的通道面积(channel area)，因此跨越它的电压降将很小。这意味着Vx 407将近似等于Vcc，且这是加在INV3(图4中的406)上的电源电压。
另一方面，当SELB 701处于LOW逻辑状态时，MN0 408和MN1 409为ON。MN1 409被用于建立通过MN0 408的偏置电流。Vx 407然后被设定为Vcc-Vtn0(MN0 408的阈值电压)。这是因为MN0 408的电平转换作用。此电压Vx 407，为Vcc-Vtn0，就是以后被用作用于INV3的电源的电压(图4中的406)。
MN1 409只是在建立偏置电流，以使MN0 408具有一个通过它的已知的Ids(漏极-源极电流)。此偏置电流可以例如利用一个晶体管或一个电流源来产生。C0 410是一个大电容，当瞬态电流可能很大时，用于在切换期间保持Vx 407尽可能稳定。在所述大的切换电流期间，电压Vx407会变化，但C0 410起着一个“储能电路”的作用，以保持该电压Vx 407尽可能稳定。尽管优选地包括电容C0 410，但所述电路在没有C0 410的情况下也将工作。
一种典型的反相器，例如反相器INV1 404、INV2 405、和INV3 406的电原理图如图6所示，并总体上由标号600表示。每个反相器的特征是P沟道MOSFET 601与电源电压603耦合，再进而将N沟道MOSFET602耦合到地。输入信号604同时耦合到器件601、602，而输出信号605从两个器件漏极的连接点处被引出。
当施加HIGH输入信号604时，晶体管601将处于OFF，且晶体管602将处于ON，从而产生了接近零伏特的逻辑低输出信号。反之，出现在输入端604的LOW逻辑电平将会导通晶体管601，并截止晶体管602。因此，输入电压605将是一个近似等于电源电压603的逻辑HIGH电平信号。
图示在图5中的曲线图表示当输入电压501(图4中的节点A)从零伏特斜线增加到3.3伏特时，输出电压502(图4中的节点B)是如何被钳位于大约1.8伏特的。对产生图5所示曲线的图4网络的模拟，是基于对所有电路元件的额定工作模式(nominal models)、Vcc等于3.3V、且温度为25℃的条件进行的。
这里已经描述了一种与先前技术相比具有独特优点的电平转换数字开关。很明显，对于所述技术领域内的技术人员而言，可以在不脱离本发明的精髓和范围的情况下可进行修改。因此，并不试图对本发明进行限定，除非可能必须考虑到附加的权利要求书。
Claims (27)
1.一种改进的数字开关，包括在利用第一逻辑电源电压工作的第一***和利用第二逻辑电源电压工作的第二***之间提供双向信号通道的开关元件，并进一步包括：
提供用于开关元件的控制电压的驱动电路，其中控制电压小于第一逻辑电源电压，所述驱动电路包括：
产生小于第一逻辑电源电压的第二电源电压的电压选择部分；和
由第二电源电压供电的控制部分，控制部分产生用于开关元件的控制电压；以及
选择逻辑部分，所述选择逻辑部分响应第一选择逻辑控制输入而选择第一电平转换模式，其中开关元件在第一***和第二***之间进行电平转换，而且所述选择逻辑部分响应第二选择逻辑控制输入而选择第二电平转换模式，其中开关元件在第一***和第二***之间进行电平转换。
2.如权利要求1所述的改进的数字开关，其特征在于所述第二逻辑电源电压在幅度上低于第一逻辑电源电压。
3.如权利要求1所述的改进的数字开关，其特征在于所述开关元件包括NMOS晶体管。
4.如权利要求1所述的改进的数字开关，其特征在于所述电压选择部分包括NMOS晶体管，该NMOS晶体管的漏极耦合到数字开关电源电压，且在其源极提供比所述数字开关电源电压低一个NMOS阈值电压的第二电源电压。
5.如权利要求4所述的改进的数字开关，其特征在于所述控制部分包括至少部分地由第二电源电压供电的逻辑电路，以使逻辑电路输出端的控制电压响应开关控制输入信号，在第二电源电压和数字开关电源参考电位之间切换。
6.如权利要求5所述的改进的数字开关，其特征在于至少部分地由所述第二电源电压供电的所述逻辑电路包括至少一个反相器。
7.如权利要求5所述的改进的数字开关，其特征在于所述数字开关电源参考电位是地。
8.如权利要求5所述的改进的数字开关，其特征在于所述控制部分至少部分地被构造成工作于分路电源下，且数字开关电源参考电位是负电源电压。
9.如权利要求4所述的改进的数字开关，其特征在于所述NMOS晶体管的漏极耦合到数字开关电源电压，且所述NMOS晶体管的栅极耦合到与所述数字开关电源电压不同的电压。
10.如权利要求9所述的改进的数字开关，其特征在于不同于所述数字开关电源电压并耦合到NMOS晶体管的栅极的所述电压，相对地独立于温度变化以及所述数字开关电源电压的幅度变化。
11.如权利要求4所述的改进的数字开关，还包括选择逻辑部分，该选择逻辑部分响应选择逻辑控制输入信号，在等于所述数字开关电源电压的第二电源电压和低于所述数字开关电源电压一个NMOS阈值电压的第二电源电压之间进行选择。
12.如权利要求11所述的改进的数字开关，其特征在于在所述第一电平转换模式中，开关元件在具有逻辑电源电压Vcc1的第一***和具有等于Vcc1-Vtn的逻辑电源电压Vcc2的第二***之间进行电平转换，而且在所述第二电平转换模式中开关元件在具有逻辑电平Vcc1的第一***和具有等于Vcc1-2*Vtn的逻辑电平Vcc2的第二***之间进行电平转换，这里Vtn等于NMOS晶体管的阈值电压。
13.一种电平转换数字开关，包括：
开关元件，该开关元件在利用第一逻辑电源电压工作的第一***和利用第二逻辑电源电压工作的第二***之间提供双向信号通道；和
驱动电路，该驱动电路包括：
电压选择部分，该电压选择部分包括NMOS晶体管，该NMOS
晶体管的漏极耦合到数字开关电源电压，且在其源极上提供低于所述数字开关电源电压一个NMOS阈值电压的第二电源电压；和
控制部分，该控制部分包括至少部分地由第二电源电压供电的逻辑电路，所述控制部分产生用于开关元件的控制电压，其中控制电压响应开关控制输入信号，在第二电源电压和数字开关电源参考电位之间进行切换。
14.如权利要求13所述的电平转换数字开关，其特征在于所述第二逻辑电源电压在幅度上低于第一逻辑电源电压。
15.如权利要求13所述的电平转换数字开关，其特征在于所述开关元件包括NMOS晶体管。
16.如权利要求13所述的电平转换数字开关，其特征在于所述至少部分地由第二电源电压供电的逻辑电路包括至少一个反相器。
17.如权利要求13所述的电平转换数字开关，其特征在于上述数字开关电源参考电位是地。
18.如权利要求13所述的电平转换数字开关，其特征在于所述控制部分被配置成至少部分地工作于分路电源，且数字开关电源参考电位是负电源电压。
19.如权利要求13所述的电平转换数字开关，其特征在于所述NMOS晶体管的漏极耦合到数字开关电源电压，且NMOS晶体管的栅极耦合到不同于所述数字开关电源电压的电压。
20.如权利要求19所述的电平转换数字开关，其特征在于不同于所述数字开关电源电压并耦合到NMOS晶体管的栅极的所述电压相对独立于温度变化和所述数字开关电源电压的幅度变化。
21.如权利要求13所述的电平转换数字开关，还包括选择逻辑部分，该选择逻辑部分响应选择逻辑控制输入信号，在等于所述数字开关电源电压的第二电源电压和低于所述数字开关电源电压一个NMOS的阈值电压的第二电源电压之间进行选择。
22.如权利要求21所述的电平转换数字开关，其特征在于所述选择逻辑部分响应第一选择逻辑控制输入而选择第一电平转换模式，其中开关元件在具有逻辑电源电压Vcc1的第一***和具有等于Vcc1-Vtn的逻辑电源电压Vcc2的第二***之间进行电平转换，而且所述选择逻辑部分响应第二选择逻辑控制输入而选择第二电平转换模式，其中开关元件在具有逻辑电源电压Vcc1的第一***和具有等于Vcc1-2*Vtn的逻辑电源电压Vcc2的第二***之间进行电平转换，这里Vtn等于NMOS晶体管的阈值电压。
23.一种电平转换数字开关，其包括：
第一NMOS晶体管开关元件，其在利用第一逻辑电源电压工作的第一***和利用第二逻辑电源电压工作的第二***之间提供一种双向信号通道；以及
驱动电路，该驱动电路包括：
电压选择部分，该电压选择部分包括第二NMOS晶体管，该第二NMOS晶体管的漏极耦合到数字开关电源电压，且在源极上提供低于所述数字开关电源电压一个第二NMOS晶体管的阈值电压的第二电源电压；和
控制部分，该控制部分包括至少部分地由第二电源电压供电的逻辑电路，所述控制部分产生用于开关元件的控制电压，其中控制电压响应开关控制输入信号在第二电源电压和数字开关电源参考电位之间进行切换；以及
选择逻辑部分，其响应选择逻辑控制输入信号，在等于所述数字开关电源电压的第二电源电压和低于所述数字开关电源电压一个NMOS阈值电压的第二电源电压之间进行选择。
24.如权利要求23所述的电平转换数字开关，其特征在于所述第二逻辑电源电压在幅度上低于第一逻辑电源电压。
25.如权利要求23所述的电平转换数字开关，其特征在于所述数字开关电源参考电位是地。
26.如权利要求23所述的电平转换数字开关，其特征在于所述控制部分至少部分地被配置成工作于分路电源，且数字开关电源参考电位是负电源电压。
27.如权利要求23所述的电平转换数字开关，其中所述选择逻辑部分响应第一选择逻辑控制输入而选择第一电平转换模式，其中开关元件在具有逻辑电源电压Vcc1的第一***和具有等于Vcc1-Vtn的逻辑电源电压Vcc2的第二***之间执行电平转换，并且所述选择逻辑部分响应第二选择逻辑控制输入而选择第二电平转换模式，其中开关元件在具有逻辑电源电压Vcc1的第一***和具有等于Vcc1-2*Vtn的逻辑电源电压Vcc2的第二***之间执行电平转换，这里Vtn等于第二NMOS晶体管的阈值电压。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30206402A | 2002-11-22 | 2002-11-22 | |
| US10/302,064 | 2002-11-22 | ||
| US10/355,453 US6771095B1 (en) | 2002-11-22 | 2003-01-31 | Level translating digital switch |
| US10/355,453 | 2003-01-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1512670A CN1512670A (zh) | 2004-07-14 |
| CN100407578C true CN100407578C (zh) | 2008-07-30 |
Family
ID=32716817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2003101161854A Expired - Fee Related CN100407578C (zh) | 2002-11-22 | 2003-11-19 | 电平转换数字开关 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4467959B2 (zh) |
| CN (1) | CN100407578C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359502C (zh) * | 2005-07-21 | 2008-01-02 | 深圳创维－Rgb电子有限公司 | 混合逻辑电平双向总线转换器及连接方法 |
| WO2007113765A1 (en) * | 2006-03-31 | 2007-10-11 | Nxp B.V. | Method and system for a signal driver using capacitive feedback |
| CN103138737A (zh) * | 2011-12-02 | 2013-06-05 | 大陆汽车电子(芜湖)有限公司 | 单通道多电平输入电路及方法 |
| EP3379274B1 (en) * | 2017-03-23 | 2021-04-28 | Rohde & Schwarz GmbH & Co. KG | Multi-level logic analyzer for analyzing multi-level digital signals and method for operating a multi-level logic analyzer for analyzing multi-level digital signals |
| US10063225B1 (en) * | 2017-06-11 | 2018-08-28 | Nanya Technology Corporation | Voltage switching device and method |
| CN107991981B (zh) * | 2017-12-05 | 2019-09-20 | 迈普通信技术股份有限公司 | 一种业务单板和电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
| CN1144003A (zh) * | 1994-12-02 | 1997-02-26 | 菲利浦电子有限公司 | 包括数据通信总线的电路 |
| CN1177857A (zh) * | 1996-04-23 | 1998-04-01 | 摩托罗拉公司 | 双向电压变换器 |
| US6154057A (en) * | 1998-12-07 | 2000-11-28 | Motorola, Inc. | Bi-directional voltage translator |
-
2003
- 2003-11-19 CN CN2003101161854A patent/CN100407578C/zh not_active Expired - Fee Related
- 2003-11-21 JP JP2003392454A patent/JP4467959B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
| CN1144003A (zh) * | 1994-12-02 | 1997-02-26 | 菲利浦电子有限公司 | 包括数据通信总线的电路 |
| CN1177857A (zh) * | 1996-04-23 | 1998-04-01 | 摩托罗拉公司 | 双向电压变换器 |
| US6154057A (en) * | 1998-12-07 | 2000-11-28 | Motorola, Inc. | Bi-directional voltage translator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004180303A (ja) | 2004-06-24 |
| JP4467959B2 (ja) | 2010-05-26 |
| CN1512670A (zh) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7061299B2 (en) | Bidirectional level shifter | |
| KR101993192B1 (ko) | 다중 전압 입력 버퍼 | |
| US20060097769A1 (en) | Level shift circuit and semiconductor circuit device including the level shift circuit | |
| CN103684412A (zh) | 电平移位装置 | |
| JPH1084274A (ja) | 半導体論理回路および回路レイアウト構造 | |
| US9705502B2 (en) | Power switch control between USB and wireless power system | |
| EP1428317A2 (en) | High voltage cmos output driver in low voltage process | |
| TWI276304B (en) | Active voltage level bus switch (or pass gate) translator | |
| CN103856205A (zh) | 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法 | |
| CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
| US7724069B1 (en) | Analog switch for operation outside power rails with low supply current | |
| JPH10322192A (ja) | レベル変換回路 | |
| CN100407578C (zh) | 电平转换数字开关 | |
| CN105577165B (zh) | 一种io接口电平转换电路及io接口电平转换方法 | |
| US6717456B2 (en) | Level conversion circuit | |
| JP6871519B2 (ja) | 半導体集積回路 | |
| CN101026376A (zh) | 低输入电压的高效能电压电位转换电路 | |
| EP1437815A1 (en) | Power supply voltage selection circuit | |
| CN106160717B (zh) | 传输门电路 | |
| KR100647418B1 (ko) | 분리 소자로 사용 가능한 레벨 변환기 출력 버퍼 회로 | |
| CN203193605U (zh) | 用于驱动高压器件的驱动电路 | |
| CN103988384A (zh) | 具有真反向电流阻断的双通道电源 | |
| CN216313071U (zh) | 一种led彩灯灯串数据输出口电平转换驱动电路 | |
| JP4810338B2 (ja) | レベル変換バススイッチ | |
| US6771095B1 (en) | Level translating digital switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080730 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |