DE69423252T2

DE69423252T2 - Umwandlungsvorrichtung zwischen Asynchronen- und Synchronen Übertragungsverfahren

Info

Publication number: DE69423252T2
Application number: DE69423252T
Authority: DE
Inventors: Marc Dieudonne; Jean-Pierre Glon
Original assignee: Alcatel SA
Current assignee: Alcatel Lucent SAS
Priority date: 1993-01-29
Filing date: 1994-01-25
Publication date: 2000-11-09
Anticipated expiration: 2014-01-26
Also published as: FR2701180B1; DE69423252D1; AU5382894A; FR2701180A1; AU673026B2; CA2128458A1; EP0609137A1; EP0609137B1; ATE190455T1; ES2144492T3; US5521915A

Description

Die Erfindung betrifft: eine Vorrichtung zur Zellularisierung von synchronen digitalen Kanälen, eine Vorrichtung zur Dezellularisierung von synchronen digitalen Kanälen, ein Vermittlungszentrum für synchrone digitale Kanäle, das solche Vorrichtungen zur Zellularisierung und Dezellularisierung umfaßt, und ein Vermittlungszentrum für asynchrone digitale Kanäle, das gestattet, von einer Vorrichtung zur Zellularisierung erzeugte Zellen zu anderen Vermittlungszentren zu leiten.[0001]
In einem synchronen Netz werden die digitalen Kanäle von synchronen Multiplexen, beispielsweise mit einer Datenrate von 2,048 Mbit/s getragen, die in rekurrenten Rahmen mit einer festgelegten Rahmenperiode organisiert sind, und die zu Zeitintervallen mit festgelegten Dauern zerschnitten werden. Ein Abtastwert jedes synchronen Kanals wird durch ein Binärwort dargestellt, das in einem Zeitintervall angeordnet ist, das im Rahmen eine feste Position einnimmt. Bei einem asynchronen Netz werden Binärinformationen eines logischen Kanals von Paketen mit asynchronem Übertragungsmodus, die Zellen genannt werden, mit einer festgelegten Länge getragen und weisen einen Kopf auf, der den von der Zelle getragenen logischen Kanal kennzeichnet.[0002]
Im gegenwärtigen Stand der Technik, wie beispielsweise aus der Druckschrift EP-A-0 488 399 bekannt, sind die synchronen Telekommunikationsnetze von den asynchronen Netzen deutlich getrennt. Wenn ein asynchrones Netz in einem synchronen Telekommunikationsnetz verfügbare, herkömmlich Dienste braucht, verwendet es eine zwischen diesen beiden Netzen angeordnete Brücke.[0003]
Eine Brücke führt eine Zellularisierung aus, die darin besteht, in einer Trägerzelle eines logischen Kanals Binärworte anzuordnen, die jeweils einen Abtastwert eines synchronen Kanals darstellen, um diese Informationen vom synchronen Netz zum asynchronen Netz übertragen zu können. Die Brücke führt auch eine Dezelluarisierung aus, die darin besteht, aus jeder von der Brücke empfangenen Zelle Binärworte zu extrahieren, die jeweils einen Abtastwert eines synchronen Kanals entsprechen, und einen synchronen Leitmultiplex wiederherzustellen, der rekurrenten Rahmen mit einer festgelegten Periode organisiert ist, wobei jeder Rahmen aus Zeitintervallen besteht, der jeweils verschiedene synchrone Kanäle trägt. Die Brücke ordnet in diesen Zeitintervallen die Binärworte an, die jeweils diesen synchronen Wegen entsprechen.[0004]
In Europa werden die synchronen digitalen Kanäle von synchronen Multiplexen mit einer Datenrate von 2,048 Mbit/s getragen, die in rekurrenten Rahmen mit einer Periode von 125 Mikrosekunden organisiert sind. Jeder Rahmen wird in 32 Zeitintervalle zerschnitten, die jeweils ein Oktett tragen, das einem Kanal mit einer Datenrate von 64 kb/s entspricht. Nach einem genormten Format weist jede asynchrone Übertragungszelle 5 Kopfoktetts und 48 Nutzdatenoktetts. Die Vorrichtung zur Zellularisierung einer Brücke könnte somit jede Zelle bilden, indem sie in dieser 48 Oktetts anordnet, die 48 aufeinanderfolgende Abtastwerte des selben synchronen Kanals darstellen. Tatsächlich ordnet die in einer solchen Brücke verwendete Vorrichtung zur Zellularisierung beispielsweise nur zwei zum selben Kanal gehörige Oktetts an, was einer Zellularisierungsdauer von 0,25 ms entspricht, weil die Mitteilung Q551 des CCITT die Verzögerung der Hin- und Rücklaufdurchquerung eines synchronen Netzes auf 1 ms begrenzt. Die Vorrichtung zur Zellularisierung und Dezellularisierung einer solchen Brücke ruft somit eine Gesamtverzögerung von 0,5 ms hervor, die die Vorschriften der Mitteilung Q551 beachtet, aber die zu einer Verschwendung von Res sourcen führt, da ja jede Zelle 46 nicht genutzte Oktetts aufweist.[0005]
Die Entwicklung von Vermittlungszentren mit asynchronem Übertragungsmodus gestattet nun, ihre Verwendung im Inneren der selben synchronen Netze mit dem Zweck ins Auge zu fassen, Vermittlungszentren für synchrone Kanäle zu geringen Kosten aufzubauen. In der Tat gestattet die äußerst hohe Datenrate der asynchronen Multiplexe, die von asynchronen Koppelnetzen verarbeitet werden, die Vermittlung einer sehr großen Anzahl von synchronen Kanälen mit einer viel stärker verringerten Ausrüstung als diejenige, die herkömmlicherweise in einem Vermittlungszentrum für synchrone Kanäle verwendet wird, ins Auge zu fassen. Es stellt sich somit das Problem, die synchronen Kanäle in asynchrone Kanäle umzuwandeln und nach der Vermittlung die asynchronen Kanäle wieder in synchrone Kanäle umzuwandeln. Die bekannte Vorrichtung zur Zellularisierung, die im oben erwähnten Brückentyp verwendet wird, paßt aufgrund der Ressourcenverschwendung, die die sehr geringe Auffüllung jeder von einer solchen Vorrichtung zur Zellularisierung erzeugten Zelle bildet, für diese Anwendung nicht.[0006]
Die im Prioritätsintervall veröffentlichte Druckschrift WO 94/11975, veröffentlicht am 26. Mai 1994, beschreibt eine Vorrichtung, zur Zellularisierung von synchronen digitalen Kanälen zu Zellen mit asynchronem Übertragungsmodus, wobei diese synchronen Kanäle von synchronen Multiplexen getragen werden, die in rekurrenten Rahmen mit einer festgelegten Rahmenperiode organisiert sind und die zu Zeitintervallen mit festgelegten Dauern zerschnitten werden. Ein Abtastwert jedes Kanals wird durch ein Binärwort dargestellt, das in einem Zeitintervall angeordnet ist, das im Rahmen eine feste Position einnimmt. Diese Vorrichtung weist Mittel auf, um in der selben Zelle, Träger eines logischen Kanals, Binärworte anzuordnen, die jeweils eine Vielzahl von verschiedenen synchronen Kanälen darstellen, die fähig sind, von diesem logischen Kanal getragen zu werden.[0007]
Sie verliert keine Zeit, um auf Binärworte zu warten, die mehreren aufeinander folgenden Abtastwerten des selben Kanals entsprechen. Sie ordnet in der selben Zelle Binärworte an, die während der selben Rahmenperiode verfügbar sind, aber Abtastwerte von verschiedenen Kanälen darstellen. Sie gestattet somit ein viel stärkeres Auffüllen jeder Zelle, da ja das Auffüllen einer Zelle bis zu 100% erreichen kann, wenn es während der betrachteten Rahmenperiode genügend synchrone Kanäle gibt, die von dem logischen Kanal geleitet werden können, der von der betrachteten Zelle getragen wird.[0008]
Ziel der Erfindung ist es, einen besonderen Aufbau für diese Vorrichtung zur Zellularisierung und einen Aufbau für diese Vorrichtung zur Dezellularisierung vorzuschlagen.[0009]
Ein erster Gegenstand der Erfindung ist eine Vorrichtung zur Zellularisierung von synchronen digitalen Kanälen zu Zellen mit asynchronem Übertragungsmodus, wobei diese synchronen Kanäle von synchronen Multiplexen getragen werden, die in rekurrenten Rahmen mit einer festgelegten Rahmenperiode organisiert sind, und wobei diese Rahmen zu Zeitintervallen mit festgelegten Dauern zerschnitten werden, wobei ein Abtastwert jedes Kanals durch ein Binärwort dargestellt wird, das in einem Zeitintervall angeordnet ist, das im Rahmen eine feste Position einnimmt, wobei diese Zellen Binärwörter tragen, die jeweils eine Vielzahl von verschiedenen asynchronen Kanälen darstellten; dadurch gekennzeichnet, daß die Vorrichtung zur Zellularisierung aufweist:[0010]
- einen Eingangsspeicher zum Speichern der Abtastwerte aller synchronen Kanäle jedes Rahmen je nachdem, wie sie empfangen werden;
- Speicher zur Bildung von Zellen, der sequentiell gelesen wird, um eine sequentielle Wiederherstellung der Zellen mit asynchronen Multiplexen zu leisten;
- einen Zellennamenspeicher, um für jede Zelle wenigstens zu speichern:
- einen Zellenkopf, der dieser Zelle zugeordnet ist;
- ein Wort, das angibt, auf welchem asynchronen Multiplex diese Zelle wiederhergestellt werden muß;
- eine Anfangsleseadresse;
- eine Schreibadresse;
- einen Markierungsspeicher, der die Verteilung der synchronen Kanäle in den asynchronen logischen Kanälen betreffende Markierungsinformationen enthält; wobei diese Informationen die Form einer Verbindungsliste haben; wobei der Markierungsspeicher an einer Anfangsleseadresse gelesen wird, die vom Zellennamenspeicher geliefert wird, um eine neue Leseadresse in diesem Eingangsspeicher zu liefern; wobei der Markierungsspeicher eine Anzahl von Seiten gleich der maximalen Anzahl der Zellen aufweist, die während einer Rahmenperiode übertragen werden können, und jede Seite gleich den Nutzlastoktetts einer Zelle entspricht;
- eine Steuerschaltung zum Übertragen der Oktetts vom Eingangsspeicher zu einem dieser Speicher zur Bildung von Zellen mit Leseadressen, die vom Zellennamenspeicher geliefert werden.
[0011] Nach einer besonderen Ausführungsform ist die erfindungsgemäße Zellularisierungsvorrichtung zum Vermitteln und Zusammensetzen von synchronen digitalen Kanälen zu Zellen mit fester Länge, dadurch gekennzeichnet, daß die Steuerschaltung eine feste Anzahl von Oktetts vom Eingangsspeicher zu den Speichern zur Bildung von Zellen überträgt, um jede Zelle in diesen Speichern zur Bildung von Zellen zu bilden.
[0012] Nach einer besonderen Ausführungsform ist die erfindungsgemäße Zellularisierungsvorrichtung zum Vermitteln und Zusammensetzen von synchronen digitalen Kanälen zu Zellen mit variabler Länge, dadurch gekennzeichnet, daß
- sie Mittel zum Bestimmen der Länge jeder Zelle und Routingdaten in Abhängigkeit vom zu leitenden Verkehr aufweist;
- die Steuerschaltung eine Anzahl von Oktetts, die der bestimmten Länge für eine Zelle entspricht, vom Eingangsspeicher zu den Speichern zur Bildung von Zellen überträgt, um diese Zelle in den Speichern zur Bildung von Zellen zu bilden.
[0013] Ein zweiter Gegenstand der Erfindung ist eine Vorrichtung zur Dezellularisierung von synchronen digitalen Kanälen, die in Zellen mit asynchronem Übertragungsmodus angeordnet sind, wobei diese Zellen Binärwörter tragen, die jeweils Abtastwerte einer Vielzahl von verschiedenen asynchronen Kanälen darstellen; dadurch gekennzeichnet, daß sie aufweist:
- einen Eingangsspeicher zum Speichern aller von asynchronen Multiplexkanälen stammenden, empfangenen Zellen;
- Mittel zum Verifizieren der Identität jeder empfangenen Zelle und Herleiten einer Schreibadresse für diese Identität, wenn diese Zelle erwartet wurde, oder zum Eliminieren der Identität dieser Zelle, wenn sie aufgrund eines Fehlers empfangen wurde;
- Speicher zur Bildung von Rahmen, die jeweils Rahmen mit synchronen Multiplexen liefern, wenn sie sequentiell gelesen werden;
- einen Zellennamenspeicher (CI'), um für jede empfangene Zelle und an der von den Mitteln zum Verifizieren der Identität gelieferten Schreibadresse wenigstens zu speichern:
- eine Seitenadresse, die dieser empfangenen Zelle entspricht,
- und eine Anfangszeilenadresse in dieser Seite;
- einen Markierungsspeicher, der die Verteilung der synchronen Kanäle in den synchronen Rahmen betreffenden Markierungsinformationen enthält; wobei diese Informationen die Form von Verbindungslisten haben; wobei dieser Markierungs speicher an einer Anfangszeilenadresse, die vom Zellennamenspeicher geliefert wird, dann an einer Leseadresse gelesen wird, die von ihm selbst geliefert wird; und wobei dieser Markierungsspeicher eine Schreibadresse liefert;
- Steuermittel zum Lesen jedes Oktetts der Nutzlast einer Zelle im Eingangsspeicher in der Reihenfolge der Ankunft der Zellen und anschließendem Schreiben in den Speicher zur Bildung von Rahmen an der vom Markierungsspeicher gelieferten Schreibadresse.
[0014] Nach einer besonderen Ausführungsform ist die erfindungsgemäße Dezellularisierungsvorrichtung zum Zerlegen und Vermitteln von synchronen digitalen Kanälen, die in Zellen mit fester Länge angeordnet sind, wobei jede Zelle einen Namen für eine Gruppe von virtuellen Schaltungen und einen Namen für eine virtuelle Schaltung aufweist, dadurch gekennzeichnet, daß die Mittel zum Verifizieren jeder Zelle den Namen für eine Gruppe von virtuellen Schaltungen und den Namen einer virtuellen Schaltung jeder empfangenen Zelle abnehmen und daraus eine Schreibadresse im Speicher des Zellennamenspeichers herleiten.
[0015] Nach einer besonderen Ausführungsform ist die erfindungsgemäße Dezellularisierungsvorrichtung zum Zerlegen und Vermitteln von synchronen digitalen Kanälen, die in Zellen mit variabler Länge angeordnet sind, wobei jede Zelle eine Routingmarke und ein Kennzeichen aufweist, das ihre Länge angibt, dadurch gekennzeichnet, daß der Eingangsspeicher Mittel zum Bestimmen des Endes jeder Zelle und zum Speichern der Zellen Ende an Ende aufweist; und daß die Mittel zum Verifizieren der Identität jeder empfangenen Zelle Routingdaten empfangen, die jeder Zelle entsprechen, und eine Schreibadresse im Zellennamenspeicher in Abhängigkeit vom logischen Kanal bestimmen, der diesen Routingdaten entspricht.
[0016] Ein dritter Gegenstand der Erfindung ist ein Vermittlungszentrum für synchrone digitale Kanäle, wobei diese synchronen Kanäle von synchronen Multiplexen getragen werden, die in rekurrenten Rahmen mit einer festgelegten Rahmenperiode organisiert und in Zeitintervalle mit festgelegten Dauern zerschnitten sind, wobei ein Abtastwert jedes Kanals durch ein Binärwort dargestellt wird, das in einem Zeitintervall angeordnet ist, das eine feste Position im Rahmen einnimmt; dadurch gekennzeichnet, daß es aufweist:
- Anschlußeinheiten für eingehende synchrone Multiplexe, die eine erfindungsgemäße Zellularisierungsvorrichtung aufweisen;
- Anschlußeinheiten für abgehende synchrone Multiplexe, die jeweils eine erfindungsgemäße Dezellularisierungsvorrichtung aufweisen;
- ein Verbindungsnetz mit asynchronem Übertragungsmodus, das Verbindungen zwischen den Anschlußeinheiten für eingehende synchrone Multiplexe und den Anschlußeinheiten für abgehende synchrone Multiplexe einrichtet, um die die asynchronen Kanäle tragenden Zellen zu leiten.
[0017] Das so gekennzeichnete Vermittlungszentrum ist von außen gesehen wie ein synchrones Vermittlungszentrum, es weist somit den Vorteil aus, in ein synchrones Netz wie egal welches herkömmliche synchrone Vermittlungszentrum integrierbar zu sein, aber es weist viel geringere Ausführungskosten auf, weil das Herz des Vermittlungszentums ein Koppelnetz mit asynchronem Transfermodus ist, das Schaltungen umschaltet, deren Datenrate viel höher ist als die Datenrate von durch ein synchrones Koppelnetz umgeschalteten Schaltungen.
[0018] Ein vierter Gegenstand der Erfindung ist ein Vermittlungszentrum für asynchrone digitale Kanäle, das gestattet, von einer erfindungsgemäßen Zellularisierungsvorrichtung erzeugte Zellen zu anderen Vermittlungszentren zu leiten, wobei diese Zellen Binärwörter tragen, die jeweils eine Vielzahl von verschiedenen asynchronen Kanälen darstellen; wobei dieses Vermittlungszentrum ein Verbindungsnetz mit asynchronem Übertragungsmodus aufweist, das mit mehreren Zugängen für asynchrone digitale Kanäle versehen ist;
und das dadurch gekennzeichnet ist, daß es mit einem seiner Zugänge verbunden Mittel umfaßt, um:
- Zellen zu empfangen, die Binärwörter tragen, die jeweils eine Vielzahl von verschiedenen synchronen Kanälen darstellen;
- die Binärwörter aus diesen Zellen, die sie tragen, herauszuziehen;
- und die herausgezogenen Binärwörter, die jeweils Abtastwerte von verschiedenen synchronen Kanälen darstellen, die nicht geeignet sind, vom selben logischen Kanal getragen zu werden, in mehreren getrennten Zellen, die mehrere logische Kanäle tragen, anzuordnen.
[0019] Das so gekennzeichnete Vermittlungszentrum gestattet, von erfindungsgemäßen Zellularisierungsvorrichtungen erzeugte Zellen über ein asynchrones Telekommunikationsnetz zu leiten und gestattet somit von synchronen Kanälen stammende Informationen zu leiten, wobei die Fülleffizienz, die die erfindungsgemäße Zellularisierungsvorrichtung verschafft, entlang des ganzen Weges, auf dem die verschiedenen synchronen Kanäle noch fähig sind, von demselben logischen Kanal getragen zu werden, so weit wie möglich erhalten wird.
[0020] Die Erfindung wird besser verstanden und weitere Einzelheiten zeigen sich mit Hilfe der Beschreibung unten und der ihr beigefügten Zeichnungen:
Fig. 1 stellt schematisch eine zusammengesetzt genannte Zelle dar, die von einer erfindungsgemäßen Zellularisierungsvorrichtung erzeugt wird;
Fig. 2 stellt das Blockdiagramm eines ersten Ausführungsbeispiels eines Vermittlungszentrums für synchrone digitale Kanäle gemäß der Erfindung dar;
Fig. 3 stellt den Betrieb bzw. die Funktion dieses Ausführungsbeispiels für ein Beispiel von synchronen Kanälen und für eine gegebene Rahmenperiode dar;
Fig. 4 stellt das einem ersten und einem zweiten Ausführungsbeispiel der erfindungsgemäßen Zellularisierungsvorrichtung gemeinsame Blockdiagramm für Zellen mit fester Länge bzw. Zellen mit variabler Länge dar;
Fig. 5 stellt ein Steuerungsdiagramm dar, das die Funktion dieses Ausführungsbeispiels darstellt;
Fig. 6 stellt das einer ersten und zweiten Ausführungsform der erfindungsgemäßen Dezellularisierungsvorrichtung gemeinsame Blockdiagramm für Zellen mit fester Länge bzw. Zellen mit variabler Länge dar;
Fig. 7 stellt ein Steuerungsdiagramm dar, das die Funktion dieses Ausführungsbeispiels darstellt;
Fig. 8 stellt das Blockdiagramm von Mitteln dar, die einer erfindungsgemäßen Zellularisierungsvorrichtung hinzuzufügen sind, um einen Kontinuitätstest für die synchronen Kanäle zu gestatten;
Fig. 9 stellt das Blockdiagramm zun zusätzlichen Mitteln dar, die einer erfindungsgemäßen Dezellularisierungsvorrichtung hinzuzufügen sind, um den Kontinuitätstest auszuführen; diese zusätzlichen Mittel gestatten überdies eine Neuanordnung der synchronen Kanäle in den Zellen durchzuführen;
Fig. 10 stellt das Blockdiagramm eines Ausführungsbeispiels des erfindungsgemäßen Vermittlungszentrums für asynchrone digitale Kanäle dar;
Fig. 11 stellt die Funktion dieses Ausführungsbeispiels dar;
Fig. 12 stellt das Blockdiagramm eines zweiten Ausführungsbeispiels der erfindungsgemäßen Zellularisierungsvorrichtung dar, das zu bestimmt ist, im in Fig. 10 dargestellten Vermittlungszentrum verwendet zu werden;
Fig. 13 stellt das Blockdagramm eines zweiten Ausführungsbeispiels der erfindungsgemäßen Dezellularisierungsvorrichtung dar.
[0021] Eine erfindungsgemäße Vorrichtung zur Zellularisierung von synchronen digitalen Kanälen liefert zusammengesetzte Zellen wie die in Fig. 1 als Beispiel dargestellten.
[0022] Der obere Teil der Fig. 1 stellt eine zusammengesetzte Zelle mit fester Länge dar. Diese Zelle weist entsprechend der Norm der CCITT, die die Zellen im asynchronen Transfermodus einen aus fünf Oktetts bestehenden Kopf HD und eine aus 48 Oketts bestehende Nutzlast auf. Diese Zelle transportiert Oktetts, die jeweils Abtastungen von fünf verschiedenen synchronen Kanälen darstellen: ein Oktett ch1 eines ersten Kanals mit einer Datenrate von 64 kb/s, ein Oktett ch1 eines zweiten Kanals mit einer Datenrate von 64 kb/s, zwei Oktetts ch3a, ch3b eines dritten Kanals, dessen gesamte binäre Datenrate 128 kb/s beträgt, ein Oktett ch4 eines vierten Kanals mit einer Datenrate von 64 kb/s, vier Oktetts ch5a, ch5b, ch5c, ch5d eines fünften Kanals mit einer binären Datenrate von 256 kb/s und mit E bezeichnete leere Oktetts. Diese leeren Oktetts E sind in der Zelle regellos verteilt und entsprechen Kanälen, die am Ende einer Kommunikation freigemacht wurden.
[0023] Ein Kanal kann eine binäre Datenrate gleich N · 64 kb/s haben, wobei N alle Werte von 1 bis 32 annehmen kann. Gegebenenfalls können n Oktetts der Nutzlast jeder zusammengesetzten Zelle zum Übertragen eines Fehlerprüfkodes durch zyklische Redundanz reserviert sein.
[0024] Wenn eine Kommunikation aufgebaut wird und ein zusätzlicher Kanal in einer solchen Zelle zu übertragen ist, werden das Oktett oder die Oktetts, die eine Abtastung oder Abtastungen dieses Kanals darstellen, in dieser Zelle angeordnet, indem die Plätze der Oktetts E verwendet werden, die zum betrachteten Zeitpunkt leer sind. Wenn ein Abtastung eines Kanals durch mehrere Oktetts dargestellt wird, wie es für die vier Oktetts ch5a, ch5b, cHSc, c5d der Fall ist, werden diese Oktetts an Plätzen von leeren Oktetts E angeordnet, die nicht notwendigerweise aufeinanderfolgen. Deshalb finden sich in diesem Beispiel zwei verfügbare Oktetts E und ein Oktett ch4, das einer Abtastung des vierten Kanals entspricht, zwischen die Oktetts des fünften Kanals eingefügt. Diese Anordnung wird unter Berücksichtigung der chronologischen Reihenfolge der Abtastungen jedes synchronen Kanals durchgeführt.
[0025] Der untere Teil der Fig. 1 stellt eine zusammengesetzte Zelle mit einer variablen Länge in Abhängigkeit von der Anzahl von synchronen Kanälen mit dem Ziel dar, das dem logischen Kanal entspricht, von dem diese Zelle einen Teil bildet. Diese Zelle weist in jedem Segment 8 Nutzlastoktetts und einen Kopf SCH mit 4 Bit zur Steuerung auf, der insbesondere gestattet zu unterscheiden:
- ein erstes Segment FSC;
- Zwischensegmente ISC1, ISC2;
- und ein letztes Segment LSC.
[0026] Das erste Segment, FSC, transportiert ausschließlich eine Selbstleitungsmarke SRT. Die anderen Segmente transportieren zum Beispiel Abtastungen von neuen verschiedenen syn chronen Kanälen, ch1, ch2, ch3a, ch3b, ch4, ch5a, ch5b, ch5c, ch5d, ch6, ch7, ch8, ch9 und leere Oktetts E. Die Kanäle Ch1 bis ch5 sind mit den oben beschriebenen identisch und die Kanäle ch6 bis ch9 haben eine Datenrate von 64 kbit/s. Die leeren Oktetts E sind in der Zelle regellos verteilt und entsprechen Kanälen, die am Ende einer Kommunikation frei gemacht wurden. Die Gesamtzahl von Segmente pro Zelle ist zum Beispiel auf 8 begrenzt, um die Leistungen der Vermittlungszentren zu optimieren. Wenn eine leere Zelle gesendet wird, enthält sie nur das erste Segment FSC.
[0027] Eine Zelle mit genormtem Format kann leicht in eine aus acht Segmenten bestehende Zelle umgewandelt werden: das erste enthält die Leitwegadresse SRT; das zweite enthält drei verfügbare Oktetts und die fünf Oktetts des Kopfes der Zelle mit genormtem Format; und die sechs weiteren enthalten die achtundvierzig Datenoktetts der Zelle mit genormtem Format.
[0028] Die drei verfügbaren Oktetts im zweiten Segment werden insbesondere verwendet, um:
- durch ein Feld mit drei Bits die Länge der Zelle anzugeben;
- durch drei Bits eines Codes mit zyklischer Redundanz die Fehler zu erfassen, die die Nutzlast der Zelle beeinflussen;
- die Fehler auf diesen sechs Bits durch ein siebtes Bit zu erfassen, das ein Paritätsbit ist.
[0029] Fig. 2 stellt das Blockdiagramm eines Ausführungsbeispiels SE0 des Vermittlungszentrums für synchrone digitale Kanäle gemäß der Erfindung dar. Dieses Vermittlungszentrum weist erfindungsgemäße Zellularisierungsvorrichtungen und Dezellularisierungsvorrichtungen auf. Dieses Vermittlungszentrum umfaßt:
- q Anschlußeinheiten URe, jeweils zum Anschließen von p eingehenden synchronen Multiplexen, die mit PCMe Nr. 1..., p bezeichnet werden;
- ein Verbindungsnetz, ACN, im asynchronen Transfermodus;
- q Anschlußeinheiten URs, jeweils zum Anschließen von p ausgehenden synchronen Multiplexen, die mit PCMs Nr. 1..., p bezeichnet werden.
[0030] Jede Anschlußeinheit URe ist mit dem Verbindungsnetz ACN durch r mit ATMe bezeichnete asynchrone Multiplexe verbunden. Jede Anschlußeinheit URs ist mit dem Verbindungsnetz ACN durch r mit ATMs bezeichnete asynchrone Multiplexe verbunden.
[0031] Das Verbindungsnetz ACN gestattet, eine Zelle ausgehend von einem beliebigen der eingehenden asynchronen Multiplexe ATMe zu einem beliebigen der ausgehenden asynchronen Multiplexe ATMs zu leiten und im Kopf jeder Zelle die Identität des von dieser Zelle getragenen logischen Kanals zu übersetzen. Die Struktur und die Funktion des Verbindungsnetzes ACN sind ganz und gar herkömmlich. Insbesondere berücksichtigt es die chronologische Reihenfolge der Zellen.
[0032] Die Struktur einer Anschlußeinheit URe weist Leitungsschnittstellen, die zu denjenigen gleich sind, die eine herkömmliche Anschlußeinheit aufweist, um in einem Verbindungsnetz mit synchronem Transfermodus eingehende synchrone Multiplexe anzuschließen, und einen neuartigen Teil auf, der aus einer erfindungsgemäßen Zellularisierungsvorrichtung, CD, besteht, die später beschrieben wird. Die Struktur jeder Anschlußeinheit URs weist Leitungsschnittstellen, die zu denjenigen gleich sind, die eine herkömmliche Anschlußeinheit verwendet, um aus einem Verbindungsnetz mit synchronem Transfermodus ausgehende synchrone Multiplexe anzuschließen, und einen neuartigen Teil auf, der aus einer erfindungsgemäßen Dezellularisierungsvorrichtung, DD, besteht, die später beschrieben wird.
[0033] Die Zellularisierungsvorrichtungen CD und die Dezellularisierungsvorrichtungen DD verarbeiten Zellen mit fester Länge oder Zellen mit variabler Länge, je nach Typ des Verbindungsnetztes ACN.
[0034] Fig. 3 stellt die Funktion des in Fig. 2 dargestellten Ausführungsbeispiels dar, indem es die Operation zur Zellularisierung der Oktetts a, b1, b2, b3, c, d1, d2, e, f, g zeigt, die jeweils Abtastungen von verschiedenen synchronen Kanälen darstellen, die auf den verschiedenen eingehenden synchronen Multiplexen PCMe, Nr. 1, ..., p, auf der ersten Anschlußeinheit URe ankommen und die zu den ausgehenden synchronen Multiplexen PCMs Nr. 1, ..., ..., p geleitet werden müssen, die alle aus einer Anschlußeinheit URs ausgehen, beispielsweise der Einheit Nr. q. Alle diese Oktetts haben somit die Eigenschaft, durch denselben logischen Weg, der die Einheit URe Nr. 1 mit der Einheit URs Nr. q verbindet, geleitet werden zu können. Die anderen Oktetts, die diese Eigenschaft nicht haben, sind in dieser Figur nicht dargestellt.
[0035] Die betrachtete zusammengesetzte Zelle ist eine Zelle mit fester Länge. Die Verarbeitung einer Zelle mit variabler Länge wäre gleich, was die unten beschriebenen Operationen betrifft.
[0036] Die Zellularisierungsvorrichtung der Anschlußeinheit URe Nr. 1 bildet eine zusammengesetzte Zelle, die enthält: einen Kopf HD, der insbesondere einen Bezeichner enthält, der diesen logischen Kanal kennzeichnet; eine Nutzlast, die aus den Oktetts a, b1, b2, b3, e, c, f, g, d1, d2 besteht; und leere Oktetts E. Diese Zelle wird durch einen der asynchronen Multiplexe ATMe bis zu einem Eingang des Verbindungsnetzes ACN geleitet. Das Netz ACN gibt diese zusammengesetzte Zelle mit einer neuen Identität des logischen Kanals in ihrem Kopf auf einem der asynchronen Multiplexe ATMs wieder, das dieses Netz mit der Anschlußeinheit URs Nr. q verbindet.
[0037] Die Dezellularisierungsvorrichtung der Anschlußeinheit URs Nr. q extrahiert die Oktetts a, b1, b2, b3 aus der zusammengesetzten Zelle und fügt sie beispielsweise in Zeitintervalle des Rahmens des synchronen Multiplexes PCMs Nr. 2 ein; extrahiert das Oktett e aus der zusammengesetzten Zelle und fügt es in ein Zeitintervall im Rahmen des synchronen Multiplexes PCMs Nr. 3 ein; extrahiert das Oktett c der zusammengesetzten Zelle und fügt es in ein Zeitintervall des Rahmens des synchronen Multiplexes PCMs Nr. 5 ein usw. Die Zeitintervalle TS der synchronen Rahmen PCMs sind durch eine Markierungsoperation genannte Operation vorbestimmt, die während einer dem Aufbau jeder Kommunikation vorhergehenden Phase ausgeführt wird.
[0038] Fig. 4 stellt das Blockdiagramm eines ersten Ausführungsbeispiels CD1 der erfindungsgemäßen Zellularisierungsvorrichtung dar, die in den Anschlußeinheiten URe, Nr. 1, ..., q verwendet werden kann, um Zellen mit fester Länge zu liefern. Das erste Ausführungsbeispiel weist auf:
- einen Eingang 11, der zwei synchrone Zeitmultiplexe empfängt, jeweils mit einer Datenrate von 2,048 Mbit/s, d. h. einer Summe von 64 Oktetts pro Periode mit 125 Mikrosekunden;
- einen Ausgang, der vier asynchrone Multiplexe ATMe Nr. 1, ..., Nr. 4 liefert, wobei jeder Multiplex bis zu 32 Zellen pro Periode mit 125 Mikrosekunden enthalten kann;
- einen Speicher IM1, Eingangsspeicher genannt, mit einer Kapazität, die 2048 Oktetts entspricht;
- einen Speicher C1, Speicher für die Identitäten von Zellen genannt, der eine Anzahl von Zeilen gleich der Anzahl (128) von Zellen aufweist, die während einer Rahmenperiode auf der Gesamtheit der Multiplexe ATMe Nr. 1, ..., Nr. 4 gesendet werden können, wobei jede Leitung aufweist: ein auf 2 Bit kodiertes Feld ST, das den Zustand einer zu sendenden Zelle angibt; ein auf 5 Oktetts kodiertes Feld HD, das den Kopf dieser zu sendenden Zelle enthält; ein auf 2 Bit kodiertes Feld L, das angibt, auf welchem Multiplex ATMe diese Zelle gesendet werden muß; ein auf 7 Bits kodiertes Feld J' und ein auf 6 Bits kodiertes Feld Kinit, deren jeweilige Funktionen später beschrieben werden;
- einen Speicher mm, Kennzeichnungsspeicher genannt, der eine Anzahl von Seiten (128) gleich der maximalen Anzahl von während einer Rahmenperiode zu sendenden Zellen aufweist, wobei jede Seite 48 Zeilen aufweist, die den 48 Nutzlastoktetts einer Zelle entsprechen, wobei jede Zeile aufweist: ein erstes Feld K', dessen Funktion später beschrieben wird; und ein zweites Feld Pe-Se, das die Adresse eines eine Abtastung darstellenden Binärworts im Eingangsspeicher IM1 definiert;
- vier gleiche Speicher CF1, ..., CF4, Speicher für die Bildung von Zellen genannt, die jeweils eine Kapazität haben, die 32 Zellen, d. h. 1696 Oktetts, entspricht, um pro Rahmenperiode bis zu 128 Zellen zu bilden;
- eine Steuerschaltung CU1, um die Speicher CF1,.., CF4 zu steuern;
- einen Mikroprozessor MP, der zu einem Programmspeicher PM gehört und mit den Speichern C1, mm, IM und mit der Schaltung CU1 durch einen Steuerbus CB verbunden ist;
- zwei Register R1 und R2;
- einen Multiplexer M1 mit zwei Eingängen und einem Ausgang;
- einen Komparator CP1.
[0039] Die Speicher CF1, ..., CF2 für die Bindung der Zellen besitzen jeweils einen Ausgang, der einen Ausgang der Zellularisierungsvorrichtung bildet, der die asynchronen Multiplexe ATMe Nr. 1, ..., 4 liefert. Diese Speicher besitzen jeweils:
- einen Auswahleingang, der mit einem Ausgang des Speichers für die Identitäten von Zellen, C1, verbunden ist, um ein Binärwort L zu empfangen, das einen dieser Speicher CF1, ..., CF4 auswählt;
- einen Eingang für die Adresse zur Auswahl der Seite, der mit dem Ausgang des Registers R1 verbunden ist, um ein Bi närwort J zu empfangen, das eine Seite auswählt, die die 53 Oktetts enthält, die eine zu sendende Zelle bilden;
- einen Eingang für die Oktettadresse, der mit dem Ausgang des Registers R2 verbunden ist, um ein Binärwort K zu empfangen, für das Schreiben eines Oktetts.
[0040] Jeder der Speicher CF1, ..., CF4 besitzt einen Dateneingang, der mit einem Ausgang der Steuereinheit CU1 verbunden ist, um ein an eine durch die Binärwörter L, J, K ausgewählte Stelle in einen dieser Speicher zu schreibendes Oktett zu empfangen. Der Inhalt jedes der Speicher CF1, ..., CF4 wird von der Adresse 1 zur Adresse 1996 sequentiell gelesen, um während jeder Rahmenperiode mit einer Dauer gleich 125 Mikrosekunden nacheinander 32 Zellen zu senden. Die Steuermittel für das Lesen der Speicher CF1, ...,CF4 und gegebenenfalls die Mittel zum Senden der leeren Zellen können in die Steuereinheit CU1 eingebaut sein. Zur Verdeutlichung der Figur sind sie nicht ausführlicher dargestellt.
[0041] Die Steuereinheit CU1 besitzt: einen Eingang/Ausgang, der mit dem Steuerbus CB verbunden ist; einen mit einem Ausgang des Eingangsspeichers IM1 verbundenen Eingang zum Empfangen eines Oktetts, das eine Abtastung eines synchronen Kanals darstellt; und zwei Eingänge, die jeweils mit zwei Ausgängen des Speichers für die Identitäten von Zellen, CI, verbunden sind, zum Empfangen eines Zellenkopfes HD bzw. eines Binärwortes ST, das den Zustand einer zu sendenden Zelle angibt. Das Wort ST kann die folgenden Werte annehmen:
- 00 wenn die Zelle für die Kommunikation aktiv ist, wobei das Format der Zelle dann vom Inhalt des Kennzeichnungsspeichers mm beschrieben wird;
- 01 wenn die Zelle für die Kommunikation inaktiv ist, wobei das dieser Zelle entsprechende Zeitintervall dann zum Senden einer Zelle für die interne Signalisierung verwendet werden kann, deren Daten in einen zum Eingangsspeicher IM analogen Speicher SM eingelesen werden, der in der Figur nicht dargestellt ist und der mit einem Eingang der Steuereinheit CU1 verbunden ist;
- 10 wenn sich die von der Zelle zu benutzende Verbindung im Aufbau befindet.
[0042] Der Kopf HD ist konventionell, er weist insbesondere auf: ein das virtuelle Bündel identifizierendes Feld, das aus der Nummer der abgehenden Anschlußeinheit Urs besteht, die der Adressat der Zelle ist; und ein die virtuelle Schaltung identifizierendes Feld, das aus der Nummer eines logischen Kanals besteht, der eine eingehende Anschlusseinheit URe mit einer abgehenden Anschlußeinheit URs verbindet.
[0043] Das Eintragen der Daten in den Speicher für die Identitäten von Zellen, C1, wird durch Schreibmittel ausgeführt, die nicht dargestellt sind und die insbesondere Mittel zur Verwaltung der verfügbaren Adressen aufweist, um jede Zeile wiederzuverwenden, die nach der Sendung einer Zelle freigemacht wird.
[0044] Der Eingangsspeicher IM1 besitzt einen Dateneingang, der mit dem Eingang E1 der Zellularisierungsvorrichtung D1 verbunden ist, einen Steuereingang/-ausgang, der mit dem Steuerbus CB verbunden ist, und einen Eingang für die Leseadresse, der mit einem Ausgang des Markierungsspeichers mm verbunden ist, um eine Seitenadresse Pe und eine Zeilenadresse Se zu empfangen, die gestatten, ein einem gegebenen Zeitintervall in einem gegebenen synchronen Rahmen entsprechendes Oktett zu lesen. Jede Seite des Speichers IM1 speichert 32 Oktetts, die 32 Abtastungen eines synchronen Rahmens darstellen, der 32 synchrone Kanäle transportiert. Das Lesen der Oktetts der synchronen Kanäle wird in Abhängigkeit vom Inhalt des Markierungsspeichers mm regellos durchgeführt.
[0045] Das Schreiben dieser Oktetts in den Eingangsspeicher IM1 wird entsprechend ihrem Empfang am Eingang I1 wird bei einer Schreibadresse ausgeführt, die von einer Verwaltungsschaltung für die verfügbaren Adressen geliefert wird, die konventionell ist und die in dieser Figur nicht dargestellt ist. Außerdem ist der Speicher IM1 verdoppelt, um eine erneute Synchronisation der auf dem Eingang E1 empfangenen, synchronen Multiplexe in Bezug auf einen lokalen Zeitgeber der Zellularisierungsschaltung CD1 zu gestatten. Die erneute Synchronisierung besteht darin, einen vollständigen Rahmen eines synchronen Multiplexes zu verlieren oder unverändert zu übertragen. Für mehr Deutlichkeit ist der zweite Speicher IM1 in der Figur nicht dargestellt.
[0046] Der Markierungsspeicher mm enthält die Markierungsinformation bezüglich der Vermittlung der synchronen Kanäle auf jedem asynchronen logischen Kanal, der eine Zellularisierungsvorrichtung CD1 verläßt. Diese Information wird in Form einer Liste von Bändern gespeichert. Der Speicher mm weist pro zu sendender Zelle eine Seite auf, wobei jede Seite 48 Zeilen aufweist, die den 48 Oktetts der Nutzlast einer Zelle entsprechen. Der Speicher mm weist somit 6144 Zeilen auf, um bis zu 128 Zellen pro Rahmenperiode senden zu können.
[0047] Die Verwendung einer Liste von Bändern zum Wiederfinden der Markierungsdaten hat den Vorteil, die Verwaltung der Zugriffszeiten auf den Eingangsspeicher IM1 zu optimieren. Die Anzahl von Lesezyklen im Speicher IM1 beträgt typischerweise 2048 Zyklen pro Periode von 125 Mikrosekunden. Jede Zeile des Speichers mm weist zwei Felder auf: ein erstes Feld, das ein Binärwort K' enthält, das die nächste Adresse der zu lesenden Zeile im Markierungsspeicher mm und in einem Speicher zur Bildung von Zellen CF1, ..., CF4 ist; und ein zweites Feld, das ein Binärwort Pe-Se enthält, das die nächste Seitenadresse und die nächste Adresse der zu lesenden Zeile im Eingangsspeicher IM1 ist.
[0048] Ein Ausgang des Speichers mm liefert ein Binärwort K' und ist mit einem Eingang des Komparators CP1 und einem ersten Eingang des Multiplexers M1 verbunden. Der Ausgang des Multiplexers M1 ist mit einem Eingang des Registers R2 verbunden. Der Ausgang des Registers R2 liefert ein Binärwort K, das eine laufende Adresse der Zeile für das Lesen in den Speichern mm und CF1, ..., CF4 ist. Der zweite Eingang des Multiplexers M1 ist mit ienem Ausgang des Speichers für die Identitäten von Zellen, C1, verbunden, der ihm den Anfangswert der Zeilenadresse, Kinit, liefert. Der Multiplexer M1 besitzt darüber hinaus einen Steuereinfang, nicht dargestellt, der mit dem Steuerbus CB über eine nicht dargestellte Schnittstelle verbunden ist. Das Register R2 weist einen Steuereingang, nicht dargestellt, auf, der mit dem Steuerbus CB über eine nicht dargestellte Schnittstelle verbunden ist.
[0049] Der Mikroprozessor MP1 steuert die Arbeitssequenzen der Zellularisierungsvorrichtung entsprechend dem im Programmspeicher PM gespeicherten Programm. Der Steuerbus CB leitet die vom Mikroprozessor MP ausgearbeiteten Befehle. Insbesondere steuert der Mikroprozessor MP: das Schreiben der Markierungsinformationen in den Speicher mm; das Schreiben der Identitäten der Zellen in den Speicher C1; das Schreiben in das Register R2; und die Umschaltung des Multiplexers M1.
[0050] Der Markierungsspeicher mm weist darüber hinaus einen Eingang für die Adresse der Seite auf, der mit dem Ausgang des Registers R1 verbunden ist, der ein Binärwort J liefert. Dieses letztere bildet eine Seitenadresse für das Lesen im Speicher mm und den Speichern CF1, ..., CF4. Das Register R1 besitzt einen Steuereingang, der mit dem Ausgang des Komparators CP1 verbunden ist, und einen Dateneingang, der mit einem Ausgang des Speichers C1 verbunden ist, um ein Binärwort J' zu empfangen, das der nächste Seitenadreßwert ist. Der Komparator CP vergleicht den Wert von K' mit einem Schwellenwert gleich 48. Wenn K' den Wert 49 erreicht, steu ert der Komparator CP1 die Speicherung von J' im Register R1, um J zu ersetzen. Der Speicher für die Identitäten von Zellen, C1, weist einen Eingang für die Leseadresse auf, der mit dem Ausgang des Registers R1 verbunden ist, um J zu empfangen, das die laufende Adresse zum Lesen des Speichers C1 ist. Diese letztere weist darüber hinaus einen Steuereingang/ausgang auf, der mit dem Steuerbus CB verbunden ist.
[0051] Die im Inneren des Netzes ACN mit asynchronem Übertragungsmodus (ATM) aufgebauten Verbindungen sind quasi semipermanent, weil sie nicht im Rhythmus des Aufbaus einer Kommunikation auf den synchronen Kanälen modifiziert zu werden brauchen, außer was den Parameter Spitzendatenrate betrifft, der die für eine Verbindung notwendigen Hilfsmittel kennzeichnet, aber dieser Parameter ändert sich während der Zeit nur langsam. Bei der Initialisierung des Vermittlungszentrums wird im Netz mit asynchronem Übertragungsmodus ACN zwischen allen aus einer Eingangsanschlußeinheit URe und einer Ausgangsanschlußeinheit URs bestehenden Paaren eine Verbindung aufgebaut, damit jedes Paar kommunizieren kann. Die Menge der quasi semipermanenten Verbindungen ist somit in jeder Eingangsanschlußeinheit URe durch ein Verzeichnis und in jeder Anschlußeinheit URs durch ein anderes Verzeichnis definiert. Diese Verzeichnisse werden durch ein herkömmliches Verfahren für den Aufbau von quasi semipermanenten Verbindungen in einem asynchronen Verbindungsnetz aufgebaut.
[0052] Wenn einmal das Verbindungsnetz initialisiert ist, wobei der Betrieb aufgebaut ist, weist die Markierung einer neuen Verbindung im Netz die folgenden Schritte für eine Verbindung einer Anschlußeinheit URe, eines synchronen Multiplex, PCMe und eines Datenkanals TSe zu einer Anschlußeinheit URs, einem synchronen Multiplex PCMs und einem synchronen Datenkanal TSs auf:
- die Anschlußeinheit URe fordert von der Anschlußeinheit URs den Aufbau einer Verbindung an. Diese Verbindung kann entweder von einer im Inneren eines virtuellen Bündels VP be reits aufgebauten virtuellen Schaltung oder von einer neuen virtuellen Schaltung getragen werden, wenn das angeforderte Hilfsmittel auf den bereits aufgebauten virtuellen Schaltungen nicht verfügbar ist.
- die Anschlußeinheit URs liefert dafür an die Anschlußeinheit URe: die Identität eines virtuellen Bündels VP, die Identität einer virtuellen Schaltung VC und die Identität eines zu verwendenden Oktetts plus eine Information, die angibt, daß die Verbindung neu, oder auch, daß sie nicht neu ist.
[0053] Es müssen diese beiden Fälle unterschieden werden:
- a) Wenn die ATM-Verbindung im Netz ACN neu ist, wählt die Anschlußeinheit URe den Zeitpunkt, zu dem die Zelle im Inneren der betrachteten Periode von 125 us gesendet wird und bereitet eine Verbindung vor. Der Sendezeitpunkt für die Zelle ist durch die Wahl des Wertes J festgelegt, der die Seitenadresse zum Lesen im Speicher mm und in einem der Speicher CF1...CF4 bildet. Die Anschlußeinheit URe bereitet die Verbindung vor, indem sie im Speicher CE an der Adresse J die folgenden Felder markiert:
AE = 10 (im Aufbau befindliche Verbindung)
HD = VP, VC; wobei das virtuelle Bündel und die zu verwendende virtuelle Schaltung identifiziert werden.
L = zu verwendender asynchroner Multiplex ATMs.
Kinit = Adresse der ersten Zeile der Seite J.
J' = Adresse der Identität der nächsten zu bildenden Zelle.
Andererseits schreibt die Anschlußeinheit URe an eine Adresse Jp, die die Identität der der in Bildung befindlichen Zelle vorhergehenden Zelle enthält, den Wert J in das Feld, das dazu bestimmt ist, eine nachfolgende Zeilenadresse zu enthalten.
Schließlich markiert sie im Markierungsspeicher mm an der Adresse Kinit die folgenden Felder:
Pe-Se: die Identität eines synchronen Multiplexers bzw. eines synchronen Kanals, der in die Anschlußeinheit URe eintritt;
K' = 49: Markierer, der das Ende der Zellularisierung angibt, wobei die 48 vorhergehenden Zeilen der Seite J gestatten, eine Zelle aufzubauen, die bis zu 48 Oktetts der Nutzlast enthält.
Wenn die Verbindung effektiv aufgebaut ist, wird das Feld ST an der Adresse J des Speichers für die Identität von Zellen CI von 10 auf 00 modifiziert.
- b) Wenn die Verbindung nicht bereits aufgebaut ist, führt die Anschlußeinheit URe eine zusätzliche ATM-Verbindung ein, indem sie im Speicher mm an der Adresse K = No ein Feld Pe- Se, das einen synchronen Multiplex und einen synchronen Kanal in diesem Multiplex bezeichnet, und einen Markierer K' = 49 markiert, der gestattet, das Ende der Zellularisierung zu ermitteln. Außerdem schreibt die Anschlußeinheit URe an die Adresse des letzten zellularisierten Oktetts vor dem Aufbau dieser Verbindung ein Feld mit dem Wert No anstelle 49.
[0054] Der Aufbau einer Verbindung mit einer Datenrate Nx64 Kbit/s besteht darin, N-mal die oben beschriebenen Markierungsoperationen zu wiederholen.
[0055] Die Oktetts, die sich im Eingangsspeicher IM1 befinden, werden gelesen, dann abhängig von den im Markierungsspeicher mm gelesenen Markierungsordnungen in die ATM-Speicher, CF1, ..., CF4 für die Bildung von Zellen geschrieben. Sobald eine Zelle in einem Speicher für die Bildung von Zellen vollständig gebildet ist, wird sie auf dem asynchronen Multiplex, der diesem Speicher für die Bildung entspricht, mit einer Datenrate von 150 Mbit/s gesendet.
[0056] Während der Bildung einer gegebenen ATM-Zelle ist der Wert J fest, und der Wert K ändert sich wachsend, aber nicht zwangsläufig kontunierlich, von 1 bis 48. Die Änderung von K beginnt nicht zwangsläufig bei 1, und sie kann bestimmte Werte überspringen, wenn bestimmte Oktetts einer Zelle leer sind.
[0057] Das Lesen eines Markierers K' = 49 gibt das Ende der Bildung der Nutzlast einer Zelle an. Der Komparator CP steuert das Register R1 so, daß es dem Speicher M eine neue Seitenadresse liefert: J'.
[0058] Die physikalische Leseadresse im Speicher mm zum Lesen der ersten Zeile der Seite J ist:
AMM = 48 · J + No,
worin No eine Konstante ist.
[0059] Die physikalische Leseadresse im Speicher mm für die Zeile K der Seite J ist:
AMM = 4 8 · J + No + K,
wobei K verschiedene Werte zwischen 1 und 48 annimmt, wobei der Wert 49 nur dafür verwendet wird, das Ende der Zellularisierung anzugeben.
[0060] Einer der Speicher CF1, ..., CF4 für die Bildung von Zellen wird durch das Binärwort L ausgewählt, das vom Speicher C1 für die Identitäten von Zellen geliefert wird. Die physikalische Schreibadresse in einem der Speicher CF1, ..., CF4 zum Lesen des ersten Oktetts des Kopfes HD einer Zelle, die der Seite J entspricht, ist:
ACF = 53 · J + Nl,
worin N1 eine Konstante ist.
[0061] Die Adressen ACF für das Schreiben von jeweils 5 Oktetts des Kopfes HD in einen der Speicher CF1, ..., CF4 werden von der Einheit CU1 gleichzeitig mit den Werten dieser 5 Oktetts geliefert.
[0062] Die physikalische Schreibadresse in einem der Speicher CF1, ..., CF4 zum Schreiben des ersten Oktetts der Nutzlast einer Zelle, die der Seite J entspricht, ist:
ACF = 53 · J + N1 + 5.
[0063] Die physikalische Adresse in einem der Speicher CF1, CF4 für die Bildung von ATM-Zellen zum Schreiben des Kten Oktetts der Nutzlast dieser Zelle ist:
ACF = 53 · J + N1 + 5 + K.
[0064] Der Anfangswert von K, Kinit, der nicht zwangsläufig 0 ist, wird vom Speicher CI für die Identitäten von Zellen geliefert, wird dann von einem Multiplexer M1 bei Initialisierung der Bildung einer Zelle übertragen. Nach dieser Initialisierung ändert der Multiplexer M1 den Zustand und überträgt das im Speicher mm gelesene Binärwort K', das die nächste Zeilenadresse K bildet. Wenn die Adresse K' der nächsten Zeile gleich 49 ist, bedeutet dies, daß es in der laufenden Seite J keine nächste Zeile zu lesen gibt. Der Komparator CP1 steuert das Register R1 so, daß es eine neue Seitenadresse, mit J' bezeichnet, speichert und auf seinem Ausgang sendet, die vom Speicher CI für die Identitäten von Zellen geliefert wird. Überdies wird jede Adresse J als Zeilenadresse verwendet, um einen nächste Zeile im Speicher CI zu lesen.
[0065] Fig. 5 stellt ein Steuerungsdiagramm dar, das die Zeilen a, b, c, ..., m umfaßt, die entsprechend darstellten:
a) die Lese- und Schreibzyklen im Speicher IM, die mit r bzw. w bezeichnet sind, wobei jedes Lesen und jedes Schreiben eine Dauer von 31 ns nutzt, wobei jede Rahmenperiode 2048 Lese/Schreib-Zyklen umfaßt;
b) eine Lesen im Speicher mm, dann eine Änderung der Zeilenadresse K während eines Schreibzyklus im Speicher IM;
c) ein Schreiben in einen der Speicher CF1, ..., CF4 während eines Lesens, im Speicher IM;
d) ein Lesen im Speicher mm, dann eine Änderung der Zeilenadresse K während einer IM-Schreiboperation;
e) ein Schreiben in einen der Speicher CF1, ..., CF4 während eines Lesens im Speicher IM;
f) eine Erfassung des Endes der Zellularisierung, die während eines Schreibzyklus im Speicher IM parallel mit der Änderung des Zeilenadreßwertes, K, stattfindet;
g) für eine neue Zelluarisierung ein Lesen im Speicher C1, dann ein Laden des Anfangswertes Kinit der Zeilenadresse für die zu bildende neue Zelle in das Register R2;
h) ein Lesen im Speicher mm, dann eine Änderung des Zeilenadreßwertes, K, während eines Schreibens in den Speicher IM;
i) ein Schreiben in einen der Speicher CF1, ..., CF4 für die Bildung von Zellen während eines Lesens im Speicher IM;
j) ein Lesen im Speicher mm, dann eine Änderung des Zeilenadreßwertes, K, während eines Schreibens in den Speicher IM;
k) ein Schreiben in einen der Speicher CF1, ..., CF4 für die Bildung von Zellen während eines Lesens im Speicher IM.
[0066] Diese Operationen dauern bis zum Ende der Zellularisierung für die laufende Zelle an.
[0067] Die beiden letzten Zeilen, 1 und m, stellen die Markierungsoperationen für eine Verbindung dar:
1) ein Lesen, dann ein Schreiben in den Speicher CI für die Identitäten von Zellen während jedes Schreibens in den Speicher IM;
m) ein Lesen, dann ein Schreiben in den Markierungsspeicher mm während jedes Lesens im Speicher IM.
[0068] Ein zweites Ausführungsbeispiel der Vorrichtung zur Zellularisierung gemäß der Erfindung kann aus dem ersten Beispiel hergeleitet werden, um Zellen mit variabler Länge zu liefern. Das Blockdiagramm dieses zweiten Ausführungsbeispiels ist mit dem des ersten identisch, das in Fig. 4 dar gestellt ist. Somit sind unten nur Unterschiede des Betriebs beschrieben.
[0069] Dieses zweite Beispiel wendet Leitweginformationen an, die unterschiedlich sind, aber dies ändert nichts am Verfahren zur Dezellularisierung. Im Speicher für die Identitäten von Zellen, C1, ist das Feld HD modifiziert. Es enthält noch Leitweginformationen, aber diese bestehen aus: einer Selbstleitungsmarke SRT, die von den stromabwärts befindlichen Vermittlungsschritten anstelle des Kopfes des normalisierten Formats genutzt werden; und aus einem Feld mit drei Bits, das die Länge der betrachteten Zelle angibt, d. h. ihre Segmentanzahl. Diese Segmentanzahl wird vom Mikroprozessor MP1 in Abhängigkeit vom auf dem logischen Kanal, zu dem die betrachtete Zelle gehört, zu leitenden Verkehr bestimmt. Diese Länge wird von der Steuerschaltung CU1 verwendet, um die Speicher CF1, ... CF4 zur Bildung von Zellen zu steuern.
[0070] Anstatt 53 aufeinanderfolgende Oktetts für 32 in jedem Speicher CF1, ..., CF4 gebildete aufeinanderfolgende Zellen zu lesen, liest die Steuereinheit CU1 nur für jede Zelle eine Anzahl von Oktetts, die der Länge entspricht, die im vom Speicher C1 gelieferten Feld HD angegeben ist; springt dann zu der Leseadresse, die der folgenden Zelle entspricht. Jeder Speicher CF1, ..., CF4 zur Bildung von Zellen wird somit wie eine Warteschlagen verwaltet, in der die Zellen mit variabler Länge aneinandergesetzt sind.
[0071] Wenn eine Zelle vollständig ist, wird sie zum Warten in der Warteschlange gebracht, die einem der vier Multiplexe ATMe Nr. 1, ..., Nr. 4 in Abhängigkeit vom im Speicher CI gelesenen Feld L entspricht. Sie wird dann gesendet, sobald das auf diesem Multiplex möglich ist. Wenn eine Warteschlangen leer ist, befiehlt die Steuereinheit CU1 das Senden von leeren Zellen, die aus einem einzigen Segment bestehen.
[0072] Fig. 6 stellt das Blockdiagramm eines ersten Ausführungsbeispiels DD1 der Vorrichtung zur Dezellularisierung gemäß der Erfindung dar. Es ist für Zellen mit fester Länge und für Zellen mit variabler Länge das gleiche Blockdiagramm. Es weist auf:
- vier Speicher, FI1, ..., FI4, vom FIFO-Typ, die jeweils einen Dateneingang aufweisen, der mit einem der asynchronen Multiplexe ATMs Nr. 1, ..., Nr. 4 verbunden ist, und sie haben eine Gesamtkapazität von 96 Zellen;
- einen Multiplexer M2 mit vier Eingängen und einem Ausgang, um in den vier Speichern FI1, ..., FI4 gelesene Daten auf demselben Ausgang zu sammeln;
- eine Schaltung VC zur Verifizierung der Identität jeder empfangenen Zelle durch die Anschlußeinheit URs, die diese Dezellularisierungsvorrichtung umfaßt;
- einen Speicher CI', Speicher für die Identitäten von Zellen genannt, der 16 384 Zeilen trägt, die einer Kapazität von 16 384 von der Vorrichtung DD1 empfangenen Zellen entspricht;
- einen Speicher MM', Markierungsspeicher genannt, der 128 Seiten mit 48 Zeilen umfaßt, wobei jede Seite einer der 128 Zellen entspricht, die die Anschlußeinheit URs während einer Rahmenperiode höchstens empfangen kann, und jede Zeile einem Oktett der Nutzlast dieser Zelle entspricht;
- 64 Speicher, FF1, ..., FF64, Speicher für die Bildung von Rahmen genannt, die jeweils einen Ausgang aufweisen, der entsprechend mit einem der synchronen Multiplexe PCMs Nr. 1, ..., Nr. 64 verbunden ist;
- zwei Register R6 und R7;
- eine Steuereinheit CU2, die mit den Speichern FF1, ..., FF64 für die Bildung von Rahmen verbunden ist;
- eine Schaltung FM zur Verwaltung der Warteschlangen, die mit dem Speichern FI1, ..., FI4 verbunden ist;
- eine Schaltung AM zur Verwaltung der im Markierungsspeicher MM' verfügbaren Adressen;
- einen Komparator CP2;
- einen Multiplexer M3 mit zwei Eingängen und einem Ausgang;
- einen Mikroprozessor MP2, der mit einem Programmspeicher PM2 und mit einem Steuerbus CB' verbunden ist, um den Betrieb der Gesamtheit der Dezallularisierungsvorrichtung DD1 zu steuern.
[0073] Dieses Ausführungsbeispiel weist auch einen Speicher für Nachrichten zur internen Signalisierung auf, mit SM' bezeichnet, der für mehr Deutlichkeit in der Figur nicht dargestellt ist und der einen Dateneingang besitzt, der mit einem Ausgang der Steuereinheit CU2 verbunden ist.
[0074] Es wird zunächst der Betrieb dieser Vorrichtung für Zellen mit fester Länge betrachtet.
[0075] Die von der Dezelluarisierungsvorrichtung DD1 empfangenen Zellen werden einzeln verarbeitet, wobei die Schaltung FM nacheinander die Warteschlangen in den Speichern FI1, ..., FI4 liest. Die Oktetts, die Abtastwerte von synchronen Kanälen darstellen, werden in Abhängigkeit von Markierungsinformationen, die vom Speicher MM' geliefert werden, an nicht aufeinanderfolgenden Adressen in die Speicher FF1, ..., FF64 für die Bildung von Rahmen geschrieben. Diese Speicher FF1, ..., FF64 weisen auf: einen Dateneingang, der mit einem Ausgang der Steuereinheit CU2 verbunden ist; einen Schreibadresseneingang, der mittels eines Binärworts Pi, das als Wert die Nummer des synchronen Zielmultiplex PCMs für das von der Einheit CU2 gelieferte Oktett aufweist, einen dieser Speicher auswählt; einen Zeilenadresseneingang, der ein Binärwort Si empfängt, das als Wert den Rang des Zeitintervalls, das dieses Oktett tragen muß, im Rahmen während der Bildung aufweist.
[0076] Mittel zur Adressierung für das Lesen, nicht dargestellt, sind mit den Speichern FF1, ..., FF64 verbunden, um jeden nacheinander zu lesen, um jedem Multiplex PCMs Nr. 1, Nr. 64 alle 125 Mikrosekunden einen Rahmen mit 32 Oktetts zu liefern.
[0077] Es wird zuerst die Speicherung der Informationen betrachtet, die einer Zelle entsprechen, bevor die Rekonstruktion der Rahmen der synchronen Multiplexe betrachtet wird. Die asynchronen Multiplexe ATMs Nr. 1, ..., Nr. 4 sind entsprechend mit den Eingängen der Speicher FI1, ..., FI4 verbunden und sind entsprechend mit vier Eingängen der Verifizierungsschaltung VC verbunden. Diese vier Eingänge der Schaltung VC nehmen nur die Köpfe HD ab. In jedem Kopf HD nimmt die Schaltung VC die Identität des virtuellen Bündels und die Identität der virtuellen Schaltung ab und berücksichtigt außerdem die Nummer des asynchronen Multiplexes ATMs, der die Zelle leitet. Die Schaltung VC leitet daraus einen Zustandscode CO her, die folgenden Werte annehmen kann:
- 00, wenn es eine erwartete Zelle ist und sie Oktetts von synchronen Kanälen enthält;
- O1, wenn es eine erwartete Zelle ist, die Nachricht zur internen Signalisierung enthält;
- 10, wenn es eine nicht erwartete Zelle ist und sie somit die Folge eines Fehlers ist.
[0078] Ein Ausgang der Schaltung VC ist mit einem Dateneingang des Speichers CI' verbunden, um ihm den Code CO zu liefern, der ein Feld für das Binärwort bildet, das diese Zelle identifiziert. Ein weiterer Ausgang ist mit einer Schreibadresse des Speichers CI' verbunden, um ihm eine Schreibadresse zu liefern, die aus dem Namen des virtuellen Bündels und dem Namen der virtuellen Schaltung besteht. Jede Zeile des Speichers CI' enthält eine Zellenidentität, die aus dem vorher genannten Binärwort CO, aus einem Binärwort Hinit und aus einem Binärwort G besteht, deren Werte durch die Schaltung AM für die Verwaltung der freien Adressen im Markierungsspeicher MM' für alle Zellen bestimmt werden, die während der betrachteten Rahmenperiode empfangen wurden. Der Wert von G ist eine Seitenadresse, die der betrachteten Zelle entspricht, und der Wert von Hinit ist eine Zeilenan fangsadresse in dieser Seite für ein späteres Lesen im Markierungsspeicher MM'.
[0079] Der Speicher MM' weist 128 Seiten mit 48 Zeilen auf, die Markierungsinformationen enthalten, die zum Zeitpunkt des Aufbaus der Verbindungen im asynchronen Verbindungsnetz ACN vorherbestimmt sind.
[0080] Die Speicher FI1, ..., FI4 und die Verwaltungsschaltung FM bilden Warteschlangen, die in der Reihenfolge der Ankunft der Zellen gelesen werden. Jede Zelle wird aufeinanderfolgend vom Ausgang des Multiplexers M2 in Form einer Folge von Oktetts wiedergegeben. Der Multiplexer M2 besitzt einen Steuereingang, der mit einem Ausgang der Verwaltungsschaltung FM verbunden ist, um den Multiplexer M2 zu steuern, um die Oktetts zu übertragen, die von einem der Speicher FI1, ..., FI4 geliefert werden, der beim Lesen von der Schaltung FM gesteuert wird. Dieser Ausgang der Schaltung FM ist außerdem mit einem Eingang des Registers R6 verbunden, um ihm zwei Bits zu liefern, die den Multiplex ATMs Nr. 1, 4 bezeichnen, der die Zelle während des Lesens in einem der Speicher FI1, ..., FI4 empfangen hat.
[0081] Die fünf ersten Oktetts jeder Zelle bilden den Kopf HD dieser Zelle und werden, sowie die beiden Bits, die einen der Multiplexe ATMs Nr. 1, ..., 4 identifizieren, vom Register R6 abgenommen. Das Register R6 speichert diese beiden Bits und die Felder des Kopfes HD, der den Namen des virtuellen Bündels und den Namen der virtuellen Schaltung enthält. Der Wert dieser beiden Bits und der beiden Namen bilden eine Leseadresse CIA, die auf den Leseadresseneingang des Speichers CI' für die Identitäten von Zellen gegeben wird. Ein Lesen in diesem Speicher CI' liefert die Identität der durch die Warteschlangen wiedergegebenen Zelle: Ein erster Ausgang des Speichers CI', der mit einem Eingang der Steuereinheit CU2 verbunden ist, liefert das Binärwort CO und gibt die Art der durch die Warteschlangen wiedergegebe nen Zelle an. Gleichzeitig werden die Oktetts der Nutzlast dieser Zelle vom Ausgang des Multiplexers M2 an einen Eingang der Einheit CU2 geliefert. Wenn es eine erwartete Zelle ist und sie Oktetts von synchronen Kanälen enthält, überträgt die Einheit CU2 diese Oktetts wieder zum den Speichern FF1, ..., FF64 für die Bildung von Rahmen gemeinsamen Dateneingang.
[0082] Wenn die in den Warteschlangen wiedergegebene Zelle eine erwartete Zelle ist, aber nur eine Nachricht zur internen Signalisierung enthält, überträgt die Einheit CU2 die Nutzlast dieser Zelle zum Speicher SM' für Nachrichten zur internen Signalisierung, der in der Figur nicht dargestellt ist.
[0083] Wenn die wiedergegebene Zelle eine Zelle ist, die auf den asynchronen Multiplexen ATMs Nr. 1, ..., Nr. 4 infolge eines Fehlers angekommen ist, überträgt die Steuereinheit CU2 die Nutzlast dieser Zelle nicht.
[0084] Das Lesen des Speichers CI' für die Identitäten von Zellen an der Adresse CIA liefert außerdem auf einem zweiten Ausgang des Speichers CI' das Binärwort an einen Eingang der Schaltung AM und an Seitenadresseneingang des Markierungsspeichers MM'. Ein dritter Ausgang des Speichers CI' liefert das Binärwort Hinit an einen ersten Eingang des Multiplexers M3. Zu Beginn der Verarbeitung einer wiedergegebenen Zelle überträgt der Multiplexer M3 das Binärwort Hinit an den Eingang des Register R7. Dann überträgt der Multiplexer M3 das Binärwort H', das an seinem zweiten Eingang von einem ersten Ausgang des Markierungsspeichers MM' geliefert wird.
[0085] Das Register R7 weist einen Ausgang auf, der mit einem Zeilenadresseneingang des Speichers MM' verbunden ist. Dieser Ausgang liefert eine Zeilenadresse H, die eine Zeile in der Seite G auswählt. Diese Zeile enthält:
- ein Binärwort H', dessen Wert die nächste zum Lesen im Speicher MM' zu verwendende Zeilenadresse ist;
- ein Binärwort Pi und ein Binärwort Si, die eine Nummer, die einen der synchronen Multiplexe PCMs Nr. 1, ..., 4 bezeichnet, bzw. eine Nummer für ein Zeitintervall in einem Rahmen dieses synchronen Multiplexes sind.
[0086] Der Wert von Hinit bezeichnet die erste Zeile der Seite G des Speichers MM', die tatsächlich eine Nutzinformation enthält, weil nicht unbedingt alle der Zeilen einer Seite genutzt werden. Der Wert von H' gestattet, die nächste Zeile zu kennen, die in der Seite G gelesen werden muß.
[0087] Die physikalische Leseadresse im Speicher MM' für die erste Zeile einer Seite ist:
AMM' = G · 48 + N4,
worin N4 eine Konstante ist.
[0088] Die physikalische Leseadresse im Speicher MM' für jede der weiteren Zeilen dieser Seite ist:
AMM' = G · 48 + N4 + H,
worin H bestimmte Werte zwischen 1 und 48 annimmt, ohne sie unbedingt alle anzunehmen. Der erste Ausgang des Speichers MM' liefert den Wert von H' an den zweiten Eingang des Multiplexers M3 und an einen Eingang des Komparators CP2. Der Multiplexer M3 besitzt einen nicht dargestellten Steuereingang, der mit dem Steuerbus CB' durch eine nicht dargestellte Schnittstelle verbunden ist, um diesen Multiplexer nach einem ersten Lesen im Speicher MM' umzuschalten. Der Ausgangs des Multiplexers M3 überträgt den Wert H' an das Register R7, oder er wird am Ende des Lesezyklus im Speicher MM' gespeichert. Der Wert von H' gestattet dann ein Lesen einer neuen Zeile der Seite G, wobei diese Zeile nicht im allgemeinen der vorher gelesenen folgt.
[0089] Der Komparator CP2 hat die Funktion, den Wert von H' mit einem Schwellenwert gleich 48 zu vergleichen und ein lo gisches Signal, das sich aus diesem Vergleich ergibt, an einen Eingang der Schaltung zur Verwaltung der Warteschlangen, FM, zu liefern. Wenn das im Speicher MM' gelesene Binärwort H' einen Wert gleich 49 hat, gibt dies an, daß die Dezellularisierung einer Zelle beendet ist. Die Schaltung FM zur Verwaltung der Warteschlangen kann dann sofort die Dezellularisierung einer weiteren ATM-Zelle in Angriff nehmen, was gestattet, Zeit zu sparen, wenn die vorhergehende Zelle viele leere Oktetts enthielt.
[0090] Die Werte Pi und Si bilden eine Schreibadresse, um in einen der Speicher FF1, ..., FF64 für die Bildung von Rahmen ein Oktett der Nutzlast der wiedergegebenen Zelle zu schreiben. Ein zweiter Ausgang des Speichers MM' liefert den Wert von 51 an einen allen Speichern FF1, ..., FF64 gemeinsamen Adresseneingang. Ein dritter Ausgang des Speichers MM' liefert den Wert Pi an eine Adresse zur Auswahl der Speicher FF1, ..., FF64, um einen dieser Speicher auszuwählen. Die Figur stellt die zur Sendung eines synchronen Multiplex notwendigen herkömmlichen Mittel nicht dar: Speicher zur erneuten Synchronisierung, der zwei Rahmen jedes synchronen Multiplex speichern kann, Vorrichtung zur Taktgebersynchronisierung, Erzeugungsvorrichtung für Codes mit zyklischer Redundanz, Erzeugungsvorrichtung für in die Zeitintervalle Nr. 0 und Nr. 16 jedes Rahmens einzufügende Signalisierungssignale, usw.
[0091] Fig. 7 stellt ein Steuerungsdiagramm dar, das die · Zeilen a, b, c, ..., m aufweist, die den Betrieb dieses ersten Ausführungsbeispiels der Dezellularisierungsvorrichtung DD1 darstellen:
a) den Wechsel der Lese- und Schreiboperationen in den Speichern FF1, ..., FF64 für die Bildung von Rahmen, worin w die Schreiboperation darstellt und r die Leseoperation darstellt. Jede dieser Operationen dauert 31 ns, und es gibt während jeder Rahmenperiode von 125 Mikrosekunden 2048 Lesezyklen und 2048 Schreibzyklen; b) ein Lesen im Markierungsspeicher MM' und eine Änderung des Zeilenadreßwertes, H, um den in diesem Speicher gelesenen Wert H' während eines Lesens in einem Speicher FF zu ersetzen;
c) ein Lesen im Eingangsspeicher FI1, ..., FI4 während eines Schreibzyklus im Speicher FF;
d) ein Lesen im Markierungsspeicher MM', dann eine Änderung des Wertes von H, um ihn durch den in diesem Speicher gelesenen Wert von H' während eines Lesezyklus in einem Speicher FF zu ersetzen;
e) stellt ein Lesen im Eingangsspeicher FI1, ..., FI4 während eines Schreibzyklus in einem Speicher FF dar;
f) das Erfassen des letzten Oktetts einer Zelle während der zweiten Hälfte eines Lesezyklus in einem Speicher FF;
g) die Verarbeitung einer neuen Zelle: Lesen im Speicher CI' für die Identitäten von Zellen, dann ein Laden des Wertes Hinit in das Register R7 während eines Lesezyklus eines Speichers FF;
h) ein Lesen im Markierungsspeicher MM', dann eine Änderung des Wertes von H, wobei der Wert von Hinit durch den im Speicher MM' gelesenen Wert von H' während eines Lesezyklus in einem Speicher FF ersetzt wird;
i) ein Lesen in einem Eingangsspeicher FI1, ..., FI4 während eines Schreibzyklus in einem Speicher FF;
j) ein Lesen in einem Markierungsspeicher MM', dann eine Änderung des Wertes von H, um ihn durch den im Speicher MM' gelesenen Wert von H' während eines Lesezyklus in einem Speicher FF zu ersetzen;
k) ein Lesen in einem Eingangsspeicher FI1, ..., FI4 während eines Schreibzyklus in einem Speicher FF.
[0092] Die Markierungsoperationen für die Verbindungen sind durch die Zeilen 1 und m dieses Steuerungsdiagramms dargestellt:
1) ein Lesen, dann ein Schreiben in den Speicher CI' für die Identitäten von Zellen, das während jedes Lesezyklus in einem Speicher FF ausgeführt wird;
m) ein Lesen, dann ein Schreiben im Markierungsspeicher MM', das während jedes Schreibzyklus in einem Speicher FF ausgeführt wird.
[0093] Ein zweites Ausführungsbeispiel der Dezellularisierungsvorrichtung kann für Zellen mit variabler Länge aus diesem ersten Ausführungsbeispiel hergeleitet werden, und es kann ein Blockdiagramm aufweisen, das mit dem in Fig. 6 dargestellten identisch ist. Es werden unten nur die Unterschiede des Betriebs dargestellt.
[0094] Dieses zweite Ausführungsbeispiel ist besonders für Zellen ausgelegt, deren Leitweginformationen aus einer Selbstleitungsmarke bestehen. Die Schaltung VC zur Verifizierung der Identität jeder Zelle verifiziert anstelle der Identität des virtuellen Bündels und der Identität der virtuellen Schaltung die Selbstleitungsmarke jeder Zelle. Sie liefert an den Schreibadresseneingang des Speichers CI' eine Adresse, die einer aus der Selbstleitungsmarke hergeleiteten Nummer für den logischen Weg entspricht.
[0095] Die Schaltung FM zur Verwaltung der Warteschlangen steuert die Speicher FI1, ..., FI4 so, daß Warteschlangen gebildet werden, oder die Zellen mit variabler Länge werden mit den Enden aneinander gespeichert, werden dann Zelle für Zelle wiedergegeben, wobei die Länge jeder Zelle durch drei Bits unter den von jeder Zelle transportierten Daten bekannt ist.
[0096] Es werden nuh die verschiedenen Verzögerungen für die Durchquerung von einem synchronen Kanal zu einem anderen synchronen Kanal betrachtet. In der Eingangsanschlußeinheit URe setzt sich die Verzögerung für die Durchquerung aus den folgenden Verzögerungen zusammen:
- die Verwendung eines doppelten Eingangsspeichers M1 für die erneute Synchronisierung eines eingehenden synchronen Multiplex erlegt eine Durchquerungszeit für diesen Speicher auf, die höchstens gleich 125 Mikrosekunden und durchschnittlich 62,5 Mikrosekunden beträgt;
- die Bildung einer Zelle kann eine maximale Dauer aufweisen, die 44 Oktetts, nämlich 2,69 Mikrosekunden entspricht;
- die Sendedauer für eine Zelle auf einem asynchronen Multiplex mit 155 Mbit/s beträgt 2,736 Mikrosekunden. Ein Speicher CF1, ..., CF4 für die Bildung von Zellen kann schlimmstenfalls 32 aneinanderstoßende Zellen empfangen. Die maximale Verzögerung wird von der letzten Zelle erfahren und ist gleich 85,6 Mikrosekunden. Die mittlere Warteverzögerung in diesen Speichern beträgt somit 42,8 Mikrosekunden.
[0097] Abschließend wird die Verzögerung für die Durchquerung der Anschlußeinheit URe höchstens gleich 214 Mikrosekunden und durchschnittlich 108 Mikrosekunden geschätzt.
[0098] Bei einer abgehenden Anschlußeinheit URs setzt sich die Verzögerung für die Durchquerung aus den folgenden Verzögerungen zusammen:
- die Verzögerung einer der Warteschlangen in den Speichern FI1, ..., FI4. Jede enthält höchstens 96 Zellen, also eine maximale Verzögerung von 258 Mikrosekunden, aber jede enthält durchschnittlich 0,5 Zellen, nämlich eine Verzögerung von 1,4 Mikrosekunden;
- die Dezellularisierungsdauer für eine Zelle ist höchstens gleich 2,69 Mikrosekunden;
- die Dauer der Wiederaussendung eines Abtastwertes des synchronen Kanals in einem synchronen Rahmen weist eine maximale Dauer von 125 Mikrosekunden und eine mittlere Dauer von 62,5 Mikrosekunden auf.
[0099] Abschließend beträgt die geschätzte Verzögerung für die Durchquerung der abgehenden Anschlußeinheit URs somit insgesamt: höchstens 386 Mikrosekunden und durchschnittlich 67 Mikrosekunden.
[0100] Die Gesamtverzögerung für die Durchquerung der beiden Anschlußeinheiten URe und URs in einer Richtung beträgt somit: höchstens 600 Mikrosekunden und durchschnittlich 175 Mikrosekunden.
[0101] Um eine maximale Verzögerung von 900 Mikrosekunden hin und zurück einzuhalten, ist es nötig und es genügt, daß das Verbindungsnetz ACN im schlimmsten Fall eine Verzögerung hin und zurück von 300 Mikrosekunden und im Mittel 550 Mikrosekunden aufweist. Die Verbindungsnetze der bekannten Typen mit asynchronem Übertragungsmodus können Verzögerungen für die Durchquerung aufweisen, die kleiner als diese Werte sind.
[0102] Die Zellularisierungsvorrichtung und die Dezellularisierungsvorrichtung gemäß der Erfindung gestatten somit, ein synchrones Vermittlungszentrum auszuführen, das ein asynchrones Verbindungsnetz aufweist, das effizient genutzt wird, weil die Zellen einen hohen Ausfüllungsgrad haben, wobei die Empfehlung Q551 erfüllt wird. Bei den oben beschriebenen Ausführungsbeispielen ist jeder Abtastwert eines synchronen Kanals durch ein einziges Oktett dargestellt, aber eine Ausführungsvariante kann darin bestehen, jeden Abtastwert durch ein Oktett, das seinen Wert umsetzt, und ein zusätzliches Oktett darzustellen, das einen Fehlererkennungscode enthält. Die Anpassung der oben beschriebenen Ausführungsbeispiele für zwei Oktetts pro Abtastwert ist für den Fachmann verständlich.
[0103] Die vorher beschriebenen Beispiele zeigen die Anwendung der Zellularisierungsvorrichtung und der Dezellularisierungsvorrichtung gemäß der Erfindung für die Ausführung eines synchronen Vermittlungszentrums. Die erfindungsgemäßen Vorrichtungen gestatten auch die Ausführung von asynchronen Vermittlungszentren, die gestatten, von einer erfindungsgemäßen Zellularisierungsvorrichtung erzeugte, zusammengesetz te Zellen zu asynchronen oder synchronen Vermittlungszentren zu leiten.
[0104] Die Zellularisierungsvorrichtung und die Dezellularisierungsvorrichtung gemäß der Erfindung gestatten, ein Ton- oder Meldesignal von einem synchronen Kanal zu irgendeinem anderen synchronen Kanal hin zu verteilen. Die Verteilung wird einerseits in Höhe des Schaltnetzes ACN und andererseits in Höhe der Dezellularisierungsvorrichtungen DD in den Ausgangsanschlußeinheiten URS Nr. 1, ..., q ausgeführt. Um eine Verteilung auszuführen, schreibt der Mikroprozessor MP2 der Dezellularisierungsvorrichtung DD1 beispielsweise mehrere Male die gleichen Markierungsinformationen in den Markierungsspeicher MM', um dasselbe Oktett mehrere Male von einem Eingangsspeicher F11, ..., FI4 zu den Speichern FF1, ..., FF64 für die Bildung von Rahmen zu übertragen, um dieses Oktett in mehreren synchronen Kanälen zu senden.
[0105] Die Zellularisierungsvorrichtung und die Dezellularisierungsvorrichtung gemäß der Erfindung gestatten außerdem, eine Kontinuitätsprüfung der synchronen Kanäle auszuführen. Diese Prüfung besteht darin, Prüfoktetts in jedem synchronen Kanal in Höhe der Zellularisierungsvorrichtung periodisch auszusenden und das Vorhandensein derselben Prüfoktetts am Ausgang der Dezellularsierungsvorrichtung zu verifizieren.
[0106] Fig. 8 stellt das Blockdiagramm der einer Dezellularisierungsvorrichtung, wie dem in Fig. 4 dargestellten Beispiel CD1, hinzuzufügenden Mittel dar. Diese zusätzlichen Mittel sind zwischen dem Eingang 11 und dem Eingangsspeicher IM1 eingefügt.
[0107] Sie umfassen:
- einen 2048 Prüfwörter enthaltenden Speicher MCT, der vorher vom Mikroprozessor MP1 geladen wurde;
- einen Zähler MCE, der von einem Taktgeber im Takt der über den Eingang E1 eingehenden Abtastwerte inkrementiert wird;
- einen Speicher MCD, der 2048 · 1 Bit enthält, die vom Mikroprozessor MP1 vorherbestimmt, dann in diesen Speicher geladen werden;
- einen Multiplexer M6 mit: einem mit dem Eingang 11 verbundenen Eingang zum Empfangen der beiden synchronen Multiplexe; einen mit einem Ausgang des Speichers MCT verbundenen Eingang zum Empfangen zweier Oktetts zur Prüfung der Kontinuität; einem mit einem Ausgang des Speichers MCD verbundenen Steuereingang; und einem mit dem Dateneingang des Speichers IM1 verbundenen Ausgang, wobei dieser Eingang mit dem Eingang Il nicht mehr verbunden ist.
[0108] Die Speicher MCD und MCT sind durch den Bus CB mit dem Mikroprozessor MP1 verbunden. Der Zähler MCE liefert eine Adresse, die die zwei Zeitintervalle identifiziert, in welchen die zwei Prüfoktetts gesendet werden. Diese Adresse wird verwendet, um das Prüfwort im Speicher MCT zu lesen und um ein Steuerbit für den Multiplexer M6 im Speicher MCD zu lesen. Entsprechend dem Wert dieses Bits überträgt der Multiplexer MG zwei Oktetts, die zwei Abtastwerte der am Eingang 11 ankommenden synchronen Multiplexe darstellen, oder überträgt die zwei vom Speicher MCT gelieferten Oktetts für die Kontinuitätsprüfung.
[0109] Fig. 9 stellt das Blockdiagramm der eine Dezellularisierungsvorrichtung, wie dem in Fig. 6 dargestellten Beispiel DD1, hinzuzufügenden Mittel dar, um eine Kontinuitätsprüfung der synchronen Kanäle und eine Umordnung der synchronen Kanäle in den Zellen zu gestatten. Die Steuereinheit CU2 und die in Fig. 9 nicht dargestellten Elemente sind unverändert. Die hinzuzufügenden Mittel umfassen:
- einen Demultiplexer DM mit einem Eingang und zwei Ausgängen für Daten, wobei dieser Dateneingang mit dem Datenausgang der Speicher FF1, ..., FF64 für die Bildung von Rahmen verbunden ist;
- eine Vorrichtung MCC zur Verifizierung der Prüfoktetts, die im wesentlichen aus einem Speicher, der zum Speicher MCT analog ist und die erwarteten Prüfoktetts enthält, und einer logischen Vergleichsschaltung besteht, wobei ein Eingang/Ausgang mit dem Bus CB durch eine nicht dargestellte Schnittstelle verbunden ist und ein Eingang mit einem ersten Ausgang des Demultiplexers DM verbunden ist;
- einen Multiplexer M7 mit zwei Eingängen und einem Ausgang, wobei ein erster Eingang mit dem zweiten Ausgang des Demultiplexers DM verbunden ist; ein zweiter Eingang ein festgelegtes Oktett, CVL, empfängt, das ein Codewort ist, das angibt, ob der Kanal, der dieses Codewort trägt, frei ist;
- einen Satz von Ausgangsregistern, R5, die gestatten, für jeden der die Dezellularisierungsvorrichtung verlassenden 64 synchronen Multiplexe PCMs Nr. 1, ..., 64 einen Rahmen zu bilden; wobei dieser Satz R5 aufweist: einen Dateneingang, der mit dem Ausgang des Multiplexers M7 verbunden ist; einen Ausgang, der mit den synchronen Multiplexen PCMs Nr. 1, ..., 64 verbunden ist, und einen Schreibtakteingang, der ein periodisches Taktsignal CK im Takt der zu schreibenden Oktetts empfängt, um wieder einen Rahmen mit 32 Oktetts herzustellen;
- 64 Markierungsspeicher für die Bildung von Rahmen, MF1, ..., MF64, die entsprechend den 64 synchronen Ausgangsmultiplexen PCMs Nr. 1, ..., 64 entsprechen, wobei ein Steuereingang mit dem Bus CB' durch eine nicht dargestellte Schnittstelle verbunden ist und ein Datenausgang mit·einem Steuereingang des Multiplexers M7 und mit einem Steuereingang des Multiplexers DM verbunden ist.
[0110] Die 64 Speicher MF1, ..., MF64 entsprechend den 64 Rahmen mit 32 Oktetts, die periodisch zu senden sind. Sie enthalten für jeden synchronen Kanal ein Binärwort, das den Zustand dieses Kanals angibt: Kanal in Ruhe oder Kanal bei Kontinuitätsprüfung oder Kanal aktiv.
[0111] Das Binärwort bestimmt die Identität der Informationen, die die synchronen Rahmen am Ausgang der Dezellularisierungsvorrichtung bilden müssen: Prüfoktett oder Oktett, das einen Signalabtastwert darstellt, oder ein Codeoktett, das angibt, oder der Kanal frei ist. Sie werden nacheinander im Takt der Abtastwerte gelesen, die auf den synchronen Multiplexen durch nicht dargestellte Mittel wiedergegeben werden, die auch eine Leseadresse an die Speicher FF1, FF64 für die Bildung von Rahmen liefern. Der Inhalt der Speicher MF1, ..., MF64 wird vom Mikroprozessor MP2 in diese Speicher geschrieben.
[0112] Wenn sich der Kanal in Ruhe befindet, wird der Multiplexer M7 so gesteuert, daß er das Codewort CVL überträgt. Wenn sich der Kanal bei der Kontinuitätsprüfung befindet, wird der Demultiplexer DM so gesteuert, daß er die empfangenen Oktetts an die Vorrichtung MCC zur Verifizierung der Kontinuität sendet. Gleichzeitig wird der Multiplexer M7 so gesteuert, daß er das Codewort CVL, das angibt, ob der Kanal frei ist, stromabwärts sendet. Wenn der Kanal aktiv ist, werden der Demultiplexer DM und der Multiplexer M7 so gesteuert, daß die in den Speichern FF1, ..., FF64 für die Bildung von Rahmen gelesenen Oktetts entsprechend an den Registersatz R5 übertragen werden.
[0113] Die in Fig. 9 dargestellten zusätzlichen Mittel gestatten außerdem eine Umordnung der synchronen Kanäle in den Zellen, die aus dem Übertragen eines synchronen Kanals von einem ersten logischen Kanal mit asynchronem Transfermodus zu einem zweiten logischen Kanal mit asynchronem Transfermodus besteht, wenn die Zellen, die den ersten Kanal tragen, nahezu leer und somit für die Übertragung und die Vermittlung von synchronen Kanälen wenig effizient sind. Die Zellularisierungsvorrichtung, wie das in Fig. 4 dargestellt Beispiel CD1, nimmt an der Umordnungsoperation teil, aber sie erfordert keine zusätzlichen Mittel, außer daß die Software des Mikroprozessors MP1 zusätzliche Funktionen erfüllt: Sie bestimmt, welche die synchronen Kanäle sind, die eine Umordnung erfahren müssen, d. h. die synchronen Kanäle, für welche eine erste Verbindung aufgebaut worden ist aber zum betrachteten Zeitpunkt von zu wenig gefüllten Zellen getragen wird.
[0114] Sie baut dann für jeden dieser synchronen Kanäle eine zweite Verbindung auf. Wenn diese zweite Verbindung wirklich aufgebaut worden ist und sie durch eine Kontinuitätsprüfung freigegeben worden ist, entscheidet der Mikroprozessor MP2 der Dezellularisierungsvorrichtung, die erste Verbindung zugunsten der zweiten zu lösen. Die Speicher FF1, FF64 für die Bildung von Rahmen enthalten somit zu einem gegebenen Zeitpunkt zwei Oktetts, die denselben Abtastwert des Kanals während der Umordnung darstellen, aber nur eines dieser Oktetts wird zum Registersatz R5 übertragen. Sobald die neue Verbindung freigegeben ist, wird die Markierung, die die Leseadresse in den Speichern FF1, ..., FF6 bestimmt, im Markierungsspeicher MM1 und in den Markierungsspeichern MF1, ..., MF64 für die Bildung von Rahmen modifiziert, um in den Speichern FF1, ..., FF64 das der neuen Verbindung entsprechenden Oktett zu lesen und dann in Registersatz RS zu schreiben.
[0115] Für den Aufbau der neuen Verbindung fügt der Mikroprozessor MP1 der Zellularisierungsvorrichtung CD1 ein neues Binärwort N in den Markierungsspeicher mm ein; und der Mikroprozessor MP2 der Dezellularisierungsvorrichtung DD1 fügt das gleiche Wort N in dem Markierungsspeicher MM' ein.
[0116] Die in den Speichern mm und MM' enthaltenen Wörter sind verkettet. Jedes Wort Mi wird von einem Wort Mi-1 aufgerufen und es ruft ein Wort Mi+1 auf oder beendet eine Seite.
[0117] Wenn ein neues Wort N zwischen die Wörter Mi und Mi+1 eingefügt werden soll, steuert jeder Mikroprozessor:
- das Schreiben des Wortes N, das Mi+1 aufruft, an eine freie Adresse;
- das Schreiben des Wortes Mi, das das Wort N und nicht mehr Mi+1 aufruft, an die Adresse, an der das Mi+1 aufrufende Wort Mi war.
[0118] In der Vorrichtung DD1 steuert dann der Mikroprozessor MP2 das Schreiben eines Codeworts, das angibt, ob der Kanal aktiv ist, in die Speicher FF1, ..., FF64.
[0119] Bei Lösung einer Verbindung steuern die Mikroprozessoren MP1 und MP2 das Weglassen eines Wortes Mj in den Markierungsspeichern mm bzw. MM'. Wenn dieses Wort Mj zwischen den beiden Wörtern Mj-1 und Mj+1 weggelassen werden soll, steuert jeder Mikroprozessor das Schreiben des Wortes Mj 1, das Mj und nicht mehr Mj+1 aufruft, an die Adresse, an der das Wort Mj 1 war. Außerdem steuert in der Vorrichtung DD1 der Mikroprozessor MP2 das Schreiben eines Codewortes, das angibt, ob der Kanal frei ist, in die Speicher FF1, ..., F64.
[0120] Fig. 10 stellt das Blockdiagramm eines asynchronen Vermittlungszentrums, AE1, und seiner Verbindungen mit drei synchronen Vermittlungszentren SE1, SE2, SE3 und mit einem weiteren asynchronen Vermittlungszentrum AE2 für ein Übertragungsbeispiel dar. Es sind nur die für eine einzige Übertragungsrichtung notwendigen Mittel dargestellt, um die Figur deutlicher zu machen.
[0121] Außerdem stellt Fig. 11 den Betrieb dieses Zentrums dar, indem sie schematisch darstellt:
- den Inhalt eines Rahmens eines synchronen Multiplexes 5M1, der vom synchronen Vermittlungszentrum SE1 zu mehreren Zielen zu übertragen ist, die aus den Vermittlungszentren SE2, SE3 und AE2 bestehen;
- eine zusammengesetzte Zelle CC1, die durch Zellularisierung dieses Rahmens des synchronen Multiplex 5M1 erhalten wurde, wobei der Rest dieses Rahmens in weiteren, nicht dargestellten, zusammengesetzten Zellen übertragen wird;
- und drei Zellen SC1, SC2, SC3, die erhalten werden, indem die zusammengesetzte Zelle CC1 wieder zerlegt wird.
[0122] Das synchrone Vermittlungszentrum SE1 sendet einen Rahmen S1, S2, ..., S128 auf dem synchronen Multiplex 5M1, aber dieser Rahmen wird tatsächlich dank einer Zellularisierungsvorrichtung CD2, die in der Nähe des synchronen Vermittlungszentrums SE1 angeordnet ist, in Form einer Folge von zusammengesetzten Zellen bis zum Vermittlungszentrum AE1 geleitet. Die Vorrichtung CD2 wird später beschrieben. Das asynchrone Vermittlungszentrum AE1 ist durch einen asynchronen Multiplex AM2 mit einem weiteren asynchronen Vermittlungszentrum AE2 verbunden. Es ist dank einer Dezellularisierungsvorrichtung DD3, die in der Nähe des Zentrums SE3 angeordnet und durch einen asynchronen Multiplex SM3 mit ihm verbunden ist, durch einen asynchronen Multiplex AM3 mit dem synchronen Vermittlungszentrum SE3 verbunden.
[0123] Das asynchrone Vermittlungszentrum AE1 ist außerdem dank der Tatsache, daß das Zentrum AE1 eine Dezellularisierungsvorrichtung DD2 aufweist, durch einen synchronen Multiplex SM2 mit dem synchronen Vermittlungszentrum SE2 verbunden. Tatsächlich weist das Zentrum AE1 ein herkömmliches Verbindungsnetz ATMS mit asynchronem Übertragungsmodus auf, das mit der Dezellularisierungsvorrichtung DD2 und mit einer Einheit verbunden ist, die Zwischenbetriebseinheit IWU genannt wird. Das Verbindungsnetz ATMS ist direkt mit den asynchronen Multiplexen AM1, AM2, AM3 verbunden. Es ist durch einen asynchronen Multiplex AM4 mit der Dezellularisierungsvorrichtung DD2 und durch einen Multiplex AM5, der durch einen das Verbindungsnetz ATMS verlassenden asynchronen Multiplex AM6 in das Verbindungsnetz ATMS eintritt, mit der Zwischenbetriebseinheit IWU verbunden.
[0124] Im in Fig. 10 dargestellten Beispiel schickt das Vermittlungsnetz SE1 auf dem synchronen Multiplex SM1 einen Rahmen S1, ..., S128, der teilweise für drei Ziele bestimmt ist, die die Zentren AE2, SE3, SE2 sind, wobei das Zentrum AE1 nur die Rolle eines Durchgangszentrum hat. Die Zellularisierungsvorrichtung CD2, die am Ausgang des Zentrums SE1 angeordnet ist, bringt diesen Rahmen in die Form von vier zusammengsetzten Zellen. Nur die erste zusammengesetzte Zelle, CC1, ist in Fig. 10 dargestellt.
[0125] Die für die Übertragung verwendeten Zellen sind vorzugsweise Zellen mit fester Länge, aber es liegt auf dem Gebiet des Fachmanns, Zellen mit variabler Länge zu verwenden, wobei die Vorrichtungen CD2, DD2, DD3 durch Zellularisierungs- und Dezellularisierungsvorrichtungen für Zellen mit variabler Länge ersetzt werden.
[0126] Fig. 11 stellt die Umwandlung des Rahmens S1, ..., S128 dar, die beispielsweise entsprechend Abtastwerte von 128 synchronen Kanälen darstellen. Diese synchronen Kanäle sind fähig, von demselben logischen Kanal getragen zu werden, der das synchrone Vermittlungszentrum SE1 mit dem asynchronen Vermittlungszentrum AE1 verbindet. Diese 128 Oktetts werden mittels vier aufeinanderfolgenden Zellen mit fester Länge transportiert, die Köpfe aufweisen, die identisch sind. Nur die erste dieser Zellen, CC1, ist in Fig. 4 dargestellt. Sie weist einen Kopf HD1 auf. Jede Zelle transportiert 32 aufeinanderfolgende Oktetts und weist am Ende der Zelle 12 leere Oktetts auf.
[0127] Beispielsweise transportiert die zusammengesetzte Zelle CC1 32 Oktetts S1, ..., S32, die jeweils einen Abtastwert der 32 ersten synchronen Kanäle durch den synchronen Multiplex SM1 darstellen. Wenn die Zelle CC1 das asynchrone Vermittlungszentrum AE1 erreicht hat, können diese Oktetts nicht mehr über denselben logischen Kanal geleitet werden, weil sie getrennt werden müssen, um je nach Fall zu den Ver mittlungszentren AE2, SE3, SE2 geleitet zu werden. Die zusammengesetzte Zelle CC1 wird dann zu drei Zellen SC1, SC2, 503 umgewandelt, die drei logischen Leitwegkanälen zu den Vermittlungszentren AE2, SE3 bzw. SE2 entsprechen.
[0128] Beispielsweise werden die Oktetts S2, S3,.,., S19, 524, 525, 526, die für das Vermittlungszentrum AE2 bestimmt sind, in einer Zelle SC1 angeordnet, die einen Kopf HD4 aufweist, der einen logischen Kanal bezeichnet, der beispielsweise das Zentrum AE1 mit dem Zentrum AE2 verbindet. Die Oktetts S5, S6, ..., 527, 528, 529, 531, die für das Vermittlungszentrum SE3 bestimmt sind, werden in einer Zelle SC2 angeordnet, die mit einem Kopf HD5 versehen ist, der einen logischen Kanal bezeichnet, der das Zentrum AE1 mit dem Zentrum SE3 verbindet. Die Oktetts S10, S15, S17, S20, S22, S23, S32, die für das Zentrum SE2 bestimmt sind, werden in einer Zelle SC3 angeordnet, die mit einem Kopf HD6 versehen ist, die einen logischen Kanal bezeichnet, der das Zentrum AE1 mit dem Zentrum SE2 verbindet.
[0129] Eine Ausführungsvariante kann darin bestehen, drei aufeinanderfolgende Rahmen in zwei aufeinanderfolgende Zellen zu setzen, da ja 96 Oktetts genau den Platz haben, der in den 2 · 48 Oktetts der Nutzlast von zwei Zellen notwendig ist.
[0130] Die zusammengesetzte Zelle CC1 wird im Verbindungsnetz ATMS zum Multiplex AM6 geleitet, um sie zur Zwischenbetriebseinheit IWU zu übertragen. Die Einheit IWU gibt drei Zellen SC1, SC2, SC3 auf dem asynchronen Multiplex AM5 wieder. Diese drei Zellen umfassen die Oktetts mit dem Ziel: asynchrones Vermittlungszentrum AE2, synchrones Vermittlungszentrum SE3 bzw. synchrones Vermittlungszentrum SE2.
[0131] Dies sind noch die zusammengesetzten Zellen, die aber im allgemeinen weniger synchrone Kanäle tragen als die zusammengesetzte Zelle CC1. Jede weist in ihrem Kopf einen Namen für das virtuelle Bündel und einen Namen für die virtuelle Schaltung auf. Die Köpfe der drei Zellen SC1, SC2, SC3 identifizieren drei verschiedene logische Kanäle, die drei Zielen entsprechen.
[0132] Das Verbindungsnetz ATMS leitet dann diese Zellen entsprechend zu diesen Zielen. Die Zelle SC3 verläßt das Zentrum AE1 nicht. Sie wird von der Dezellularisierungsvorrichtung DD2 in die Form eines synchronen Rahmens SF zurückverwandelt, um auf dem synchronen Multiplex SM2 mit Ziel Zentrum SE2 geleitet werden zu können. Dagegen verlassen die Zellen SC1 und SC2 wirklich das Zentrum AE1 und werden bis zu ihren jeweiligen Zielen übertragen. Die Zelle SC2 wird in dem Moment, in dem sie in der nähe des synchronen Vermittlungszentrums SE3 ankommt, mittels der Dezellularisierungsvorrichtung DD3 in die Form eines Rahmens des asynchronen Multiplex SM3 zurückverwandelt.
[0133] Die Zwischenbetriebseinheit IWU ist eine bekannte Vorrichtung, weil sie bereits als Brücke zwischen einem Telekommunikationsnetz mit synchronem Kanal und einem Telekommunikationsnetz mit asynchronem Kanal verwendet wird, und ist beispielsweise in der französischen Patentanmeldung 2 655 794 beschrieben. Bei der oben beschriebenen Anwendung gibt es eine einzige Zwischenbetriebsvorrichtung IWU, um die Übertragung von synchronen Kanälen von einem synchronen Vermittlungszentrum SE1 zu mehreren synchronen oder asynchronen Vermittlungszentren zu gestatten, während herkömmlicherweise für jedes Paar, das aus einem asynchronen Vermittlungszentrum und einem synchronen Vermittlungszentrum besteht, die kommunizieren sollen, eine Brücke, die eine Zwischenbetriebsvorrichtung umfaßt, notwendig ist. Es zeigt sich somit, daß die Verwendung von Zellularisierungsvorrichtungen und Dezellularisierungsvorrichtungen gemäß der Erfindung den Zwischenbetrieb einer größeren Anzahl von Vermittlungszentren für eine gegebene von Zwischenbetriebsvorrichtungen gestattet.
[0134] Fig. 12 stellt das Blockdiagramm eines zweiten Ausführungsbeispiels CD2 der erfindungsgemäßen Zellularislerungsvorrichtung dar. Dieses Ausführungsbeispiel ist insbesondere dafür bestimmt, den synchronen Multiplex SM1 zu empfangen und den in Fig. 10 genannten asynchronen Multiplex AM1 zu senden. Es empfängt somit 128 Oktetts S1, ..., S128 pro Periode von 125 Mikrosekunden.
[0135] Es umfaßt:
- einen Eingangsspeicher IM2 mit einer Kapazität von 128 Oktetts, der vom FIFO-Typ ist;
- eine Leseadressierungsschaltung AC1;
- eine Schreibadressierungsschaltung AC2;
- einen Speicher HM zum Speichern von vier Köpfen HD1, ..., HD4, die jeweils aus 5 Oktetts bestehen;
- einen Mikroprozessor MP3, der mit einem Programmspeicher PM3 und mit einem Steuerbus CB3 verbunden ist;
- einen Multiplexer M5, der zwei Dateneingänge und einen Ausgang aufweist und dessen Steuereingang durch eine nicht dargestellte Schnittstelle mit dem Bus CB3 verbunden ist.
[0136] Der Mikroprozessor MP3 und der Programmspeicher PM3 spielen die Rolle einer Folgesteuerungseinrichtung, die über den Steuerbus CB3 steuert: die Speicher IM2, HM, die Adressierungsschaltungen AC1, AC2 und den Multiplexer M5. Die Schreibadressierungsschaltung AC2 liefert Schreibadressen, um während jeder Rahmenperiode des synchronen Multiplex 5M1 nacheinander 128 Oktetts von Daten in den Speicher IM2 zu schreiben. Um eine erste zusammengesetzte Zelle SC1 zu bilden, liefert die Leseadressierungsschaltung AC1 zuallererst fünf aufeinanderfolgende Adressen an den Speicher HM, um die fünf Oktetts zu lesen, die den Kopf HD1 der Zelle CC1 bilden, dann liefert sie 32 aufeinanderfolgende Oktetts an den Speicher IM2, um die 32 ersten Oktetts des Rahmens zu lsen, der in diesem Speicher gespeichert ist. Die Leseoperationen werden im Takt mit 155,52 Mb/s ausgeführt.
[0137] Ein erster Eingang des Multiplexers M5 ist mit einem Ausgang des Speichers HM verbunden. Ein zweiter Eingang des Multiplexers M5 ist mit einem Ausgang des Speichers IM2 verbunden. Der Ausgang des Multiplexers M5 bildet den Ausgang der Zellularisierungsvorrichtung CD2. Während einer ersten Phase wird der Multiplexer M5 vom Mikroprozessor MP3 so gesteuert, daß er den vom Speicher HM gelieferten Kopf überträgt, dann wird er während einer zweiten Phase so gesteuert, daß er die vom Speicher IM2 gelieferten Nutzlastoktetts überträgt. Dieselbe Reihenfolge von Operationen wird wiederholt, um danach die zusammengesetzten Zellen CC2, CC3 und CC4 zu senden, was die Übertragung der Gesamtheit von 128 Oktetts eines Rahmens des Multiplex SM1 gestattet.
[0138] Fig. 13 stellt das Blockdiagramm eines zweiten Ausführungsbeispiels, DD2, der erfindungsgemäßen Dezellularisierungsvorrichtung dar, die insbesondere dafür ausgelegt ist, in dem in Fig. 10 dargestellten asynchronen Vermittlungszentrum AE1 verwendet zu werden. Es empfängt auf einem Eingang den asynchronen Multiplex AM4 mit einer Datenrate von 155,52 Mb/s und gibt einen synchronen Multiplex SM2 mit einer Datenrate von 8,192 Mbit/s wieder, der in Rahmen mit 128 Oktetts organisiert ist. Es umfaßt:
- einen Speicher FI5 mit der Kapazität, die notwendig ist, um vier Pakete mit 32 Oktetts zu speichern, die die von den Zellen CC1, CC2, CC3, CC4 transportierbaren Oktetts von Daten sind;
- einen Speicher HM', der durch den Inhalt zugänglich ist und gestattet, jeden der vier Köpfe HD1, HD2, HD3, HD4 zu erkennen;
- eine Schreibadressierungsschaltung AC3;
- eine Leseadressierungsschaltung AC4;
- einen Mikroprozessor MP4, der mit einem Programmspeicher PM4 und einem Steuerbus CB4 verbunden ist, um eine Folgesteuerungseinrichtung zu bilden, die den Betrieb der Gesamtheit der Dezellularisierungsvorrichtung DD2 steuert.
[0139] Der Mikroprozessor MP2 steuert die Speicher FI5, HM' und die Adressierungsschaltungen AC3 und AC4 über den Bus CB4.
[0140] Der Speicher FI5 besitzt einen Dateneingang, der mit dem asynchronen Multiplex AM4 verbunden ist, um die Nutzlast der Zellen zu empfangen. Im vorliegenden Fall weist jede Zelle systematisch 32 Oktetts von Daten und 16 leere Oktetts in ihrer Nutzlast auf. Die leeren Oktetts werden nicht in den Speicher FI5 geschrieben. Der Speicher HM' besitzt einen Dateneingang, der mit dem Multiplex AM4 verbunden ist, um die Ankunft eines der erwarteten Köpfe zu erfassen. Dieser Eingang gestattet einen Vergleich mit jedem der vier erwarteten Köpfe. Ein Ausgang des Speichers HM' liefert ein Binärwort, das die Erfassung eines dieser Köpfe angibt. Dieser Ausgang ist mit einem Steuereingang der Adressierungsschaltung AC3 verbunden, um sie so zu steuern, daß sie beginnt, ausgehend von der Adresse, die dem erfaßten Kopf entspricht, eine Folge von 32 Adressen zu liefern. Die Adressenfolge wird auf einen Schreibadresseneingang des Speichers FI5 gegeben, um die 32 Oktetts der Nutzlast der Zelle, deren Kopf erfaßt worden war, in den Speicher zu schreiben. Dieses Schreiben wird im Takt mit 155,52 Mbit/s ausgeführt.
[0141] Die Leseadressierungsschaltung AC4 liefert in einem Takt mit 8,192 Mbit/s eine Folge von 128 Adressen an einen Leseadresseneingang des Speichers FI5, um die 128 Oktetts der Nutzlast der zusammengesetzten Zellen CC1, CC2, CC3, CC4 zu lesen und so einen Rahmen des synchronen Multiplex SM2 zu bilden.

Claims

1. Vorrichtung zur Zellularisierung von synchronen digitalen Kanälen zu Zellen mit asynchronem Übertragungsmodus, wobei diese synchronen Kanäle von synchronen Multiplexen getragen werden, die in rekurrenten Rahmen mit einer festgelegten Rahmenperiode organisiert sind, und wobei diese Rahmen zu Zeitintervallen mit festgelegten Dauern zerschnitten werden, wobei ein Abtastwert jedes Kanals durch ein Binärwort dargestellt wird, das in einem Zeitintervall angeordnet ist, das im Rahmen eine feste Position einnimmt, wobei diese Zellen Binärwörter tragen, die jeweils eine Vielzahl von verschiedenen asynchronen Kanälen darstellten;

dadurch gekennzeichnet, daß die Vorrichtung zur Zellularisierung aufweist:

- einen Eingangsspeicher (IM1) zum Speichern der Abtastwerte aller synchronen Kanäle jedes Rahmen je nachdem, wie sie empfangen werden;

- Speicher (CF1, ..., CF4) zur Bildung von Zellen, der sequentiell gelesen wird, um eine sequentielle Wiederherstellung der Zellen mit asynchronen Multiplexen zu leisten;

- einen Zellennamenspeicher (C1), um für jede Zelle wenigstens zu speichern:

- einen Zellenkopf (HD), der dieser Zelle zugeordnet ist;

- ein Wort (L), das angibt, auf welchem asynchronen Multiplex diese Zelle wiederhergestellt werden muß;

- eine Anfangsleseadresse (Kinit);

- eine Schreibadresse(J');

- einen Markierungsspeicher (mm), der die Verteilung der synchronen Kanäle in den asynchronen logischen Kanälen betreffende Markierungsinformationen enthält;

wobei diese Informationen die Form einer Verbindungsliste haben; wobei der Markierungsspeicher an einer Anfangsleseadresse (Kinit) gelesen wird, die vom Zellennamenspeicher geliefert wird, um eine neue Leseadresse in diesem Eingangsspeicher (IM1) zu liefern;

wobei der Markierungsspeicher eine Anzahl von Seiten gleich der maximalen Anzahl der Zellen, die während einer Rahmenperiode übertragen werden können, und jede Seite gleich den Nutzlastoktetts einer Zelle aufweist;

- eine Steuerschaltung (CU1) zum Übertragen der Oktetts vom Eingangsspeicher (Mli) zu einem dieser Speicher (CF1, ..., CF4) zur Bildung von Zellen mit Leseadressen (J, K, L), die vom Zellennamenspeicher (C1) geliefert werden.

2. Zellularisierungsvorrichtung nach Anspruch 1 zum Vermitteln und Zusammensetzen von synchronen digitalen Kanälen zu Zellen mit fester Länge, dadurch gekennzeichnet, daß die Steuerschaltung (CU1) eine feste Anzahl von Oktetts vom Eingangsspeicher (IM1) zu den Speichern (CF1, ..., CF4) zur Bildung von Zellen überträgt, um jede Zelle in diesen Speichern zur Bildung von Zellen zu bilden.

3. Zellularisierungsvorrichtung nach Anspruch 1 zum Vermitteln und Zusammensetzen von synchronen digitalen Kanälen zu Zellen mit variabler Länge, dadurch gekennzeichnet, daß

- sie Mittel (MP1) zum Bestimmen der Länge jeder Zelle und Routingdaten in Abhängigkeit vom zu leitenden Verkehr aufweist;

- die Steuerschaltung (CU1) eine Anzahl von Oktetts, die der bestimmten Länge für eine Zelle entspricht, vom Eingangsspeicher(IM1) zu den Speichern (CF1, ..., CF4) zur Bildung von Zellen überträgt, um diese Zelle in den Speichern zur Bildung von Zellen zu bilden.

4. Vorrichtung zur Dezellularisierung von synchronen digitalen Kanälen, die in Zellen mit asynchronem Übertragungsmodus angeordnet sind, wobei diese Zellen Binärwörter tragen, die jeweils Abtastwerte einer Vielzahl von verschiedenen asynchronen Kanälen darstellen; dadurch gekennzeichnet, daß sie aufweist:

- einen Eingangsspeicher (FI1, ..., FI4) zum Speichern aller von asynchronen Multiplexkanälen stammenden, empfangenen Zellen;

- Mittel (VC) zum Verifizieren der Identität jeder empfangenen Zelle und Herleiten einer Schreibadresse für diese Identität, wenn diese Zelle erwartet wurde, oder zum Eliminieren der Identität dieser Zelle, wenn sie aufgrund eines Fehlers empfangen wurde;

- Speicher (FF1, ... FF64) zur Bildung von Rahmen, die jeweils Rahmen mit synchronen Multiplexen liefern, wenn sie sequentiell gelesen werden;

- einen Zellennamenspeicher (CI'), um für jede empfangene Zelle und an der von den Mitteln zum Verifizieren der Identität gelieferten Schreibadresse wenigstens zu speichern:

- eine Seitenadresse (Pi), die dieser empfangenen Zelle entspricht,

- und eine Anfangszeilenadresse (Si) in dieser Seite;

- einen Markierungsspeicher (MM'), der die Verteilung der synchronen Kanäle in den synchronen Rahmen betreffenden Markierungsinformationen enthält; wobei diese Informationen die Form von Verbindungslisten haben; wobei dieser Markierungsspeicher an einer Anfangszeilenadresse (Hinit), die vom Zellennamenspeicher (CI') geliefert wird, dann an einer Leseadresse (H') gelesen wird, die von ihm selbst geliefert wird; und wobei dieser Markierungsspeicher eine Schreibadresse (Pi, Si) liefert;

- Steuermittel (CU2) zum Lesen jedes Oktetts der Nutzlast einer Zelle im Eingangsspeicher (FI1, ..., FI4) in der Reihenfolge der Ankunft der Zellen und anschließendem Schreiben in den Speicher (FF1, ..., FF64) zur Bildung von Rahmen an der vom Markierungsspeicher (MM') gelieferten Schreibadresse.

5. Dezellularisierungsvorrichtung nach Anspruch 4 zum Zerlegen und Vermitteln von synchronen digitalen Kanälen, die in Zellen mit fester Länge angeordnet sind, wobei jede Zelle einen Namen für eine Gruppe von virtuellen Schaltungen und einen Namen für eine virtuelle Schaltung aufweist; dadurch gekennzeichnet, daß die Mittel (VC) zum Verifizieren jeder Zelle den Namen für eine Gruppe von virtuellen Schaltungen und den Namen einer virtuellen Schaltung jeder empfangenen Zelle abnehmen und daraus eine Schreibadresse im Speicher des Zellennamenspeichers (CI') herleiten.

6. Dezellularisierungsvorrichtung nach Anspruch 4 zum Zerlegen und Vermitteln von synchronen digitalen Kanälen, die in Zellen mit variabler Länge angeordnet sind, wobei jede Zelle eine Routingmarke und ein Kennzeichen aufweist, das ihre Länge angibt; dadurch gekennzeichnet, daß der Eingangsspeicher (FI1, FI4) Mittel zum Bestimmen des Endes jeder Zelle und zum Speichern der Zellen Ende an Ende aufweist; und daß die Mittel (VC) zum Verifizieren der Identität jeder empfangenen Zelle Routingdaten empfangen, die jeder Zelle entsprechen, und eine Schreibadresse im Zellennamenspeicher (CI') in Abhängigkeit vom logischen Kanal bestimmen, der diesen Routingdaten entspricht.

7. Vermittlungszentrum für synchrone digitale Kanäle (SEo), wobei diese synchronen Kanäle von synchronen Multiplexen getragen werden, die in rekurrenten Rahmen mit einer festgelegten Rahmenperiode organisiert und in Zeitintervalle mit festgelegten Dauern zerschnitten sind, wobei ein Abtastwert jedes Kanals durch ein Binärwort dargestellt wird, das in einem Zeitintervall angeordnet ist, das eine feste Position im Rahmen einnimmt; dadurch gekennzeichnet, daß es aufweist:

- Anschlußeinheiten (URe) für eingehende synchrone Multiplexe (CPMe Nr. 1, ..., p), die eine Zellularisierungsvorrichtung nach einem der Ansprüche 1 bis 3 aufweisen;

- Anschlußeinheiten (URs) für abgehende synchrone Multiplexe (CPMs Nr. 1, ..., p), die jeweils eine Dezellularisierungsvorrichtung nach einem der Ansprüche 4 bis 6 aufweisen;

- ein Verbindungsnetz (ACN) mit asynchronem Übertragungsmodus, das Verbindungen zwischen den Anschlußeinheiten für eingehende synchrone Multiplexe und den Anschlußeinheiten für abgehende synchrone Multiplexe einrichtet, um die die asynchronen Kanäle tragenden Zellen zu leiten.

8. Vermittlungszentrum (AE1) für asynchrone digitale Kanäle, das gestattet, von einer Zellularisierungsvorrichtung (CD2) nach einem der Ansprüche 1 bis 3 erzeugte Zellen zu anderen Vermittlungszentren (AE2, SE3, SE2) zu leiten, wobei diese Zellen Binärwörter tragen, die jeweils eine Vielzahl von verschiedenen asynchronen Kanälen darstellen; wobei dieses Vermittlungszentrum (AE1) ein Verbindungsnetz (ATMS) mit asynchronem Übertragungsmodus aufweist, das mit mehreren Zugängen für asynchrone digitale Kanäle versehen ist;

und dadurch gekennzeichnet, daß es mit einem seiner Zugänge verbunden Mittel (IWU) umfaßt, um:

- Zellen (CC1) zu empfangen, die Binärwörter tragen, die jeweils eine Vielzahl von verschiedenen synchronen Kanälen (sl, ..., s32) darstellen;

- die Binärwörter aus diesen Zellen (CC1), die sie tragen, herauszuziehen;

- und die herausgezogenen Binärwörter, die jeweils Abtastwerte von verschiedenen synchronen Kanälen darstellen, die nicht geeignet sind, vom selben logischen Kanal getragen zu werden, in mehreren getrennten Zellen (CS1, CS2, CS3), die mehrere logische Kanäle tragen, anzuordnen.