JP2655495B2 - Atmセルフォーマット変換回路 - Google Patents
Atmセルフォーマット変換回路Info
- Publication number
- JP2655495B2 JP2655495B2 JP27217694A JP27217694A JP2655495B2 JP 2655495 B2 JP2655495 B2 JP 2655495B2 JP 27217694 A JP27217694 A JP 27217694A JP 27217694 A JP27217694 A JP 27217694A JP 2655495 B2 JP2655495 B2 JP 2655495B2
- Authority
- JP
- Japan
- Prior art keywords
- format conversion
- data
- block data
- cell
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ATMセルフォーマッ
ト変換回路に係わり、とくに、フォーマット変換時の位
相ずれに対処する機能を有するATMセルフォーマット
変換回路に関する。
ト変換回路に係わり、とくに、フォーマット変換時の位
相ずれに対処する機能を有するATMセルフォーマット
変換回路に関する。
【0002】
【従来の技術】図2を用いて、従来のATMセルフォー
マット変換回路の概要を説明する。ATMセルフォーマ
ット変換回路は、たとえば、SDHフレームのヘッダ部
およびペイロード部にATMセルが挿入されている状態
から、SDHフレームのペイロード部にのみにATMセ
ルが挿入されている状態への変換を行う回路であり、図
示してあるように、その変換は、ATMセルを所定サイ
ズのブロックに分割して一時的に記憶するためのセルフ
ォーマット変換メモリ21を用いて行われる。
マット変換回路の概要を説明する。ATMセルフォーマ
ット変換回路は、たとえば、SDHフレームのヘッダ部
およびペイロード部にATMセルが挿入されている状態
から、SDHフレームのペイロード部にのみにATMセ
ルが挿入されている状態への変換を行う回路であり、図
示してあるように、その変換は、ATMセルを所定サイ
ズのブロックに分割して一時的に記憶するためのセルフ
ォーマット変換メモリ21を用いて行われる。
【0003】セルフォーマット変換メモリ21の書込側
には、書込タイミング生成回路22と書込側アドレスカ
ウンタ23が設けられており、書込タイミング生成回路
22には、ATMセルの先頭ブロックを示す信号(入力
セルパルス)と、ATMセルを構成する各ブロックデー
タの供給に同期した信号である書込制御信号が入力され
ている。
には、書込タイミング生成回路22と書込側アドレスカ
ウンタ23が設けられており、書込タイミング生成回路
22には、ATMセルの先頭ブロックを示す信号(入力
セルパルス)と、ATMセルを構成する各ブロックデー
タの供給に同期した信号である書込制御信号が入力され
ている。
【0004】書込タイミング生成回路22は、最初の入
力セルパルスが入力された際に、書込側アドレスカウン
タ23の内容をリセットすることによって、ATMセル
の先頭データを、セルフォーマット変換メモリ21のア
ドレス0番地に書き込み、また、書込制御信号に応じ
て、書込側アドレスカウンタ23の内容を順次インクリ
メントすることによって、ATMセルを構成する各ブロ
ックをセルフォーマット変換メモリ21に記憶させてい
く。
力セルパルスが入力された際に、書込側アドレスカウン
タ23の内容をリセットすることによって、ATMセル
の先頭データを、セルフォーマット変換メモリ21のア
ドレス0番地に書き込み、また、書込制御信号に応じ
て、書込側アドレスカウンタ23の内容を順次インクリ
メントすることによって、ATMセルを構成する各ブロ
ックをセルフォーマット変換メモリ21に記憶させてい
く。
【0005】このようにして書き込まれたATMセルを
構成するブロックデータを、セルフォーマット変換メモ
リ11からの読み出す際の、読出アドレスは、SDHペ
イロード部表示信号と出力セルパルスとを受けて、読出
アドレスカウンタ26の制御を開始する読出タイミング
生成回路15によって指定されていた。
構成するブロックデータを、セルフォーマット変換メモ
リ11からの読み出す際の、読出アドレスは、SDHペ
イロード部表示信号と出力セルパルスとを受けて、読出
アドレスカウンタ26の制御を開始する読出タイミング
生成回路15によって指定されていた。
【0006】
【発明が解決しようとする課題】以上、説明した従来の
技術では、書込側、読出側において、共に、セルパルス
が正確に入力されていた場合には、セルフォーマット変
換を正確に行うことができる。
技術では、書込側、読出側において、共に、セルパルス
が正確に入力されていた場合には、セルフォーマット変
換を正確に行うことができる。
【0007】しかしながら、入力される出力セルパルス
に応じて、読出アドレスが決定されていたため、回路の
誤動作などにより、一旦、メモリの読出側で出力セルパ
ルスとATMセルの先頭データとの位相にずれが生じて
しまった場合には、そのずれは、復旧されることなく、
後続する全てのATMセルデータに影響を及ぼしてしま
っていた。この位相ずれは、出力データおよび出力セル
パルスを用いて、図示した回路の後段で行われるHEC
(Header Error Contorol) 演算処理において対処できる
ものではないため、従来のATMセルフォーマット変換
回路では、自動復旧を行わせることもできず、たとえ
ば、1フレーム分のデータが全く無意味のものになって
しまうこともあった。
に応じて、読出アドレスが決定されていたため、回路の
誤動作などにより、一旦、メモリの読出側で出力セルパ
ルスとATMセルの先頭データとの位相にずれが生じて
しまった場合には、そのずれは、復旧されることなく、
後続する全てのATMセルデータに影響を及ぼしてしま
っていた。この位相ずれは、出力データおよび出力セル
パルスを用いて、図示した回路の後段で行われるHEC
(Header Error Contorol) 演算処理において対処できる
ものではないため、従来のATMセルフォーマット変換
回路では、自動復旧を行わせることもできず、たとえ
ば、1フレーム分のデータが全く無意味のものになって
しまうこともあった。
【0008】そこで、本発明の目的は、回路の誤動作に
よる影響を最小限に抑えることができるATMセルフォ
ーマット変換回路を提供することにある。
よる影響を最小限に抑えることができるATMセルフォ
ーマット変換回路を提供することにある。
【0009】
【課題を解決するための手段】請求項1記載の発明は、
(イ)ATMセルを一時的に記憶するための、Nビット
単位でアクセスされるセルフォーマット変換用メモリ
と、(ロ)ATMセルをNビット未満のMビットのブロ
ックデータに分割してセルフォーマット変換メモリに供
給する供給手段と、(ハ)この供給手段によって供給さ
れる各ブロックデータのセルフォーマット変換用メモリ
における書込位置を規定するアドレスを所定の規則に従
って生成する書込アドレス生成手段と、(ニ)この書込
アドレス生成手段によって生成された各アドレスにAT
Mセルの各ブロックデータを書き込む際に、ATMセル
の先頭ブロックが格納されるべきアドレスには、その先
頭ブロックデータとともに、先頭ブロックデータである
ことを示す情報を書き込み、先頭ブロックデータ以外が
格納されるアドレスには、そのブロックデータととも
に、先頭ブロックデータではないことを示す情報を書き
込む書込手段と、(ホ)セルフォーマット変換用メモリ
から、ATMセルを構成する各ブロックデータを読み出
す位置を規定するアドレスを、所定の規則に応じた規則
にしたがって生成する読出アドレス生成手段と、(ヘ)
この読出アドレス生成手段によって生成されたアドレス
から読み出したデータ中に、書込手段によって書き込ま
れた先頭ブロックデータであることを示す情報が含まれ
ていた場合には、読み出したデータ内に含まれるブロッ
クデータを、ATMセルの先頭ブロックデータとして扱
う読出手段とを具備する。
(イ)ATMセルを一時的に記憶するための、Nビット
単位でアクセスされるセルフォーマット変換用メモリ
と、(ロ)ATMセルをNビット未満のMビットのブロ
ックデータに分割してセルフォーマット変換メモリに供
給する供給手段と、(ハ)この供給手段によって供給さ
れる各ブロックデータのセルフォーマット変換用メモリ
における書込位置を規定するアドレスを所定の規則に従
って生成する書込アドレス生成手段と、(ニ)この書込
アドレス生成手段によって生成された各アドレスにAT
Mセルの各ブロックデータを書き込む際に、ATMセル
の先頭ブロックが格納されるべきアドレスには、その先
頭ブロックデータとともに、先頭ブロックデータである
ことを示す情報を書き込み、先頭ブロックデータ以外が
格納されるアドレスには、そのブロックデータととも
に、先頭ブロックデータではないことを示す情報を書き
込む書込手段と、(ホ)セルフォーマット変換用メモリ
から、ATMセルを構成する各ブロックデータを読み出
す位置を規定するアドレスを、所定の規則に応じた規則
にしたがって生成する読出アドレス生成手段と、(ヘ)
この読出アドレス生成手段によって生成されたアドレス
から読み出したデータ中に、書込手段によって書き込ま
れた先頭ブロックデータであることを示す情報が含まれ
ていた場合には、読み出したデータ内に含まれるブロッ
クデータを、ATMセルの先頭ブロックデータとして扱
う読出手段とを具備する。
【0010】すなわち、請求項1記載の発明では、AT
Mセルのフォーマット変換を行う際に使用されるセルフ
ォーマット変換用メモリとして、1アドレスでアクセス
される単位が、ATMセルデータの記憶単位よりも大き
いメモリを用いる。そして、セルフォーマット変換メモ
リ内に、ATMセルを構成する各ブロックデータを書き
込む際に、書き込むデータが先頭ブロックデータである
場合に限り、そのブロックデータと共に、そのデータが
先頭ブロックデータであることを示す情報が、同一アド
レスでアクセスされる記憶領域に記憶させるようにして
おき、読み出されたデータ中に、先頭ブロックデータで
あることを示す情報が含まれていたときに、そのデータ
を先頭ブロックデータとして扱うように、ATMセルフ
ォーマット変換回路を構成する。
Mセルのフォーマット変換を行う際に使用されるセルフ
ォーマット変換用メモリとして、1アドレスでアクセス
される単位が、ATMセルデータの記憶単位よりも大き
いメモリを用いる。そして、セルフォーマット変換メモ
リ内に、ATMセルを構成する各ブロックデータを書き
込む際に、書き込むデータが先頭ブロックデータである
場合に限り、そのブロックデータと共に、そのデータが
先頭ブロックデータであることを示す情報が、同一アド
レスでアクセスされる記憶領域に記憶させるようにして
おき、読み出されたデータ中に、先頭ブロックデータで
あることを示す情報が含まれていたときに、そのデータ
を先頭ブロックデータとして扱うように、ATMセルフ
ォーマット変換回路を構成する。
【0011】
【0012】
【0013】
【実施例】以下、実施例につき本発明を詳細に説明す
る。
る。
【0014】図1に、本発明の一実施例におけるATM
(Asynchronous Transfer Mode)セルフォーマット変換回
路の概略構成を示す。実施例のATMセルフォーマット
変換回路は、SDH(Synchronous Digital Hierarchy)
フレームのヘッダ部およびペイロード部にATMセルが
挿入されている状態から、SDHフレームのペイロード
部のみに、ATMセルが挿入されている状態への変換を
行う回路であり、図示してあるように、セルフォーマッ
ト変換メモリ11と書込タイミング生成回路12と書込
側アドレスカウンタ13とセル先頭表示ビット生成回路
14と読出タイミング生成回路15と読出アドレスカウ
ンタ16と出力セルパルス生成回路17によって構成さ
れている。
(Asynchronous Transfer Mode)セルフォーマット変換回
路の概略構成を示す。実施例のATMセルフォーマット
変換回路は、SDH(Synchronous Digital Hierarchy)
フレームのヘッダ部およびペイロード部にATMセルが
挿入されている状態から、SDHフレームのペイロード
部のみに、ATMセルが挿入されている状態への変換を
行う回路であり、図示してあるように、セルフォーマッ
ト変換メモリ11と書込タイミング生成回路12と書込
側アドレスカウンタ13とセル先頭表示ビット生成回路
14と読出タイミング生成回路15と読出アドレスカウ
ンタ16と出力セルパルス生成回路17によって構成さ
れている。
【0015】セルフォーマット変換メモリ11は、Nビ
ット単位でデータがアクセスされるメモリであり、実施
例のATMセルフォーマット変換回路では、ATMセル
を構成するブロックデータは、Mビット(M<N)単位
で、セルフォーマット変換メモリ11に格納される。
ット単位でデータがアクセスされるメモリであり、実施
例のATMセルフォーマット変換回路では、ATMセル
を構成するブロックデータは、Mビット(M<N)単位
で、セルフォーマット変換メモリ11に格納される。
【0016】このセルフォーマット変換メモリ11への
データの書込指示は、書込制御信号に応じたタイミング
で書込アドレスカウンタ13の内容を制御する書込タイ
ミング生成回路12によって行われており、実施例のA
TMセルフォーマット変換回路では、ATMセルを構成
する各ブロックデータ(入力データ)は、書込側アドレ
スカウンタ13で指定されるアドレスの第0ビットから
第M─1ビットに書き込まれるようになっている。
データの書込指示は、書込制御信号に応じたタイミング
で書込アドレスカウンタ13の内容を制御する書込タイ
ミング生成回路12によって行われており、実施例のA
TMセルフォーマット変換回路では、ATMセルを構成
する各ブロックデータ(入力データ)は、書込側アドレ
スカウンタ13で指定されるアドレスの第0ビットから
第M─1ビットに書き込まれるようになっている。
【0017】また、ATMセルの先頭位置を示す情報で
ある入力セルパルスは、入力セルパルスが入力された際
に1ビットの信号“1”を出力し、入力セルパルスの入
力が成されていないときには、“0”を出力するように
構成された回路であるセル先頭表示ビット生成回路14
に入力されており、実施例のATMセルフォーマット変
換回路では、このセル先頭表示ビット生成回路14の出
力が、セルフォーマット変換メモリ11の第N−1ビッ
トのデータ端子に接続されている。
ある入力セルパルスは、入力セルパルスが入力された際
に1ビットの信号“1”を出力し、入力セルパルスの入
力が成されていないときには、“0”を出力するように
構成された回路であるセル先頭表示ビット生成回路14
に入力されており、実施例のATMセルフォーマット変
換回路では、このセル先頭表示ビット生成回路14の出
力が、セルフォーマット変換メモリ11の第N−1ビッ
トのデータ端子に接続されている。
【0018】セルフォーマット変換メモリ11からのデ
ータの読出アドレスの指定は、SDHペイロード部表示
信号を受けて、書込アドレスカウンタ16の制御を開始
する書込タイミング生成回路15によって行われてお
り、実施例のATMセルフォーマット変換回路では、セ
ルフォーマット変換メモリ11の出力端子の第0ビット
から第M─1ビットから出力データ、すなわち、ATM
セルを構成するブロックデータが取り出されるようにな
っている。そして、セルフォーマット変換メモリ11の
第N−1ビットは、“1”が入力されたときに、所定形
状のパルスを出力する出力セルパルス生成回路17に入
力されるようになっている。
ータの読出アドレスの指定は、SDHペイロード部表示
信号を受けて、書込アドレスカウンタ16の制御を開始
する書込タイミング生成回路15によって行われてお
り、実施例のATMセルフォーマット変換回路では、セ
ルフォーマット変換メモリ11の出力端子の第0ビット
から第M─1ビットから出力データ、すなわち、ATM
セルを構成するブロックデータが取り出されるようにな
っている。そして、セルフォーマット変換メモリ11の
第N−1ビットは、“1”が入力されたときに、所定形
状のパルスを出力する出力セルパルス生成回路17に入
力されるようになっている。
【0019】このように構成された実施例のATMセル
フォーマット変換回路では、セルフォーマット変換メモ
リ11の各アドレスには、ATMセルを構成するブロッ
クデータだけではなく、そのブロックデータが先頭ブロ
ックデータであるか否かを示す情報も記憶されているこ
とになる。このため、出力セルパルス生成回路17が出
力するパルスは、正確に、セルフォーマット変換メモリ
11から読み出されたブロックデータから、先頭ブロッ
クデータを特定できる情報になっており、出力セルパル
ス生成回路17が出力する出力セルパルスを用いて、出
力データに対して、たとえば、HEC演算を行うことが
できることになる。
フォーマット変換回路では、セルフォーマット変換メモ
リ11の各アドレスには、ATMセルを構成するブロッ
クデータだけではなく、そのブロックデータが先頭ブロ
ックデータであるか否かを示す情報も記憶されているこ
とになる。このため、出力セルパルス生成回路17が出
力するパルスは、正確に、セルフォーマット変換メモリ
11から読み出されたブロックデータから、先頭ブロッ
クデータを特定できる情報になっており、出力セルパル
ス生成回路17が出力する出力セルパルスを用いて、出
力データに対して、たとえば、HEC演算を行うことが
できることになる。
【0020】なお、実施例のATMセルフォーマット変
換回路では、セルフォーマット変換メモリとして、AT
Mセルを構成するブロックデータと、そのブロックデー
タが先頭ブロックデータであるか否かを示す情報とを、
1アドレスに記憶できるメモリを用いたが、たとえば、
ブロックデータと先頭ブロックデータであるか否かを示
す情報を記憶するためのメモリを別けて、両情報が同一
アドレスでアクセスされるようにATMセルフォーマッ
ト変換回路を構成しても良いことは当然である。
換回路では、セルフォーマット変換メモリとして、AT
Mセルを構成するブロックデータと、そのブロックデー
タが先頭ブロックデータであるか否かを示す情報とを、
1アドレスに記憶できるメモリを用いたが、たとえば、
ブロックデータと先頭ブロックデータであるか否かを示
す情報を記憶するためのメモリを別けて、両情報が同一
アドレスでアクセスされるようにATMセルフォーマッ
ト変換回路を構成しても良いことは当然である。
【0021】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、出力セルパルスが、ATMセルデータの先頭デ
ータと常に同期した形で出力されることになるので、従
来のATMセルフォーマット変換回路のように、回路の
誤動作によって発生した位相ずれが、後続するATMセ
ルデータにまで影響を与えてしまうといったことがな
く、回路の誤動作によって発生した位相ずれは、短期的
な影響しか及ぼさないことになる。すなわち、本発明の
ATMセルフォーマット変換回路は、位相ずれ状態から
自動的に復旧できる変換回路になっていることになる。
よれば、出力セルパルスが、ATMセルデータの先頭デ
ータと常に同期した形で出力されることになるので、従
来のATMセルフォーマット変換回路のように、回路の
誤動作によって発生した位相ずれが、後続するATMセ
ルデータにまで影響を与えてしまうといったことがな
く、回路の誤動作によって発生した位相ずれは、短期的
な影響しか及ぼさないことになる。すなわち、本発明の
ATMセルフォーマット変換回路は、位相ずれ状態から
自動的に復旧できる変換回路になっていることになる。
【図1】本発明の一実施例によるATMセルフォーマッ
ト変換回路の概要を示すブロック図である。
ト変換回路の概要を示すブロック図である。
【図2】従来のATMセルフォーマット変換回路の概要
を示すブロック図である。
を示すブロック図である。
11、21 セルフォーマット変換用メモリ 12、22 書込タイミング生成回路 13、23 書込側アドレスカウンタ 14 セル先頭表示ビット生成回路 15、25 読出タイミング生成回路 16、26 読出側アドレスカウンタ 17 出力セルパルス生成回路
Claims (1)
- 【請求項1】 ATMセルを一時的に記憶するための、
Nビット単位でアクセスされるセルフォーマット変換用
メモリと、 ATMセルをNビット未満のMビットのブロックデータ
に分割して前記セルフォーマット変換用メモリに供給す
る供給手段と、 この供給手段によって供給される各ブロックデータの前
記セルフォーマット変換用メモリにおける書込位置を規
定するアドレスを所定の規則に従って生成する書込アド
レス生成手段と、 この書込アドレス生成手段によって生成された各アドレ
スに前記ATMセルの各ブロックデータを書き込む際
に、ATMセルの先頭ブロックが格納されるべきアドレ
スには、その先頭ブロックデータとともに、先頭ブロッ
クデータであることを示す情報を書き込み、先頭ブロッ
クデータ以外が格納されるアドレスには、そのブロック
データとともに、先頭ブロックデータではないことを示
す情報を書き込む書込手段と、 前記セルフォーマット変換用メモリから、ATMセルを
構成する各ブロックデータを読み出す位置を規定するア
ドレスを、前記所定の規則に応じた規則にしたがって生
成する読出アドレス生成手段と、 この読出アドレス生成手段によって生成されたアドレス
から読み出したデータ中に、前記書込手段によって書き
込まれた先頭ブロックデータであることを示す情報が含
まれていた場合には、読み出したデータ内に含まれるブ
ロックデータを、ATMセルの先頭ブロックデータとし
て扱う読出手段とを具備することを特徴とするATMセ
ルフォーマット変換回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27217694A JP2655495B2 (ja) | 1994-11-07 | 1994-11-07 | Atmセルフォーマット変換回路 |
EP19950117516 EP0711094A3 (en) | 1994-11-07 | 1995-11-07 | ATM cell format converter using cell start indicator for generating output cell pulse |
CA 2162351 CA2162351C (en) | 1994-11-07 | 1995-11-07 | Atm cell format converter using cell start indicator for generating output cell pulse |
US08/551,809 US5715249A (en) | 1994-11-07 | 1995-11-07 | ATM cell format converter using cell start indicator for generating output cell pulse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27217694A JP2655495B2 (ja) | 1994-11-07 | 1994-11-07 | Atmセルフォーマット変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08139727A JPH08139727A (ja) | 1996-05-31 |
JP2655495B2 true JP2655495B2 (ja) | 1997-09-17 |
Family
ID=17510143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27217694A Expired - Fee Related JP2655495B2 (ja) | 1994-11-07 | 1994-11-07 | Atmセルフォーマット変換回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5715249A (ja) |
EP (1) | EP0711094A3 (ja) |
JP (1) | JP2655495B2 (ja) |
CA (1) | CA2162351C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL9400682A (nl) * | 1994-04-28 | 1995-12-01 | Nederland Ptt | Werkwijzen voor het tussen systemen uitwisselen van een bericht dat ten minste één informatie-element omvat, inrichting voor het tussen systemen uitwisselen van een bericht dat ten minste één informatie-element omvat, alsmede systeem omvattende deze inrichting. |
JP3047861B2 (ja) * | 1997-07-08 | 2000-06-05 | 日本電気株式会社 | Atm通信装置における現用系/予備系無瞬断切替装置 |
JPH1132042A (ja) * | 1997-07-11 | 1999-02-02 | Fujitsu Ltd | Sdh通信網/既存通信網監視統合装置及び方法 |
US20010046233A1 (en) * | 2001-05-25 | 2001-11-29 | Zhao Wu | Symmetric universal format conversion mechanism with gray code |
BRPI0802545A2 (pt) * | 2008-07-11 | 2009-07-07 | Tecnologia Bancaria Sa | método para acompanhamento e avaliação do comportamento de parques de terminais de auto-atendimento por meio de análises estatìsticas e/ou geração de gráficos de indicadores atualizados |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5341376A (en) * | 1990-07-27 | 1994-08-23 | Nec Corporation | ATM cell format conversion system |
EP0519563A3 (en) * | 1991-06-21 | 1997-08-27 | Koninkl Philips Electronics Nv | System for converting synchronous time-division-multiplex signals into asynchronous time-division data packets |
JP3075809B2 (ja) * | 1991-11-12 | 2000-08-14 | 株式会社東芝 | データ伝送システムにおける受信データ転送制御装置 |
US5384774A (en) * | 1993-01-11 | 1995-01-24 | At&T Corp. | Asynchronous transfer mode (ATM) payload synchronizer |
FR2701180B1 (fr) * | 1993-01-29 | 1995-03-10 | Cit Alcatel | Dispositif de cellulisation et dispositif de décellulisation de voies numériques synchromes, centre de commutation de voies numériques synchrones, et centre de commutation de voies numériques asynchrones. |
JPH07162433A (ja) * | 1993-12-03 | 1995-06-23 | Toshiba Corp | 速度変換方式 |
US5428609A (en) * | 1994-01-03 | 1995-06-27 | At&T Corp. | STM-to-ATM converters |
-
1994
- 1994-11-07 JP JP27217694A patent/JP2655495B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-07 CA CA 2162351 patent/CA2162351C/en not_active Expired - Fee Related
- 1995-11-07 US US08/551,809 patent/US5715249A/en not_active Expired - Fee Related
- 1995-11-07 EP EP19950117516 patent/EP0711094A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH08139727A (ja) | 1996-05-31 |
CA2162351A1 (en) | 1996-05-08 |
CA2162351C (en) | 2000-08-15 |
US5715249A (en) | 1998-02-03 |
EP0711094A2 (en) | 1996-05-08 |
EP0711094A3 (en) | 1998-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2655495B2 (ja) | Atmセルフォーマット変換回路 | |
US4885750A (en) | Method and apparatus for error correction | |
JPH08205211A (ja) | 時分割多重時間スイッチ回路 | |
JP2757904B2 (ja) | Atmセルフォーマット変換装置 | |
JP2760323B2 (ja) | Atmセルフォーマット変換回路 | |
KR100224798B1 (ko) | 데이타 셔플링장치 | |
JPH10340596A (ja) | データ記憶装置および半導体記憶装置 | |
JP3454527B2 (ja) | データ長保護装置 | |
JPH0814807B2 (ja) | 記憶システム | |
JPS6349809B2 (ja) | ||
JPH05174144A (ja) | ヒストグラム算出回路 | |
JP3364943B2 (ja) | クロックスキュー補正回路 | |
SU1222098A1 (ru) | Буферное запоминающее устройство | |
JP2856402B2 (ja) | ディジタル信号再生装置 | |
JP3013011B2 (ja) | バッファ回路 | |
JPH0667989A (ja) | 記憶装置のパトロール回路 | |
JP3427051B2 (ja) | 符号誤り検出回路 | |
JP3257438B2 (ja) | メモリ制御回路 | |
JP3114177B2 (ja) | エラー訂正回路 | |
JP2996601B2 (ja) | エラスティックストア回路とタイムスイッチ回路の共有回路 | |
JPH0262982B2 (ja) | ||
JPH0520864A (ja) | Fifoメモリ容量拡張回路 | |
JPH0379890B2 (ja) | ||
JPH03163925A (ja) | フレームアライナ | |
JPS63167482A (ja) | 磁気記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |