DE69308691T2

DE69308691T2 - Halbleiterbauelement mit reduzierter Schaltinduktanz und Verfahren zu seiner Herstellung

Info

Publication number: DE69308691T2
Application number: DE69308691T
Authority: DE
Inventors: Kiyoshi Arai; Yoshio Takagi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-07-21
Filing date: 1993-07-15
Publication date: 1997-06-19
Anticipated expiration: 2013-07-16
Also published as: EP0585578B1; EP0585578A1; JP2725954B2; KR940003015A; KR0120918B1; US5424579A; JPH0645509A; DE69308691D1

Description

Die vorliegende Erfindung betrifft ein Halbleitergerät und ein Verfahren zu seiner Herstellung. Mehr im einzelnen betrifft die Erfindung ein Halbleitergerät mit einer reduzierten erdfreien Induktanz und ein Verfahren zur Herstellung desselben.
Fig. 15 zeigt ein herkömmliches zusammengesetztes Substrat 50 mit einer dicken Kupferfolie für einen Leistungsmodul in Aufsicht, Querschnitt und Untersicht. Das zusammengesetzte Substrat 50 enthält ein keramisches isolierendes Substrat 51, ein Schaltungsmuster 52, welches auf einer Oberfläche des keramischen isolierenden Substrats 51 abgelagert ist, und ein rückwärtiges Muster 53, das auf der anderen Oberfläche des Substrats abgelagert ist.
In Fig. 16 ist perspektivisch ein herkömmliches Halbleitergerät 60 gezeigt, das das zusammengesetzte Substrat 50 enthält. Das Haibleitergerät 60 enthält eine Kupfer-Basisplatte 1, das zusammengesetzte Substrat 50, ein Leistungs-Halbleiterbauelement 12, Aluminiumdrähte 13, Hauptelektrodenanschlüsse 62, einen Steuerelektrodenanschluß 63 und ein Gehäuse 61.
Fig. 17 zeigt einen Hauptstrompfad 64 des Halbleitergeräts 60 in der praktischen Verwendung. Man erkennt aus einem Vergleich zwischen den Fig. 16 und 17, daß der Hauptstrompfad 64 von einem der Hauptelektrodenanschlüsse 62 zu den Halbleiterchips 12 führt und dann durch die Drähte 13 und einen Teil des Schaltungsmusters 52 verläuft, um an dem anderen Hauptelektrodenanschluß 62 auszutreten.
Dieses Halbleitergerät wird als Leistungsschaltgerät zu wiederholten Ein-/Ausschaltvorgängen verwendet. Da MOSFET- Leistungsgeräte in neuerer Zeit in praktischen Gebrauch genommen worden sind, ist die Schaltzeit sehr rasch, im allgemeinen im Bereich von 20 bis 30 kHz. Es wird erwartet, daß die Schaltfrequenz beschleunigt zunimmt.
Wenn die Schaltzeit kurz wird, so steigt die Stromänderungsgeschwindigkeit di/dt im EIN/AUS- und im AUS/EIN-Vorgang. Dies bewirkt eine Spannungsspitze V=L*di/dt beim EIN/AUS-Vorgang aufgrund einer in dem Hauptstrompfad 64 vorhandenen erdfreien Induktanz L. Eine Erhöhung der erdfreien Induktanz L resultiert in einer Erhöhung der Spannungsspitze. Wenn die sich erhöhende Spannungsspitze den entsprechenden Bemessungswert der Leistungshalbleiterbauelemente 12 übersteigt, so brechen diese zusammen.
Die EP-A-0 427 143 offenbart ein Halbleiter-Leistungsgerät, bei dem ein keramisches Substrat mit einem metallischen Belag beschichtet ist. Eine erste metallische Schicht ist auf dem metallischen Belag vorgesehen und in eine Hilfsemitterfläche und eine positive Anschlußfläche (Fig. 3) unterteilt. Eine weitere keramische isolierende Schicht ist auf der Hilfsemitterfläche angeordnet und trägt einen Gatebereich. Weiter ist eine isolierende Schicht auf der positiven Anschlußfläche angeordnet und mit einer Anzapfungsverbindungsschicht überdeckt. Eine Mehrzahl von Transistorchips ist auf der Anzapfungsverbindungsfläche angeordnet, die weiter eine negative Anschlußverbindungsschicht trägt, auf der fernerhin isolierende und elektrisch leitende Schichten vorgesehen sind. Verbindungsdrähte bilden die notwendige innere Verbindung zwischen den Bauelementen.
Die EP-A-0 277 546 offenbart ein Halbleitergerät mit mindestens einem Halbleiterchip, bei welchem die Anschlußverbinder Seite an Seite nahe beieinander und zumindest teilweise parallel zueinander angeordnet sind. Die Anschlußverbinder sind mit metallischen Verbindern zusammengeschlossen, welche sich auf einem isolierenden Substrat befinden. Die Verbinder enthalten Teile, die rechtwinklig zueinander laufen und sind über Verbindungsdrähte an die jeweiligen Elektroden der Halbleiterchips angeschlossen, welche auf metallischen Schichten auf dem Substrat vorgesehen sind.
Ein Zweck der vorliegenden Erfindung ist es, ein Halbleitergerät zu schaffen, in welchem eine beim EIN/AUS-Vorgang erzeugte Spannungsspitze bei einer Erhöhung der verwendeten Schaltfrequenz nicht erhöht wird, so daß ein Halbleiterbauelement nicht zerstört wird.
Ein weiterer Zweck der Erfindung ist die Schaffung eines Verfahrens zur Herstellung des oben erwähnten Halbleitergeräts.
Diese Zwecke werden durch die Merkmale erfüllt, welche in den unabhängigen Ansprüchen genannt sind.
In dem Halbleitergerät fließen der Eingangsstrom und der Ausgangsstrom in der ersten und der zweiten leitfähigen Schicht antiparallel zueinander, so daß die durch den Eingangsstrom und den Ausgangsstrom jeweils erzeugten magnetischen Felder einander auslöschen. Demzufolge nimmt die erdfreie oder schwimmende Induktanz ab und es wird keine hohe Spannungsspitze erzeugt.
Wenn das zumindest eine Halbleiterchip eine Mehrzahl von Halbleiterchips umfaßt, welche in einer ersten Richtung beabstandet sind, ist vorzuziehen, daß ein Schlitz im wesentlichen parallel zu der zweiten Richtung in einem Teil entsprechend dem Abstand in der zweiten Region vorgesehen ist.
In dem Halbleitergerät hat der zweite Bereich der zweiten leitfähigen Schicht, auf welcher sich das Halbleiterchip befindet, halbinselförmige Gestalt. Der Eingangsstrom oder Ausgangsstrom fließt in der zweiten Richtung, in welcher sich das Halbinselgebilde erstreckt.
Beispielsweise der Eingangsstrom, der in dem ersten Bereich in die erste Richtung fließt, behält seine Fließrichtung bis hinauf zu der Grenze zwischen dem ersten Bereich und dem zweiten halbinselförmigen Bereich bei. Der Eingangsstrom ändert seine Fließrichtung in die zweite Richtung an der Grenze und fließt dann in das Halbleiterchip mit der zweiten Richtung.
Der Ausgangsstrom von dem Halbleiterchip erreicht die vierte leitfähige Schicht von dem zweiten halbinselförmigen Bereich und fließt in die vierte leitfähige Schicht mit der dritten Richtung, welche zu der ersten Richtung des Eingangsstroms antiparallel ist.
Wenn der zweite Bereich keine halbinselförmige Gestalt hat, so hat der Eingangsstrom eine Komponente, welche in der ersten Richtung mit einem endlichen Winkel relativ zu der ersten Richtung fließt. Da man den Maximaleffekt bezüglich einer Verminderung der schwimmenden Induktanz erhält, wenn der Eingangsstrom und der Ausgangsstrom vollständig antiparallel zueinander sind, ermögicht die halbinselförmige Gestalt des zweiten Bereichs, daß der induktanzvermindernde Effekt besonders verstärkt wird.
Der Schlitz wird in dem Teil entsprechend dem Abstand zwischen den Halbleiterchips gebildet, falls in der Mehrzahl, im zweiten Bereich. Dies erhöht die Wirkung zur Veranlassung des Ausgangsstroms oder Eingangsstroms in dem zweiten Bereich mit der dritten Richtung zu fließen.
Das Halbleitergerät entsprechend der vorliegenden Erfindung bricht nicht zusammen, wenn die verwendete Schaltfrequenz erhöht wird.
Diese und weitere Zwecke, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden in Verbindung mit den begleitenden Zeichnungen noch deutlicher.
Fig. 1 ist eine teilweise geschnitten bzw. aufgebrochen wiedergegebene Ansicht eines Halbleitergeräts gemäß einer bevorzugten Ausführungsform nach der vorliegenden Erfindung;
Fig. 2 ist eine Teil-Aufsicht auf einen Leistungsmodul, der in dem Halbleitergerät von Fig. 1 enthalten ist;
Fig. 3 ist eine Querschnittsansicht des Leistungsmoduls entsprechend der in Fig. 2 angegebenen Linie A-A;
Fig. 4 ist eine Teil-Aufsicht eines ersten zusammengesetzten Substrats des Leistungsmoduls von Fig. 2;
Fig. 5 ist eine Teil-Aufsicht eines zweiten zusammengesetzten Substrats des Leistungsmoduls von Fig. 2;
Fig. 6 ist ein Schaltbild des Leistungsmoduls von Fig. 2;
Fig. 7 zeigt einen Strompfad in dem Leistungsmodul von Fig. 2;
Fig. 8 zeigt einen Strompfad in dem Halbleitergerät von Fig. 1;
Fig. 9 zeigt ein Vergleichsbeispiel des Leistungsmoduls von Fig. 2;
Fig. 10 ist eine Querschnittsansicht, welche einen Herstellungsvorgang des Leistungsmoduls von Fig. 2 zeigt;
Fig. 11 ist eine Querschnittsansicht, die einen anderen Herstellungsvorgang des Leistungsmoduls von Fig. 2 darstellt;
Fig. 12 ist eine Teil-Aufsicht eines Leistungsmoduls, welches in einem Halbleitergerät einer anderen bevorzugten Ausführungsform gemäß der vorliegenden Erfindung enthalten ist;
Fig. 13 ist eine Querschnittsansicht des Leistungsmoduls entsprechend der in Fig. 12 angedeuteten Linie B-B;
Fig. 14 zeigt einen Strompfad in dem Leistungsmodul von Fig. 12;
Fig. 15 zeigt ein zusammengesetztes Substrat mit dicker Kupferfolie zur Verwendung in einem herkömmlichen Halbleitergerät;
Fig. 16 ist eine perspektivische Ansicht des herkömmlichen Halbleitergeräts, wobei Teile aufgebrochen dargestellt sind; und
Fig. 17 zeigt einen Strompfad in dem Halbleitergerät von Fig. 16.

Gesamtaufbau

Fig. 1 ist eine perspektivische Ansicht eines Halbleitergeräts 30 einer bevorzugten Ausführungsform gemäß der vorliegenden Erfindung, wobei Teile zur Verdeutlichung der Darstellung aufgebrochen sind.
Fig. 2 ist eine Aufsicht, die ein Viertel eines Leistungsmoduls 10 wiedergibt, der in dem Halbleitergerät 30 enthalten ist. Ein in Fig. 2 gezeigter Teil entspricht einem Einheitsmodul 10a. Der Leistungsmodul 10 von Fig. 1 enthält vier Einheitsmodule 10a bis 10d.
Es sei auf Fig. 1 Bezug genommen. Der Leistungsmodul 10 ist auf einer Kupferbasisplatte 1 befestigt. Hauptelektrodenanschlüsse 32 (32a, 32b) und ein Steuerelektrodenanschluß 33 sind aufrecht stehend an der Oberfläche des Leistungsmoduls 10 befestigt.
Der Leistungsmodul 10 ist am Boden des Halbleitergeräts angeordnet und befindet sich in dem Gehäuse 31. Das Gehäuse 31 kann ein Einbaugehäuse oder ein Anbaugehäuse sein. Unter Einbaugehäuse ist eines zu verstehen, an welchem die Elektrodenanschlüsse 32, 33 zuvor befestigt worden sind, während unter einem Anbaugehäuse ein solches zu verstehen ist, an welchem die Elektrodenanschlüsse 32, 33 befestigt werden, wenn das Gehäuse 31 an der Kupferbasisplatte 1 befestigt wird.
Das Gehäuse 31 hat die Gestalt eines Kastens mit offenem Boden, wobei sein unterer Rand an dem Randbereich der Metallbasisplatte 1 festgelötet wird. Durch eine Öffnung 34, die auf der Oberseite des Gehäuses 31 vorgesehen ist, wird Harz in das Gehäuse 31 eingeführt und zum Aushärten erhitzt, so daß der Leistungsmodul 10 und die Elektrodenanschlüsse 32, 33 eingesiegelt sind.

Aufbau des Leistungsmoduls 10

Fig. 3 ist eine Querschnittsansicht entsprechend der in Fig. 2 angedeuteten Linie A-A.
Es sei auf die Fig. 2 und 3 Bezug genommen. Der Leistungsmodul 10 enthält ein erstes zusammengesetztes Substrat (Laminat) 5, das auf der oberen Hauptoberfläche der Metallbasisplatte 1 angeordnet ist. Das erste zusammengesetzte Substrat 5 enthält ein keramisches isolierendes Substrat 3, das im wesentlichen aus Al&sub2;O&sub3; oder AlN gefertigt ist, ein auf der oberen Hauptoberfläche des keramischen isolierenden Substrats 3 abgelagertes Kupfermuster 4 und eine Kupferschicht 2, die im wesentliche die gesamte untere Hauptoberfläche des keramischen isolierenden Substrats 3 überdeckend abgelagert ist.
Fig. 4 zeigt nur das erste zusammengesetzte Substrat 5 auf der Metallbasisplatte 1 in Aufsicht. Wie man aus Fig. 4 erkennt, ist das Kupfermuster 4 grob betrachtet in vier Bereiche 4a bis 4e unterteilt. Die gestrichelte Linie in Fig. 4 ist eine Phantomlinie, welche die Grenze zwischen dem Bereich 4a und den Bereichen 4b bis 4d zeigt. Praktisch ist der Bereich 4a mit den Bereichen 4b bis 4d kontinuierlich verbunden.
Der erste Bereich 4a ist ein streifenförmiger Bereich, der sich in einer Richtung X parallel zu der oberen Hauptoberfläche der Metallbasisplatte 1 erstreckt. Die zweiten Bereiche 4b, 4c sind von halbinselförmiger Gestalt und erstrecken sich von einer Seitenfläche des ersten Bereichs 4a aus in einer Richtung Y im wesentlichen senkrecht zu der Richtung X. Ein Schlitz 70 ist zwischen den zweiten Bereichen 4b und 4c ausgebildet. Der Schlitz 70 erstreckt sich in der Y-Richtung und sein tiefster Abschnitt erreicht die Seitenfläche des ersten Bereichs 4a.
Der dritte Bereich 4d erstreckt sich von einem Ende des ersten Bereichs 4a in der Y-Richtung. Ein Schlitz 71 ist zwischen dem dritten Bereich 4d und dem zweiten Bereich 4b ausgebildet.
Der vierte Bereich 4e ist in einer von den ersten bis dritten Bereichen 4a bis 4d isolierten Lage angeordnet.
Nimmt man wieder auf die Fig. 2 und 3 Bezug, so sieht man, daß ein zweites zusammengesetztes Substrat 9 auf der oberen Haupfoberfläche des ersten Bereichs 4a (Fig. 4) des leitfähigen Musters 4 des ersten zusammengesetzten Substrats 5 angeordnet ist. Das zweite zusammengesetzte Substrat 9 enthält ein keramisches isolierendes Substrat 7, das im wesentlichen aus Al&sub2;O&sub3; oder AlN gefertigt ist, ein Kupfermuster 8, das fast über der gesamten oberen Hauptoberfläche des keramischen isolierenden Substrats 7 abgelagert ist, und eine Kupferschicht 6, die fast über die ganze untere Hauptoberfläche des keramischen isolierenden Substrats 7 gebreitet ist.
Der Grundriß des zweiten zusammengesetzten Substrats 9 ist kleiner als derjenige des ersten zusammengesetzten Substrats 5 und entspricht im allgemeinen demjenigen des ersten Bereichs 4a (Fig. 4) des Leitermusters 4. Fig. 5 ist eine Aufsicht auf das zweite zusammengesetzte Substrat 9. Die Kupferschicht 8 ist ein Kupferstreifen, der sich in der X-Richtung erstreckt. Die Kupferschicht 6 auf der unteren Hauptoberfläche des keramischen isolierenden Substrats 7 ist in Fig. 5 nicht gezeigt und ist auch ein Kupferstreifen, der sich in der X-Richtung erstreckt.
Vorzugsweise ist die Dicke der Kupfermuster 4 und 8 und der Kupferschichten 2, 6 im Bereich von 0,1 bis 0,5 mm gewählt. Der Abstand zwischen dem Kupfermuster 4 und der Kupferschicht 2 und der Abstand zwischen der Kupferschicht 8 und der Kupferschicht 6 sind vorzugsweise im Bereich von 0,5 bis 1,5 mm gewählt. Dies erreicht man durch entsprechende Auswahl der Dicke des jeweiligen keramischen isolierenden Substrats 3, 6 im Bereich von 0,5 bis 1,5 mm.
Es sei wieder auf die Fig. 2 und 3 Bezug genommen. Eine Anzahl von Leistungshalbleiterchips 12 und eine Anzahl von Freilaufdiodenchips 11 wird auf den zweiten Bereichen 4b, 4c des Kupferleitermusters festgelötet. Die Leistungshalbleiterchips 12 sind IGBT-Bauelemente (Bipolartransistoren mit isoliertem Gate), welche jeweils einen Emitter und ein Gate, welche auf der oberen Hauptoberfläche derselben freiliegen, und einen Kollektor aufweisen, der auf der unteren Hauptoberfläche der Bauelemente freiliegt. Jedes der Freilaufdiodenchips 11 hat eine auf der oberen Hauptoberfläche derselben freiliegende Kathode und eine auf der unteren Hauptoberfläche freiliegende Anode. Ein Leistungshalbleiterchip 12 und zwei Freilaufdiodenchips 11 bilden eine Gruppe und eine Mehrzahl von Gruppen von Chips 12 und 11 sind in der X-Richtung beabstandet.
Aluminiumdrähte 13 verlaufen im wesentlichen in der Y- Richtung und sind zwischen das Kupfermuster 8 des zweiten zusammengesetzten Substrats 9 und die obere Hauptoberfläche (Kathode) der Freilaufdiodenchips 11, zwischen das Kupfermuster 8 und den Emitter auf der oberen Hauptoberfläche der Leistungshalbleiterchips 12 und zwischen dem vierten Bereich 4e des Kupfermusters 4 und das Gate auf der oberen Hauptoberfläche der Leistungshalbleiterchips 12 gelegt. Die Aluminiumdrähte, welche den in Fig. 2 auf der Oberseite dargestellten Halbleiterchips 11, 12 zugeordnet sind, sind in Fig. 2 nicht gezeigt.
Fig. 6 ist ein äquivalentes Schaltbild des Einheitsmoduls 10a der vorliegenden bevorzugten Ausführungsform mit einer solchen Verdrahtung.
Gemäß Fig. 2 ist eine Fläche 14a an dem (+X)-Ende des Kupfermusters 8 definiert. Der Hauptelektrodenanschluß 32a von Fig. 1 ist mit der Fläche 14a verbunden. Eine Fläche 14b ist in dem dritten Bereich 4d des Kupfermusters 4 umgrenzt. Der Hauptelektrodenanschluß 32b von Fig. 1 ist mit der Fläche 14b verbunden. Der Unterbau des Hauptelektrodenanschlusses 32b ist in Fig. 1 nicht gezeigt.
Eine Fläche 14c ist in einem (+X)-Seitenabschnitt des vierten Bereichs 4e des Kupfermusters 4 von Fig. 2 umgrenzt. Der Steuerelektrodenanschluß 33 von Fig. 1 ist elektrisch mit der Fläche 14c verbunden.
Die anderen Einheitsmodule 4b bis 4d von Fig. 1 haben denselben Aufbau wie der Einheitsmodul 4a.

Wirkungsweise und charakteristische Eigenschaften

Eine positive Spannung wird an den Hauptelektrodenanschluß 32b von Fig. 1 gelegt und eine negative Spannung wird an den Hauptelektrodenanschluß 32a gelegt. Eine Steuerspannung, welche positiv mit Bezug auf den Hauptelektrodenanschluß 32a ist, wird an den Steuerelektrodenanschluß 33 gelegt. Die Leistungshalbleiterchips 12 schalten dann ein. Ein Stromfluß zu dieser Zeit wird weiter unten beschrieben.
Fig. 7 ist eine Aufsicht, wobei Teile des darüberliegenden Aufbaus von Fig. 2 abgenommen sind. Fig. 8 zeigt einen Stromfluß von Fig. 1. Die Pfeile 15 und 16 von Fig. 7 und Fig. 8 bezeichnen die Wege der Eingangs- und Ausgangsströme, wenn die Leistungshalbleiterchips 12 in der Durchlaßrichtung leiten.
Der von der Hauptelektrode 32b fließende Eingangsstrom richtet sich von der Fläche 14b von Fig. 2 zu dem dritten Bereich 4d des Leitermusters 4 und erreicht den ersten Bereich 4a. Der Eingangsstrom, der in den ersten Bereich 4a eintritt, fließt in dem ersten Bereich 4a in der (-X)-Richtung. Da die Kupferschicht 6 (Fig. 3) auf der Rückseite des zweiten zusammengesetzten Substrats auf dem ersten Bereich 4a festgelötet ist, fließt der Eingangsstrom in der Kupferschicht 6 in der (-X)-Richtung.
Der Eingangsstrom ändert seine Richtung in die (+Y)- Richtung, wenn er die Grenze zwischen dem ersten Bereich 4a und den zweiten Bereichen 4b, 4c erreicht, um in die zweiten Bereiche 4b, 4c zu fließen.
Der in den zweiten Bereichen 4b, 4c in der (+ Y)-Richtung fließende Strom fließt in die untere Hauptoberfläche oder den Kollektor der Leistungshalbleiterchips 12.
Dieser Eingangsstrompfad ist als Pfad 15 dargestellt.
Andererseites wird der Ausgangsstrom, der aus dem Emitter auf der oberen Hauptoberfläche der Leistungshalbleiterchips 12 austritt, durch die Aluminiumdrähte 13 zu dem Kupfermuster 8 geführt. Da die Aluminiumdrähte 13 sich im wesentlichen in der Y-Richtung erstrecken, ist der Ausgangsstrom antiparallel zu dem in die zweiten Bereiche 4b, 4c einfließenden Eingangsstrom.
Es ist in der Lehre über den Elektromagnetismus wohl bekannt, daß die erdungsfreie Induktanz oder schwimmende Induktanz von parallelen Hin- und Rückleitern im allgemeinen niedrig ist. Aus diesem Grunde dient der Strompfad, der durch die zweiten Bereiche 4b, 4c und die Aluminiumdrähte 13 gebildet ist, als ein Weg kleiner Leitungsinduktanz.
Der Ausgangsstrom ändert seine Richtung in die (+X)- Richtung, wenn er das Kupfermuster 8 über die Aluminiumdrähte 13 erreicht. Der Ausgangsstrom fließt zu der Fläche 14a in der (+X)-Richtung, und fließt dann über den Hauptelektrodenanschluß 32a von der Fläche 14a nach außen.
Die Richtung des Eingangsstroms, der in dem ersten Bereich 4a des Kupfermusters 4 fließt, ist antiparallel zu derjenigen des Ausgangsstroms, der in dem Kupfermuster 8 fließt. D.h., der Eingangsstrom fließt in der (-X)-Richtung und der Ausgangsstrom fließt in der (+X)-Richtung in diesen Teilen. Dies führt zu einer kleinen Induktanz des Hauptstrompfads in diesem Bereich. Da insbesondere das Kupfermuster 8 unmittelbar über dem ersten Bereich 4a angeordnet ist, erhält man eine große Wirkung bezüglich der Verminderung der schwimmenden Induktanz.
Die Aluminiumdrähte 13 und die zweiten halbinselförmigen Bereiche 4b, 4c ermöglichen die Verminderung der schwimmenden Induktanz durch die antiparallel verlaufenden Kombinationen von "Leitungen" (Drähte 13) und "Ebenen" (Bereiche 4b, 4c). Der erste Bereich 4a des Kupfermusters 4 und das Kupfermuster 8 gestatten die Verminderung der schwimmenden Induktanz durch die antiparallelen Kombinationen einer "Ebene" (Kupfermuster 8) und einer "Ebene" (Bereich 4a). Die Verwendung beider Kombinationen bewirkt bemerkenswerte Effekte bezüglich der Verminderung der schwimmenden Induktanz in dem Halbleitergerät 30 der vorliegenden Erfindung.
Das Halbleitergerät 30, welches eine niedrige schwimmende Induktanz (Leitungsinduktivität) des Hauptstrompfads aus den oben genannten Gründen hat, zeigt eine kleine Spannungsspitze V=L*di/dt, wenn die Stromänderungsgeschwindigkeit di/dt bei EIN/AUS- und AUS/EIN-Vorgängen aufgrund einer Erhöhung der verwendeten Schaltfrequenz ansteigt. So verhindert man wirkungsvoll eine Zerstörung der Leistungshalbleiterchips 12.

Schlitze 70, 71

Der Grund für das Vorsehen der Schlitze 70 und 71 in dem Aufbau von Fig. 2 und Fig. 7 wird nachfolgend diskutiert.
Der Schlitz 70 ist zwischen zwei Paaren von Halbleiterchips angeordnet und der Schlitz 71 ist zwischen dem zweiten Bereich 4b und dem dritten Bereich 4d des Kupfermusters 4 gelegen.
Für die Erklärung der Funktionen der Schlitze 70, 71 sein angenommen, daß die Schlitze 70, 71 nicht vorhanden wären. Fig. 9 zeigt einen Aufbau, bei dem die Schlitze 70, 71 nicht vorhanden sind. In Fig. 9 hat ein Kupfermuster 4m rechteckige Gestalt und die Fläche 14b, welche mit dem Hauptelektrodenanschluß 33b von Fig. 1 zu verbinden ist, ist in einem Endabschnitt des Kupfermusters 4m definiert. Bereiche 12a kennzeichnen Lagen, in denen die Halbleiterchips 12 und dergleichen zu befestigen sind.
In dem Falle von Fig. 9 verläuft der Strompfad 15 des Eingangsstroms nicht gerade nur unter dem Kupfermuster 8 des zweiten zusammengesetzten Substrats 9. Zusätzlich verläuft der Strompfad 15 in schrägen Richtungen. Somit sind die Eingangs- und Ausgangsströme nicht vollständig antiparallel zueinander, und der Abstand zwischen den Eingangs- und Ausgangsströmen ist groß, was in einer weniger wirkungsvollen Verminderung der freien Induktanz resultiert.
Das Halbleitergerät nach der vorliegenden bevorzugten Ausführungsform von Fig. 2 mit den Schlitzen 70 und 71 ist jedoch in der Lage, den Eingangsstrompfad 15 auf einen Verlauf in der (-X)-Richtung (Fig. 7) festzulegen und dann seine Richtung in die (+Y)-Richtung zu ändern, so daß sich ein L-förmiger Weg ergibt. Weiter verläuft der Eingangsstrompfad 15 in Nachbarschaft zu dem Ausgangsstrompfad 16, wodurch man starke Effekte im Sinne einer Auslöschung der gegenseitigen magnetischen Felder erhält.

Herstellungsverfahren

Das Halbleitergerät 30 wird beispielsweise in der nachfolgend beschriebenen Weise hergestellt. Zunächst wird das erste zusammengesetzte Substrat 5 mit dem isolierenden Substrat 3, dem Kupfermuster 4, das auf der oberen Hauptoberfläche des isolierenden Substrats 3 abgelagert ist, und der Kupferschicht 2, bereitgestellt, die auf der unteren Hauptoberfläche des isolierenden Substrats 3 abgelagert ist. Außerdem wird das zweite zusammengesetzte Substrat 9 bereitgestellt, das das isolierende Substrat 7, das Kupfermuster 8, das auf der oberen Hauptoberfläche des isolierenden Substrats 7 abgelagert ist, und die Kupferschicht 6 enthält, die auf der unteren Hauptoberfläche des isolierenden Substrats 7 abgelagert ist. Die Größe des zweiten zusammengesetzten Substrats 9 wird entsprechend der Größe des ersten Bereichs 4a des Kupfermusters 4 des ersten zusammengesetzten Substrats 5 gewählt.
Das erste zusammengesetzte Substrat 5 wird mit der oberen Hauptoberfläche der Metallbasisplatte 1 so verbunden, daß die Kupferschicht 2 flächig an der oberen Hauptoberfläche der Metallbasisplatte 1 anliegt. Das zweite zusammengesetzte Substra 9 wird auf dem ersten Bereich 4a des Kupfermusters 4 des ersten zusammengesetzten Substrats 5 befestigt.
Die Verbindung kann durch einen unmittelbaren Verbindungsprozeß oder durch einen Metallaktivierungsprozeß hergestellt werden. Insbesondere erhält man die Verbindung durch Hartlöten bei hoher Temperatur oder durch Verwendung von Kupferoxid als Verbindungsschichten, welche durch Erhitzen der Kupferschichten 2, 4, 6 und 8 in einer Sauerstoffatmosphäre erhalten werden.
Fig. 10 zeigt den Leistungsmodul nach der Verbindung. Die Metallbasisplatte 1, das erste Laminat 5 und das zweite Laminat 9 sind durch Übergangsschichten 18, 17 miteinander verbunden.
Die Freilaufdiodenchips 11 und die Leistungshalbleiterchips 12 werden auf die zweiten Bereiche 4b, 4c des Kupfermusters 4 aufgelötet. Die Drähte 13 werden zwischen den Halbleiterchips 11, 12 und den Kupfermustern 8, 4e verlegt, um die Enden der Drähte 13 mit den Halbleiterchips 11, 12 und den Kupfermustern 8, 4e zu verbinden.
Der in der vorstehend angegebenen Weise erzeugte Leistungsmodul wird in das Gehäuse 31 (Fig. 1) eingeschlossen. Fast gleichzeitig werden die Elektrodenanschlüsse 32, 33 (Fig. 1) mit den entsprechenden Flächen 14a bis 14d (Fig. 2) verbunden.
Harz wird über die Öffnung 34 in der Oberseite des Gehäuses 31 in dieses eingeführt und dann erhitzt, um es aushärten zu lassen. Die Halbleiterchips 11, 12, die Drähte 13 und ihre Umgebung können mit Silikongel oder dergleichen geschützt werden.

Andere bevorzugte Ausführungsformen

(1) Ein Laminat mit zwei isolierenden Substraten kann anstelle der beiden zusammengesetzte Substrate 5, 9 des zuvor beschriebenen bevorzugten Ausführungsbeispiels auf der Metallbasisplatte 1 angeordnet werden.
Die vorliegende Erfindung kann beispielsweise verwirklicht werden, indem ein Laminat 19, das drei Kupfermuster 2, 4, 8 und zwei isolierende Substrate 3, 7 enthält, wie in Fig. 11 gezeigt, mit Lot 18 an der Metallbasisplatte 1 befestigt werden. In diesem Falle ist es vorzuziehen, daß die Dicke der jeweiligen Metallmuster 2, 4, 8 im Bereich 0,1 bis 0,5 mm gewählt wird. Der Abstand zwischen den Kupfermustern 4, 8 ist vorzugsweise im Bereich von 0,5 bis 1,5 mm gewählt.
(2) Während der Eingangsstrompfad auf der Unterseite und der Ausgangsstrompfad auf der Oberseite in dem Leistungsmodul 10 des oben beschriebenen bevorzugten Ausführungsbeispiels verläuft, kann der Eingangsstrompfad auch auf der Oberseite verlaufen, während sich der Ausgangsstrompfad auf der Unterseite befindet. Fig. 12 ist eine Aufsicht auf einen Leistungsmodul 40 in einem solchen Falle, und Fig. 13 ist eine Querschnittsansicht entsprechend der in Fig. 12 angegebenen Linie B-B. Fig. 14 zeigt Strompfade in dem Leistungsmodul 40, wobei Teile des oberen Aufbaus von Fig. 12 weggebrochen dargestellt sind.
Das Kupfermuster 4, das auf der oberen Hauptoberfläche des ersten zusammengesetzten Substrats 5 gebildet ist, enthält, wie in Fig. 14 gezeigt, den ersten Bereich 4a, der sich in X-Richtung erstreckt, die zweiten, halbinselförmigen Bereiche 4b, 4c, die sich von dem ersten Bereich 4a aus in der (+Y)-Richtung erstrecken und den dritten Bereich 4d, in welchem die Fläche 14c (Fig. 12) zur Verbindung der Anschlüsse definiert ist. Zwischen den Bereichen 4b, 4c, 4d sind Schlitze 72 ausgebildet.
Das zweite zusammengesetzte Substrat 9, das einen kleineren Grundriß hat als das erste zusammengesetzte Substrat 5, ist auf dem ersten zusammengesetzten Substrat 5 befestigt. Das Kupfermuster 6, das auf der unteren Hauptoberfläche des zweiten zusammengesetzten Substrats 9 gebildet ist, ist dem Kupfermuster 4 angepaßt ausgebildet.
Das Kupfermuster 8 ist auf der oberen Hauptoberfläche des zweiten zusammengesetzten Substrats 9 gebildet. Das Kupfermuster 8 enthält einen Bereich 8a (Fig. 14), der sich in X-Richtung erstreckt, Bereiche 8b, 8c halbinselförmiger Gestalt, die sich von dem Bereich 8a aus in die Y-Richtung erstrecken, einen Bereich 8d, der sich parallel zu dem Bereich 8b erstreckt, sowie einen Bereich 8e, der von den Bereichen 8a bis 8d isoliert ist. Zwischen den Bereichen 8b, 8c, 8d sind Schlitze 73 ausgebildet.
Die Halbleiterchips 11, 12 (Fig. 12) sind auf den Bereichen 8b, 8c befestigt. Die sich in der Y-Richtung erstreckenden Drähte 13 verbinden die Halbleiterchips 11, 12 mit den Kupfermustern 8e, 4b, 4c. Der übrige Aufbau des Leitungsmoduls 40 ist identisch mit demjenigen des Leistungsmoduls 10 von Fig. 2.
In dem Leistungsmodul 40 nach den Fig. 12 bis 14 fließt ein Eingangsstrom 41 von der Fläche 14b (Fig. 12) in dem Bereich 8d (Fig. 14) in der (-Y)-Richtung und fließt dann in dem Bereich 8a in der (-X)-Richtung. Der Eingangsstrom ändert seine Richtung in die (+Y)-Richtung an der Grenze zwischen dem Bereich 8a und den Bereichen 8b, 8d, und erreicht dann die untere Hauptoberfläche des Leistungshalbleiterchips 12 über die Bereiche 8b, 8c.
Der Ausgangsstrom von der oberen Hauptoberfläche des Leistungshalbleiterchips 12 fließt über die Drähte 13 zu den Kupfermusterbereichen 4b, 4c des ersten zusammengesetzten Substrats 5. Der Ausgangsstrom fließt weiter in den Kupfermusterbereichen 4b, 4c in der (-Y)-Richtung, wie durch den in gepunkteten Linien angegebenen Strompfad 42 deutlich gemacht ist. Der Ausgangsstrom ändert seine Richtung in die (+X)-Richtung und fließt in dem Kupfermusterbereich 4a des ersten zusammengesetzten Substrats 5 unmittelbar unterhalb dem Kupfermusterbereich 8a des zweiten zusammengesetzten Substrats 9 in der (+X)-Richtung.
Der Ausgangsstrom ändert seine Richtung in die (+Y)- Richtung, wenn er den Kupfermusterbereich 4d erreicht, um aus der Fläche 14c (Fig. 12) zu dem Hauptelektrodenanschluß zu fließen.
In dem Leistungsmodul 40 sind die Eingangs- und Ausgangsstrompfade 41 und 42 antiparallel zueinander. Dies führt zu einer kleinen Leitungsinduktivität und zu einer wirkungsvollen Vermeidung der Zerstörung aufgrund der Spannungsspitze bei Hochgeschwindigkeits-Schaltvorgängen. Die Schlitze 72, 73 sind aus demselben Grunde vorgesehen wie in dem Leistungsmodul 10 von Fig. 2.
(3) Während bei den oben beschriebenen bevorzugten Ausführungsformen Leistungsmodule mit zwei isolierenden Substraten verwendet werden, können mehr isolierende Substrate und Kupfermuster verwendet werden. In diesem Falle können die Eingangs- und Ausgangsstrompfade so ausgebildet werden, daß sie antiparallel zueinander verlaufen. Die Kupfermuster können durch andere leitfähige Muster ersetzt werden, beispielsweise durch Aluminiummuster.
Während die Erfindung hier im einzelnen gezeigt und beschrieben ist, ist die vorstehende Beschreibung in allen Aspekten erläuternd und nicht beschränkend zu verstehen. Man erkennt daher, daß zahlreiche Modifikationen und Veränderungen vorgesehen werden können, ohne daß der Umfang der Erfindung verlassen wird, wie er durch die anliegenden Ansprüche definiert ist.

Claims

1. Halbleitergerät zur Steuerung eines Eingangsstroms durch ein Halbleiterchip zur Bereitstellung eines Ausgangsstroms, enthaltend:

(a) eine Metallbasisplatte (1) mit einer Hauptoberfläche;

(b) ein erstes isolierendes Substrat (3), das auf der Hauptoberfläche der Metallbasisplatte angeordnet ist;

(c) eine erste leitfähige Schicht (4), die auf dem ersten isolierenden Substrat vorgesehen ist und folgendes aufweist:

(c-1) einen ersten Bereich (4a), zum Leiten des Eingangsstroms oder des Ausgangsstroms in einer ersten Richtung (X) parallel zu der genannten Hauptoberfläche, und

(c-2) einen zweiten halbinselförmigen Bereich (4b, 4c), der mit dem ersten Bereich kontinuierlich verbunden ist und von ihm in einer zweiten Richtung (Y) weg steht, welche auf der genannten Hauptoberfläche von der genannten ersten Richtung (X) verschieden ist;

(d) ein zweites isolierendes Substrat (7), das auf der ersten leitfähigen Schicht (4) mit Ausnahme mindestens eines Endabschnitts des genannten zweiten Bereichs (4b, 4c) vorgesehen ist;

(e) eine zweite leitfähige Schicht (8), welche auf dem genannten zweiten isolierenden Substrat (7) vorgesehen ist und einen dritten Bereich (8a) zum Leiten des jeweils anderen der genannten Ströme in einer dritten Richtung antiparallel zu der genannten ersten Richtung aufweist, wobei der genannte dritte Bereich (8a) über dem ersten Bereich (4a) der ersten leitfähigen Schicht (4) liegt; und

(f) mindestens ein Halbleiterchip (12), das auf dem zweiten Bereich (4b, 4c), oder der zweiten leitfähigen Schicht (8) vorgesehen ist und elektrisch mit dem zweiten Bereich (4b, 4c) und der genannten zweiten leitfähigen Schicht verbunden ist.

2. Halbleitergerät nach Anspruch 1, bei welchem

(f-1) eine Mehrzahl von Halbleiterchips (12) auf dem genannten zweiten Bereich (4b, 4c) und in der genannten ersten Richtung beabstandet vorgesehen sind, und ein Schlitz (70) im wesentlichen parallel zu der genannten zweiten Richtung in dem genannten zweiten Bereich in einem Abschnitt vorgesehen ist, der der genannten Beabstandung entspricht.

3. Halbleitergerät nach Anspruch 2, weiter enthaltend:

(g) eine erste Elektrode (32b), welche elektrisch mit einem Ende des ersten Bereichs (4a) verbunden ist; und

(h) eine zweite Elektrode (32a), welche elektrisch mit einem Ende der genannten zweiten leitfähigen Schicht verbunden ist, das auf derselben Seite wie das genannte Ende des ersten Bereichs liegt.

4. Halbleitergerät nach einem der vorhergehenden Ansprüche, weiter enthaltend:

(1) eine dritte leitfähige Schicht (2), die zwischen der Metallbasisplatte (1) und dem ersten isolierenden Substrat (3) vorgesehen ist.

5. Halbleitergerät nach einem der vorgehenden Ansprüche, bei welchem die jeweilige Dicke der ersten und zweiten leitfähigen Schichten (4, 8) im Bereich von 0,1 bis 0,5 mm gewählt ist.

6. Halbleitergerät nach einem der Ansprüche 1 bis 4, bei welchem ein Abstand zwischen der ersten und zweiten leitfähigen Schicht (4, 8) im Bereich von 0,5 bis 1,5 mm gewählt ist.

7. Halbleitergerät nach einem der vorhergehenden Ansprüche, bei welchem die ersten und zweiten leitfähigen Schichten (4, 8) im wesentlichen aus Kupfer hergestellt sind.

8. Halbleitergerät nach einem der vorhergehenden Ansprüche, weiter enthaltend:

(g) mindestens einen Draht (13), der elektrisch jede Oberseite des genannten mindestens einen Halbleiterchips (12) und den zweiten Bereich (4b, 4c) oder die zweite leitfähige Schicht (8) verbindet, um den Eingangsstrom oder den Ausgangsstrom zu leiten, wobei sich der mindestens eine Draht im wesentlichen der zweiten Richtung erstreckt.

9. Halbleitergerät nach Anspruch 8, bei welchem das genannte zumindest eine, erste Halbleiterchip (12) folgendes enthält:

(f-1) mindestens ein erstes Chip (12), das auf dem zweiten Bereich (4b, 4c) vorgesehen ist; und

(f-2) mindestens ein zweites Chip (12), das auf der zweiten leitfähigen Schicht (8) vorgesehen ist; und

wobei jeder zumindest eine Draht (13) folgendes enthält:

(g-1) ein erstes Ende, das elektrisch mit einer der oberen Seiten des mindestens einen ersten Chips (12) verbunden ist; und

(g-2) ein zweites Ende, das elektrisch mit einer Oberseite des mindestens einen zweiten Chips (12) verbunden ist.

10. Halbleitergerät nach einem der vorhergehenden Ansprüche, bei welchem die genannte zweite leitfähige Schicht (8) weiter folgendes enthält:

(e-1) einen vierten halbinselförmigen Bereich (8b, 8c), der kontinuierlich mit dem dritten Bereich (8a) verbunden ist und in der zweiten Richtung (Y) wegsteht, um über dem zweiten Bereich (4b, 4c) mit Ausnahme eines Endabschnitts desselben zu liegen,

bei welchem das zumindest eine Halbleiterchip (12) folgendes enthält:

(f-1) eine Mehrzahl von Halbleiterchips, die auf dem vierten halbinselförmigen Bereich vorgesehen sind und in der genannten dritten Richtung beabstandet sind, und

wobei ein Schlitz (73) im wesentlichen parallel zu der genannten dritten Richtung in dem vierten halbinselförmigen Bereich in einem Abschnitt vorgesehen ist, welcher der genannten Beabstandung entspricht.

11. Verfahren zur Herstellung eines Halbleitergeräts zur Steuerung eines Eingangsstroms durch ein Halbleiterchip zur Bereitstellung eines Ausgangsstroms, wobei das Verfahren folgende Schritte umfaßt:

(a) Bereitstellen eines Laminats (19), das ein erstes isolierendes Substrat (3), eine erste leitfähige Schicht (4), ein zweites isolierendes Substrat (7) und eine zweite leitfähige Schicht (8) enthält, welche in der angegebenen Reihenfolge miteinander verbunden sind, wobei die ersten und zweiten leitfähigen Schichten (4, 8) jeweils mindestens teilweise freiliegen;

(b) Befestigen des genannten Laminats (19) auf einer Hauptoberfläche einer Metallbasisplatte (1); und

(c) Befestigen eines Halbleiterchips (12) auf einer oberen freiliegenden Oberfläche der ersten oder zweiten leitfähigen Schicht (4, 8) des genannten Laminats, wobei

die erste leitfähige Schicht (4) einen ersten Bereich (4a) zum Leiten eines Eingangsstroms oder Ausgangsstroms in einer ersten Richtung (X) parallel zu der genannten Hauptoberfläche, sowie einen zweiten, halbinselförmigen Bereich (4b, 4c) enthält, der kontinuierlich mit dem ersten Bereich verbunden ist und von dem ersten Bereich auf der Hauptoberfläche in einer zweiten Richtung (Y) wegsteht, die von der ersten Richtung verschieden ist,

das zweite isolierende Substrat (7) auf der ersten leitfähigen Schicht (4) mit Ausnahme mindestens eines Endabschnitts des genannten zweiten Bereichs (4b, 4c) vorgesehen ist, und

die zweite leitfähige Schicht (8) auf dem zweiten isolierenden Substrat (7) vorgesehen ist und einen Abschnitt zum Leiten des jeweils anderen der genannten Ströme in einer dritten Richtung antiparallel zu der genannten ersten Richtung (X), wobei der genannte Abschnitt über dem ersten Bereich (4a) der ersten leitfähigen Schicht (4) gelegen ist.

12. Verfahren nach Anspruch 11, bei welchem der Schritt (a) die folgenden Schritte enthält:

(a-1) Vorsehen des ersten isolierenden Substrats (3);

(a-2) Selektives Erzeugen der genannten ersten leitfähigen Schicht (4) auf dem ersten isolierenden Substrat (3);

(a-3) selektives Vorsehen des zweiten isolierenden Substrats (7) auf der ersten leitfähigen Schicht (4); und

(a-4) Erzeugen der zweiten leitfähigen Schicht (8) auf dem zweiten isolierenden Substrat, wobei der Schritt (a-4) folgende Schritte umfaßt:

(a-4-1) Vorsehen eines leitfähigen Streifens, der in Aufsicht kleiner als die erste leitfähige Schicht (4) ist; und

(a-4-2) Befestigen des leitfähigen Streifens auf dem zweiten isolierenden Substrat (7), wobei die Länge des leitfähigen Streifens in die zweite Richtung (Y) weist, um die zweite leitfähige Schicht (8) zu bilden.

13. Verfahren nach Anspruch 12, welches weiter folgende Schritte umfaßt:

(d) Vorsehen einer ersten Elektrode (32b), um ein Ende der ersten leitfähigen Schicht (4) mit der ersten Elektrode zu verbinden; und

(e) Vorsehen einer zweiten Elektrode (32a) zur elektrischen Verbindung eines auf derselben Seite wie das genannte Ende der ersten leitfähigen Schicht gelegenen Endes der zweiten leitfähigen Schicht (8) mit der zweiten Elektrode.

14. Verfahren nach Anspruch 13, bei welchem der Schritt (a-2) folgenden Schritt enthält:

(a-2-1) Vorsehen einer Metallschicht mit einer Dicke, die im Bereich von 0,1 bis 0,5 mm gewählt ist, um die erste leitfähige Schicht (4) zu bilden, und bei welchem der Schritt (a-4-1) folgenden Schritt enthält:

(a-4-1-1) Vorsehen einer Metallschicht, welche eine Dicke aufweist, die im Bereich von 0,1 bis 0,5 mm gewählt ist, um den genannten leitfähigen Streifen zu bilden.

15. Verfahren nach Anspruch 12, 13 oder 14, bei welchem der Schritt (a-3) folgenden Schritt enthält:

(a-3-1) Befestigen der zweiten isolierenden Schicht (7) auf der ersten leitfähigen Schicht (4) derart, daß der Abstand zwischen der ersten und zweiten leitfähigen Schicht (4, 8) einen Wert im Bereich von 0,5 bis 1,5 mm hat.

16. Verfahren zur Herstellung eines Halbleitergeräts zur Steuerung eines Eingangsstroms durch ein Halbleiterchip zur Bereitstellung eines Ausgangsstroms, wobei das Verfahren folgende Schritte umfaßt:

(a) Bereitstellen eines ersten Laminats (5), das ein erstes isolierendes Substrat (3) sowie erste und zweite leitfähige Schichten (2, 4) enthält, die auf der ersten bzw. zweiten Hauptoberfläche des ersten isolierenden Substrats (3) abgelagert sind, sowie eines zweiten Laminats (9), das ein zweites isolierendes Substrat (7) sowie dritte und vierte leitfähige Schichten (6, 8) enthält, welche auf der ersten bzw. zweiten Oberfläche des zweiten isolierenden Substrats (7) abgelagert sind;

(b) Befestigen des ersten Laminats (5) auf einer Hauptoberfläche einer Metallbasisplatte (1) in solcher Weise, daß die erste leitfähige Schicht (2) flächig an der Hauptoberfläche der Metallbasisplatte anliegt;

(c) Befestigen des zweiten Laminats (9) an dem ersten Laminat (5) in solcher Weise, daß die dritte leitfähige Schicht (6) flächig an der zweiten leitfähigen Schicht (4) anliegt und derart, daß ein Teil einer Hauptoberfläche der zweiten leitfähigen Schicht (4) freiliegt; und

(d) Befestigen des genannten Halbleiterchips (12) an dem genannten Abschnitt der Hauptoberfläche der zweiten leitfähigen Schicht (4) oder auf der vierten leitfähigen Schicht (8),

wobei die zweite leitfähige Schicht (4) einen ersten Bereich (4a) zum Leiten des Eingangsstroms oder des Ausgangsstroms in einer ersten Richtung (X) parallel zu der Hauptoberfläche der Metallbasisplatte (1), und einen zweiten, halbinselförmigen Bereich (4b, 4c) aufweist, der kontinuierlich mit dem ersten Bereich (4a) verbunden ist und in einer zweiten Richtung, die von der ersten Richtung verschieden ist, auf der Hauptoberfläche der Metallbasisplatte (1) wegsteht,

wobei das zweite isolierende Substrat (7) auf der zweiten leitfähigen Schicht (4) mit Ausnahme mindestens eines Endabschnitts des genannten zweiten Bereichs (4b, 4c) vorgesehen ist, und

wobei die vierte leitfähige Schicht (8) einen Abschnitt zum Leiten des anderen der genannten Ströme in einer dritten Richtung antiparallel zu der genannten ersten Richtung aufweist, der über dem ersten Bereich (4a) der zweiten leitfähigen Schicht (4) gelegen ist.

17. Verfahren nach Anspruch 16, bei welchem der Schritt (a) folgenden Schritt enthält:

(a-1) Bereitstellen des zweiten Laminats (9) so, daß das zweite Laminat in Aufsicht kleiner als die zweite leitfähige Schicht (4) und von langgestreckter Gestalt ist, und

bei welchem der Schritt (b) folgenden Schritt umfaßt:

(b-1) Befestigen des zweiten Laminats (9) auf dem ersten Laminat (5), wobei die Länge des zweiten Laminats in die zweite Richtung (Y) weist.

18. Verfahren nach Anspruch 17, gekennzeichnet durch folgende Schritte:

(d) elektrisches Verbinden einer ersten Elektrode (32b) mit einem ersten Ende der zweiten leitfähigen Schicht (4); und

(e) elektrisches Verbinden einer zweiten Elektrode (32a) mit einem zweiten Ende der vierten leitfähigen Schicht (8), das auf derselben Seite wie das erste Ende der zweiten leitfähigen Schicht gelegen ist.

19. Verfahren nach Anspruch 18, bei welchem der Schritt (a-1) folgende Schritte enthält:

(a-1-1) Befestigen erster und zweiter metallischer Schichten, die jeweils eine Dicke im Bereich von 0,1 bis 0,5 mm haben, auf den ersten bzw. zweiten Hauptoberflächen des ersten isolierenden Substrats (3) zur Bildung der ersten und zweiten leitfähigen Schichten (2, 4) des ersten Laminats (5); und

(a-1-2) Befestigen von dritten und vierten Metallschichten, die jeweils eine Dicke im Bereich 0,1 bis 0,5 mm haben, auf der ersten bzw. zweiten Hauptoberfläche des zweiten isolierenden Substrats (7) zur Bildung der dritten und vierten leitfähigen Schichten (6, 8) des zweiten Laminats.

20. Verfahren nach Anspruch 19, bei welchem der Schritt (a-1) weiter folgende Schritte enthält:

(a-1-3) Erzeugen des ersten Laminats (5) in solcher Weise, daß ein Abstand zwischen den ersten und zweiten leitfähigen Schichten (2, 4) einen Wert hat, der aus dem Bereich 0,5 bis 1,5 mm gewählt ist; und

(a-1-4) Erzeugen des zweiten Laminats (9) in solcher Weise, daß ein Abstand zwischen der dritten und vierten leitfähigen Schicht (6, 8) aus dem Bereich von 0,5 bis 1,5 mm gewählten Wert hat.